TWI442528B - 半導體封裝之製造方法 - Google Patents

半導體封裝之製造方法 Download PDF

Info

Publication number
TWI442528B
TWI442528B TW100131054A TW100131054A TWI442528B TW I442528 B TWI442528 B TW I442528B TW 100131054 A TW100131054 A TW 100131054A TW 100131054 A TW100131054 A TW 100131054A TW I442528 B TWI442528 B TW I442528B
Authority
TW
Taiwan
Prior art keywords
layer
metal
semiconductor package
metal layer
manufacturing
Prior art date
Application number
TW100131054A
Other languages
English (en)
Other versions
TW201236121A (en
Inventor
Mi Sun Hwang
Keung Jin Sohn
Eung Suek Lee
Myung Sam Kang
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201236121A publication Critical patent/TW201236121A/zh
Application granted granted Critical
Publication of TWI442528B publication Critical patent/TWI442528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

半導體封裝之製造方法
本發明係主張2010年10月11日申請的韓國第10-2010-0098850號「半導體封裝之製造方法」專利申請案為優先權，其整體內容將併於本發明以供參酌。
本發明係有關於一種半導體封裝之製造方法。
近年來，電子產業朝向發展具有多功能、高效能及低成本的細、輕、薄產品。封裝技術是達成此目標的技術之一。隨著電子產業的發展，使用含有半導體晶片的電子設備封裝已快速增加，且研究與此相關的封裝技術亦積極地在進行。
目前，半導體封裝多是利用線焊(wire bonding)的方式將半導體晶片連接至印刷電路板上。此種封裝方式稱為晶片直接封裝(Board on chip,BOC)。對於這種晶片直接封裝之結構，半導體封裝製程中僅設計有一個印刷電路板，其中僅包括單一金屬層。因此，在半導體封裝上具有價格競爭力的優勢。
圖1至6之剖面圖係依序顯示習知半導體封裝之製造方法。
如圖1所示，一銅箔層板是由一絕緣層1及一銅箔層2所構成，且在銅箔層板上開有一通孔3以使層板間能電性連接。該通孔一般可利用電腦數值控制式(CNC)鑽孔或雷射鑽孔等方法形成。
而後，如圖2所示，進行一化學鍍銅步驟及一電鍍銅步驟後，即在銅箔層板上形成一銅鍍層4。
接著，如圖3所示，在通孔3內部填充入塞孔用油墨5，以及於面板上進行電鍍，以形成較厚的一電鍍層6。
接著，如圖4所示，在電鍍層6上選擇性地蝕刻，以形成一電路圖案7。
接著，如圖5所示，在已形成電路圖案7之銅箔層板二表面上塗佈一防焊層8，並形成一開口以顯露一部份之電路圖案7。
接著，如圖6所示，加工開設出一狹溝(slot)9並穿入一線材30後，將一焊料球10形成於電路圖案7之一墊部上，並將一半導體晶片20利用線材30接合在層板上，即完成一半導體封裝50。
為能完成習知之半導體封裝，需先在銅箔層板上形成通孔以使層板間能電傳導，並且必須再進行電或化學鍍銅步驟，此將導致生產成本的增加。
另外，當一半導體晶片是使用一線材連接至一印刷電路板上，以完成一高容量/高密度半導體封裝時，將會有一個限制存在於該半導體晶片所能容納的密度，並且基於對二層或更多層晶片直接封裝(BOC)的需求，將會增加印刷電路板的生產成本。
本發明致力於提供一種半導體封裝之製造方法，俾能以低生產成本以完成一高密度封裝。
根據本發明第一較佳具體實例，係提供一種半導體封裝之製造方法，其步驟包括：(A)提供一金屬構件，其中金屬構件上係依序堆疊有一第一金屬層、一阻擋層及一第二金屬層；(B)藉由選擇性蝕刻第二金屬層以形成一金屬柱(metal post)；(C)移除顯露於金屬柱以外的阻擋層，並層合一絕緣層在第一金屬層上，其中絕緣層被金屬柱所貫穿；以及(D)圖案化第一金屬層其係接觸至絕緣層一表面，以形成一電路層。
其中，第一金屬層及第二金屬層之材質可為銅；並且，阻擋層之材質可為鎳。
第二金屬層之厚度可為50至300μm。
步驟(B)可包括：(B1)塗佈一蝕刻阻層在第二金屬層之表面；以及(B2)圖案化蝕刻阻層後，選擇性地蝕刻位在阻擋層前的第二金屬層，以形成金屬柱。
在步驟(B)中的金屬柱之直徑係可朝向阻擋層方向逐漸增大。
本發明半導體封裝之製造方法於步驟(C)之後可更包括步驟(C’)：拋光絕緣層之外露表面以形成一粗糙面。
步驟(D)可包括：(D1)塗佈一蝕刻阻層在第一金屬層表面；以及(D2)圖案化蝕刻阻層後，選擇性地蝕刻第一金屬層以形成一電路層。
本發明半導體封裝之製造方法於步驟(D)之後可更包括步驟(E)：塗佈一防焊層在絕緣層之二表面後，藉由加工防焊層以形成一第一開口，其係顯露出絕緣層一表面上所形成的電路層之一墊部，並藉由加工防焊層以形成一第二開口，其係顯露出在絕緣層另一表面上所形成的金屬柱。
本發明半導體封裝之製造方法於步驟(E)之後可更包括步驟(F)：透過一焊料凸塊，以接合一半導體晶片在第一開口所顯露之墊部上，並形成一焊料球在第二開口所顯露之金屬柱上。
根據本發明之第二較佳具體實例，係提供一種半導體封裝之製造方法，其步驟包括：(A)提供一基本元件，其中該基本元件為在一黏著元件之二表面上分別依序堆疊有一第一金屬層、一阻擋層及一第二金屬層；(B)藉由選擇性蝕刻第二金屬層以形成一金屬柱；(C)移除顯露於金屬柱以外的阻擋層，並層合一絕緣層在第一金屬層上，其中絕緣層係被金屬柱所貫穿，隨後並自黏著元件上分離開第一金屬層；以及(D)圖案化第一金屬層其係接觸至絕緣層一表面，以形成一電路層。
其中，該第一金屬層及第二金屬層之材質可為銅；並且，該阻擋層之材質可為鎳。
第二金屬層之厚度可為50至300μm。
步驟(B)可包括：(B1)塗佈一蝕刻阻層在第二金屬層之表面；以及(B2)圖案化蝕刻阻層後，選擇性地蝕刻位在阻擋層前的第二金屬層，以形成金屬柱。
在步驟(B)中的金屬柱之直徑係可朝向阻擋層方向逐漸增大。
本發明半導體封裝之製造方法於步驟(C)之後可更包括步驟(C’)：拋光絕緣層之外露表面以形成一粗糙面。
步驟(D)可包括：(D1)塗佈一蝕刻阻層在第一金屬層之表面；以及(D2)圖案化蝕刻阻層後，選擇性地蝕刻第一金屬層以形成一電路層。
本發明半導體封裝之製造方法於步驟(D)之後可更包括步驟(E)：塗佈一防焊層在絕緣層之二表面後，藉由加工防焊層以形成一第一開口，其係顯露出絕緣層一表面上所形成的的電路層之一墊部，並藉由加工防焊層以形成一第二開口，其係顯露出在絕緣層另一表面上所形成的金屬柱。
本發明之半導體封裝之製造方法於步驟(E)之後可更包括步驟(F)：透過一焊料凸塊，以接合一半導體晶片在第一開口所顯露之墊部上，以及形成一焊料球在第二開口所顯露之金屬柱上。
本發明各種不同的目的、優點與特徵，由以下具體實施例參酌隨後圖式將更臻明確。
本說明書及申請專利範圍中所用名詞及字彙之解釋，並不限於一般字義或字典上之定義，而應根據發明人所做之適當字義概念定義，依照本發明技術範圍相關之意義及概念解釋本發明所用之名詞及字彙，藉此可對實施本發明者做最適當之方法描述。
本發明之目的、優點及特徵，可由接下來之詳細描述並對應參照圖式，而更加清楚明瞭。於本說明書中，所有圖式中之元件會加附元件符號，需留意的是，相同的元件符號意指相同的元件，即使元件是繪於不同圖中。此外，當與本發明相關的習知技術之詳細敘述會模糊本發明之要點時，將省略該敘述。
圖7至16係依序顯示本發明半導體封裝之製造方法第一較佳實施例的剖視圖。接下來，對應參考所附的圖式，將詳細描述本發明半導體封裝之製造方法的實施例內容。
首先，如圖7所示，提供一金屬構件100(metal member)，其金屬構件100係依序堆疊有一第一金屬層113(first metal layer)、一阻擋層115(barrier layer)及一第二金屬層117。
本實施例中，第一金屬層113及第二金屬層117之材質為銅；在下述的製程中，第一金屬層113係經圖案化(be patterned)以形成一電路層160(circuit layer)，以及第二金屬層117係經選擇性蝕刻(be selectively etched)以形成一金屬柱140(metal post)。另外，第二金屬層117之厚度範圍可為50至300μm，並且第一金屬層113之厚度可小於第二金屬層117。
此外，阻擋層115係插置於第一金屬層113及第二金屬層117之間，並無特別限制阻擋層115之結構材質，但其較佳材質可為鎳。在蝕刻第二金屬層117以形成金屬柱140的過程中，阻擋層115不會與蝕刻劑(etchant)產生反應，因此可保護第一金屬層113不被蝕刻。
接著，如圖8及圖9所示，第二金屬層117係經選擇性地蝕刻以形成金屬柱140。以下將詳細描述一形成金屬柱140之製程。
塗佈一蝕刻阻層130(etching resist)於第二金屬層117上其係形成於金屬構件100外側之表面，並且已被圖案化，藉此形成一蝕刻阻層圖案(參考圖8)。而後，施加壓膜法(tenting method)以選擇性蝕刻位於阻擋層115前的第二金屬層117，藉以形成一柱形狀的金屬柱140，並且移除蝕刻阻層圖案(參考圖9)。在此，金屬柱140的直徑及外型將可隨著第二金屬層117的厚度及蝕刻劑設定條件而有所不同。但通常金屬柱140之直徑為朝向阻擋層115方向逐漸增大。
接著，如圖10所示，蝕刻去除金屬柱140以外由蝕刻第二金屬層117而顯露出之阻擋層115。若阻擋層115材質為鎳，則使用鎳蝕刻劑來去除阻擋層115。在本實施例中，因鎳蝕刻劑不會與銅反應，所以金屬柱140及第一金屬層113不會被蝕刻。
接著，如圖11所示，一絕緣層150(insulating layer)堆疊在第一金屬層113上，並被金屬柱140所貫穿。其中，絕緣層150可(例如)包括聚合物樹脂，如預浸材(prepreg)(PPG)或如FR-4、BT之環氧系樹脂或類似材料。之後，進行除膠渣製程(desmear process)以移除在貫穿的金屬柱140上之樹脂殘留物。
接著，如圖12及圖13所示，圖案化該與絕緣層150一表面接觸之第一金屬層113，以形成一電路層160，並在絕緣層150之外露表面藉由拋光(polish)以形成一粗糙面(roughness)。
首先，在第一金屬層113表面塗佈一蝕刻阻層130，隨後並圖案化以形成一蝕刻阻層圖案(參考圖12)。
而後，藉由施以壓膜法(tenting method)以選擇性蝕刻第一金屬層113，以形成電路層160，並移除蝕刻阻層圖案(參考圖13)。
接著，為強化絕緣層150與防焊層170之間的黏著性(adhesion)(參考圖14)，會在絕緣層150之外露表面拋光以形成一粗糙面，藉以產生黏固效應(anchor effect)(參考圖13)。形成粗糙面的方法可利用舉例之一種或二種至多種方法的組合，如：蝕刻、銅面增層前處理(CZ pre-treatment)、黑氧化處理(black oxide)、棕氧化處理(brown oxide)、酸鹼化學處理(acid base chemical,ABC)、陶瓷拋光處理(ceramic buff)及Z-刷痕處理(Z-scrubbing treatment)；然而，這些為本領域熟悉技術之人士所習知的方法，可選擇性地應用，並沒有特別以此為限。
接著，如圖14所示，防焊層170(solder resist)係塗佈至絕緣層150之二表面。
接著，如圖15所示，在防焊層170上形成一第一開口180，以顯露出在絕緣層150一表面上所形成的電路層160之一墊部165(pad part)，在防焊層170上形成一第二開口190，以顯露出在絕緣層150另一表面上所形成之金屬柱140。
接著，如圖16所示，一焊料凸塊250(solder bump)形成於第一開口180所顯露之墊部165上，隨後並將一半導體晶片300接合(mounting)於防焊層170上。半導體晶片300係藉由焊料凸塊250與電路層160之墊部165電性連接。另外，一焊料球200(solder ball)形成在第二開口190所顯露之金屬柱140上。
圖17至27係依序顯示本發明半導體封裝之製造方法第二較佳實施例的剖視圖。以下，對應參考所附的圖式，將詳細描述本實施例之內容。
首先，如圖17所示，提供一基本元件120(base member)，其中基本元件120為在一黏著元件111(adhesive member)之二表面上，分別依序堆疊有一第一金屬層113、一阻擋層115及一第二金屬層117。
基本元件120可於黏著元件111之二表面上，分別依序層合有一第一金屬層113、一阻擋層115及一第二金屬層117。此外，亦可製備由一第一金屬層113、一阻擋層115及一第二金屬層117構成之成對的三層式金屬構件100，將該成對的金屬構件100上之第一金屬層113相向置放，隨後將該成對的金屬構件100分別結合至黏著元件111之二表面上。
黏著元件111為暫時用來連接該成對的金屬構件100，在進行製造金屬柱140、移除阻擋層115及層合絕緣層150之後，即將黏著元件111與二金屬構件100分離開。若此種元件材料為本領域通常知識者所習知，則可選擇性地應用，並沒有特別以此為限。
第一金屬層113及第二金屬層117之材質可為銅；如同本發明之第一較佳實施例的製造方法，第一金屬層113係經圖案化以形成一電路層160，以及第二金屬層117係經選擇性蝕刻以形成一金屬柱140。另外，第二金屬層117之厚度可為50至300μm之間，第一金屬層113之厚度可小於第二金屬層117。
此外，阻擋層115係插置於第一金屬層113及第二金屬層117之間，且無特別限制阻擋層115結構材質，但其較佳材質可為鎳。在蝕刻第二金屬層117以形成金屬柱140的製程中，阻擋層115不會與蝕刻劑產生反應，因此可保護第一金屬層113不被蝕刻。
接著，如圖18及圖19所示，第二金屬層117係經選擇性地蝕刻以形成金屬柱140。在本實施例中，金屬柱140其外型之直徑會朝向阻擋層115方向逐漸增大。形成金屬柱140的製程與本發明之第一較佳實施例相同，在此將省略該敘述。
接著，如圖20所示，蝕刻去除金屬柱140以外由蝕刻第二金屬層117而顯露出之阻擋層115。若阻擋層115材質為鎳，則使用鎳蝕刻劑來去除阻擋層115。在本實施例中，因鎳蝕刻劑不會與銅反應，所以金屬柱140及第一金屬層113不會被蝕刻。
接著，如圖21所示，一絕緣層150係堆疊在第一金屬層113上，並被金屬柱140所貫穿。其中，絕緣層150可(例如)包括聚合物樹脂，如預浸材(PPG)或如FR-4、BT之環氧系樹脂或類似材料。接著，進行除膠渣製程以移除在貫穿的金屬柱140上之樹脂殘留物。
接著，如圖22所示，將第一金屬層113由黏著元件111上分離開，即可形成成對的構件125。換句話說，在將第一金屬層113自黏著元件111上分離開後，即可同時得到成對的構件125，其係由第一金屬層113、阻擋層115、金屬柱140及絕緣層150所組成，因此將可減少生產成本。
接著，如圖23及圖24所示，圖案化形成於各構件125的一表面上之第一金屬層113，以形成一電路層160，並在絕緣層150之外露表面拋光以形成一粗糙面。
首先，形成電路層160的製程與本發明之第一較佳實施例相同，在此將省略該敘述(參考圖23)。
接著，為強化絕緣層150與防焊層170之間的黏著性(參考圖25)，會在絕緣層150之外露表面拋光以形成一粗糙面，從而產生黏固效應(anchor effect)(參考圖24)。形成粗糙面的方法與本發明之第一較佳實施例相同，在此將省略該敘述。
接著，如圖25所示，防焊層170係塗佈在絕緣層150之二表面上。
接著，如圖26所示，在防焊層170上形成一第一開口180，以顯露出在絕緣層150一表面上所形成的電路層160之一墊部165，在防焊層170上形成一第二開口190，以顯露出在絕緣層150另一表面上所形成之金屬柱140。
接著，如圖27所示，一焊料凸塊250形成於第一開口180所顯露出之墊部165上，隨後並將一半導體晶片300接合於防焊層170上。半導體晶片300係藉由焊料凸塊250與電路層160之墊部165電性連接。另外，一焊料球200形成在第二開口190所顯露之金屬柱140上。
根據本發明半導體封裝之製造方法，其中，半導體晶片係透過焊料凸塊與印刷電路板電性連接，而非使用線焊(wire bonding)的方式，因此將可完成一高密度基板封裝(high-density package)。
本發明係形成金屬柱，而非開設通孔以使層板間能電傳導，因此將可減少加工/電鍍通孔的費用。
另外，本發明使用基本元件，其中基本元件為於黏著元件之二表面上，分別依序堆疊有第一金屬層、阻擋層及第二金屬層。因此，當完成一系列製程後，將第一金屬層自黏著元件上分離開，即可同時形成二個印刷電路板，因此將可改善生產效率。
雖然本發明為了說明而揭露出較佳實施例，其僅為具體描述本發明，本發明一種半導體封裝之製造方法並不以此為限。本領域熟悉技術之人士所可知悉各種可能之修飾、添加及置換，其皆未悖離如隨附申請專利範圍所述之本發明範疇及精神。
簡單修飾、添加及置換本發明皆屬於本發明之範疇中。
1,150．．．絕緣層
2．．．銅箔層
3．．．通孔
4．．．銅鍍層
5．．．塞孔用油墨
6．．．電鍍層
7．．．電路圖案
8,170．．．防焊層
9．．．狹溝
10,200．．．焊料球
20,300．．．半導體晶片
30．．．線材
50．．．半導體封裝
100．．．金屬構件
111．．．黏著元件
113．．．第一金屬層
115．．．阻擋層
117．．．第二金屬層
120．．．基本元件
125．．．構件
130‧‧‧蝕刻阻層
140‧‧‧金屬柱
160‧‧‧電路層
165‧‧‧墊部
180‧‧‧第一開口
190‧‧‧第二開口
250‧‧‧焊料凸塊
圖1至6係依序顯示習知半導體封裝製程中之剖視圖。
圖7至16係依序顯示本發明第一較佳實施例於其半導體封裝製程中之剖視圖。
圖17至27係依序顯示本發明第二較佳實施例於其半導體封裝製程中之剖視圖。
115．．．阻擋層
140．．．金屬柱
150．．．絕緣層
160．．．電路層
165．．．墊部
170．．．防焊層
180．．．第一開口
190．．．第二開口
200．．．焊料球
250．．．焊料凸塊
300．．．半導體晶片

Claims (16)

  1. 一種半導體封裝之製造方法，其步驟包括：(A)提供一金屬構件，其中該金屬構件上係依序堆疊有一第一金屬層、一阻擋層及一第二金屬層；(B)藉由選擇性蝕刻該第二金屬層以形成一金屬柱；(C)移除顯露於該金屬柱以外的阻擋層，並層合一絕緣層在該第一金屬層上，其中該絕緣層係被該金屬柱所貫穿；(D)圖案化該第一金屬層其係接觸至該絕緣層一表面，以形成一電路層；以及(E)塗佈一防焊層在該絕緣層之二表面後，藉由加工該防焊層以形成一第一開口，其係顯露出該絕緣層一表面上所形成的該電路層之一墊部，並藉由加工該防焊層以形成一第二開口，其係顯露出在該絕緣層另一表面上所形成的該金屬柱。
  2. 如申請專利範圍第1項所述半導體封裝之製造方法，其中該第一金屬層及該第二金屬層之材質係為銅；及該阻擋層之材質係為鎳。
  3. 如申請專利範圍第1項所述半導體封裝之製造方法，其中該第二金屬層之厚度範圍為50至300μm。
  4. 如申請專利範圍第1項所述半導體封裝之製造方法，其中該步驟(B)包括：(B1)塗佈一蝕刻阻層在該第二金屬層之表面；以及(B2)圖案化該蝕刻阻層後，選擇性地蝕刻位在該阻擋層前的該第二金屬層，以形成該金屬柱。
  5. 如申請專利範圍第1項所述半導體封裝之製造方法，其中該步驟(B)中該金屬柱之直徑係朝向該阻擋層方向逐漸增大。
  6. 如申請專利範圍第1項所述半導體封裝之製造方法，於該步驟(C)之後更包括步驟(C’)：拋光該絕緣層之外露表面以形成一粗糙面。
  7. 如申請專利範圍第1項所述半導體封裝之製造方法，其中該步驟(D)包括：(D1)塗佈一蝕刻阻層在該第一金屬層之表面；以及(D2)圖案化該蝕刻阻層後，選擇性地蝕刻該第一金屬層以形成一電路層。
  8. 如申請專利範圍第1項所述半導體封裝之製造方法，於該步驟(E)之後更包括步驟(F)：透過一焊料凸塊，以接合一半導體晶片在該第一開口所顯露之該墊部上，以及形成一焊料球在該第二開口所顯露之該金屬柱上。
  9. 一種半導體封裝之製造方法，其步驟包括：(A)提供一基本元件，其中該基本元件係在一黏著元件之二表面上，分別依序堆疊有一第一金屬層、一阻擋層及一第二金屬層；(B)藉由選擇性蝕刻該第二金屬層以形成一金屬柱；(C)移除顯露於該金屬柱以外的阻擋層，並層合一絕緣層在該第一金屬層上，其中該絕緣層係被該金屬柱所貫穿，隨後並自該黏著元件上分離開該第一金屬層； (D)圖案化該第一金屬層其係接觸至該絕緣層一表面，以形成一電路層；以及(E)塗佈一防焊層在該絕緣層之二表面後，藉由加工該防焊層以形成一第一開口，其係顯露出該絕緣層一表面上所形成的該電路層之一墊部，並藉由加工該防焊層以形成一第二開口，其係顯露出在該絕緣層另一表面上所形成的該金屬柱。
  10. 如申請專利範圍第9項所述半導體封裝之製造方法，其中該第一金屬層及該第二金屬層之材質係為銅；及該阻擋層之材質係為鎳。
  11. 如申請專利範圍第9項所述半導體封裝之製造方法，其中該第二金屬層之厚度範圍為50至300μm。
  12. 如申請專利範圍第9項所述半導體封裝之製造方法，其中該步驟(B)包括：(B1)塗佈一蝕刻阻層在該第二金屬層之表面；以及(B2)圖案化該蝕刻阻層後，選擇性地蝕刻位在該阻擋層前的該第二金屬層，以形成該金屬柱。
  13. 如申請專利範圍第9項所述半導體封裝之製造方法，其中該步驟(B)的該金屬柱之直徑係朝向該阻擋層方向逐漸增大。
  14. 如申請專利範圍第9項所述半導體封裝之製造方法，於該步驟(C)之後更包括步驟(C’)：拋光該絕緣層之外露表面以形成一粗糙面。
  15. 如申請專利範圍第9項所述半導體封裝之製造方法，其中該步驟(D)包括：(D1)塗佈一蝕刻阻層在該第一金屬層之表面；以及(D2)圖案化該蝕刻阻層後，選擇性地蝕刻該第一金屬層以形成一電路層。
  16. 如申請專利範圍第9項所述半導體封裝之製造方法，於該步驟(E)之後更包括步驟(F)：透過一焊料凸塊，以接合一半導體晶片在該第一開口所顯露之該墊部上，以及形成一焊料球在該第二開口所顯露之該金屬柱上。
TW100131054A 2010-10-11 2011-08-30 半導體封裝之製造方法 TWI442528B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098850A KR101167429B1 (ko) 2010-10-11 2010-10-11 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
TW201236121A TW201236121A (en) 2012-09-01
TWI442528B true TWI442528B (zh) 2014-06-21

Family

ID=45925454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131054A TWI442528B (zh) 2010-10-11 2011-08-30 半導體封裝之製造方法

Country Status (5)

Country Link
US (1) US8415200B2 (zh)
JP (1) JP2012084826A (zh)
KR (1) KR101167429B1 (zh)
CN (1) CN102446772B (zh)
TW (1) TWI442528B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001622A1 (en) 2012-06-27 2014-01-02 Infineon Technologies Ag Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages
CN102933031A (zh) * 2012-11-14 2013-02-13 东莞市五株电子科技有限公司 印刷电路板及其制作工艺
KR101565690B1 (ko) * 2014-04-10 2015-11-03 삼성전기주식회사 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222894A (ja) * 2001-01-29 2002-08-09 Hitachi Metals Ltd 半導体用パッケージ
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4196606B2 (ja) * 2002-07-29 2008-12-17 日立化成工業株式会社 配線板の製造方法
AU2003220938A1 (en) * 2002-05-28 2003-12-12 Hitachi Chemical Co., Ltd. Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
CN101408688B (zh) * 2003-03-31 2011-10-12 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
JP4379693B2 (ja) * 2003-11-10 2009-12-09 カシオ計算機株式会社 半導体装置およびその製造方法
JP4366647B2 (ja) * 2003-12-18 2009-11-18 日立化成工業株式会社 配線部材の製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4679587B2 (ja) * 2005-12-20 2011-04-27 イビデン株式会社 プリント配線板の製造方法
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
EP2213148A4 (en) * 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
CN102197479A (zh) * 2008-10-30 2011-09-21 Nxp股份有限公司 具有金属膏的基板贯通过孔和重分布层
KR101058695B1 (ko) 2008-11-11 2011-08-22 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP2012084826A (ja) 2012-04-26
CN102446772B (zh) 2015-11-25
US20120088334A1 (en) 2012-04-12
KR20120037219A (ko) 2012-04-19
US8415200B2 (en) 2013-04-09
CN102446772A (zh) 2012-05-09
TW201236121A (en) 2012-09-01
KR101167429B1 (ko) 2012-07-19

Similar Documents

Publication Publication Date Title
JP4716819B2 (ja) インターポーザの製造方法
US9723729B2 (en) Printed wiring board
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP4658974B2 (ja) キャビティの形成された基板製造方法
TWI670814B (zh) 單層無芯基板
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20150194405A1 (en) Protrusion Bump Pads for Bond-on-Trace Processing
TWI442528B (zh) 半導體封裝之製造方法
JP5989329B2 (ja) プリント回路基板の製造方法
JP4384157B2 (ja) キャビティを備えた基板の製造方法
WO2019007082A1 (zh) 一种芯片封装方法
KR101225663B1 (ko) 칩 내장형 기판 제조 방법
JP2017126740A (ja) プリント回路基板
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP7514655B2 (ja) 電子部品内蔵基板及びその製造方法
KR20130067008A (ko) 인쇄회로기판 제조 방법
JP2008124260A (ja) 多層配線基板及びその製造方法
JP2011171404A (ja) 半導体装置用ｔａｂテープ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees