CN102446772B - 制造半导体封装的方法 - Google Patents

制造半导体封装的方法 Download PDF

Info

Publication number
CN102446772B
CN102446772B CN201010624425.1A CN201010624425A CN102446772B CN 102446772 B CN102446772 B CN 102446772B CN 201010624425 A CN201010624425 A CN 201010624425A CN 102446772 B CN102446772 B CN 102446772B
Authority
CN
China
Prior art keywords
metal
layer
semiconductor packages
insulating barrier
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010624425.1A
Other languages
English (en)
Other versions
CN102446772A (zh
Inventor
黄美善
孙暻镇
李应硕
姜明杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102446772A publication Critical patent/CN102446772A/zh
Application granted granted Critical
Publication of CN102446772B publication Critical patent/CN102446772B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

本发明公开了一种制造半导体封装的方法，该方法使用其中基于粘合剂元件(111)的两个表面上顺次堆叠有第一金属层(113)、阻挡层(115)和第二金属层(117)的基底元件(120)，从而只通过一个压片工序可同时生产两个印刷电路板，因此使得提高生产效率变得可能；通过焊点(250)将半导体芯片(300)与印刷电路板电连接，因此使得生产高密度封装底材变得可能；形成金属柱(140)代替了在层间电路连接中要求的通孔，因此使得在电镀或加工通孔时降低所要求的生产成本变得可能。

Description

制造半导体封装的方法
相关申请的交叉引用
本申请要求2010年10月11日提交的、题为“制造半导体封封装的方法”的韩国专利申请No.10-2010-0098850号的优先权，将该申请的全部内容引入本申请中以作参考。
技术领域
本发明涉及一种制造半导体封装的方法。
背景技术
近年来，电子产业以低成本开发了具有多功能和高性能的细、薄且轻的产品。形成这种趋势的一种技术为封装技术。随着电子产业的发展，配有半导体芯片的电子设备的封装使用急剧增加，相关封装技术的研究也活跃的开展。
目前，大部分半导体封装已经形成，以致一个封装是通过将半导体芯片和印刷电路板由引线接合(wirebonding)连接起来而制成的，这种电路板叫做载芯片板(boardonchip，BOC)。在这种BOC结构中，这种半导体封装可以设计成仅有包括仅仅一层金属层的印刷电路板，因此，从半导体封装的价格竞争力而言，这种半导体封装占据优势地位。
图1～6为根据现有技术工序步骤制造半导体封装的方法的截面图。
如图1所示，显示了由绝缘层1和铜层2构成的覆铜箔层压板(coppercladlaminate)，在该覆铜箔层压板上机械加工有用于层间传导(interlayerconduction)的通孔3。所述通孔一般是用CNC钻孔或激光钻孔形成的。
随后，如图2所示，进行了化学镀铜工序和电镀铜工序，因此在所述覆铜箔层压板上形成铜镀层4。
然后，如图3所示，在所述通孔3孔内填充塞孔油墨5和在面板上进行电镀，因此形成厚的镀层6。
然后，如图4所示，所述镀层6被选择性的蚀刻，因此形成电路图案7。
然后，如图5所示，在形成有所述电路图案7的覆铜箔层压板的两个表面施用阻焊剂(solderresist)8，并形成外露的部分，因此部分所述电路图案7露出。
然后，如图6所示，在机械加工用于插入导线30的缝槽9之后，在所述电路图案7的焊盘(pad)部分上形成焊球10，并使用所述导线30将半导体芯片20安装到所述基板上，从而就制成了半导体封装50。
根据现有技术，为了制造半导体封装，应该在覆铜箔层压板上形成用于层间传导的通孔，并且还应该进行电/化学镀铜工序镀铜，这样导致生产成本增加。
另外，当使用导线将半导体芯片与印刷电路板相连，从而制成高容量/高密度半导体封装时，在半导体芯片的接受密度上存在限制，而且由于两层或多层BOC的需求，增加了印刷电路板的生产成本。
发明内容
本发明经过努力提供了一种能以低生产成本制造高密度封装的制造半导体封装的方法。
根据本发明的第一种优选实施方式，本发明提供了一种制造半导体封装的方法，该方法包括：(A)制备其中第一金属层、阻挡层(barrierlayer)和第二金属层按顺次堆叠的金属元件(metalmember)；(B)通过选择性地蚀刻所述第二金属层而形成金属柱；(C)将外露的所述阻挡层从所述金属柱去掉，并将绝缘层层压在所述金属柱穿透的第一金属层上；(D)将与所述绝缘层的一个表面接触的所述第一金属层图案化，以形成电路层。
本文中，所述第一金属层和第二金属层可以是由铜制成的，和所述阻挡层可以是由镍制成的。
所述第二金属层的厚度的范围可以为50-300μm。
步骤(B)可以包括：(B1)将抗蚀剂施用于所述第二金属层的表面；和(B2)在图案化所述抗蚀剂后，选择性地蚀刻所述阻挡层之前的所述第二金属层，以形成金属柱。
在步骤(B)中，所述金属柱的直径可以沿朝向阻挡层的方向增加。
所述制造半导体封装的方法还可以包括，在步骤(C)后，(C’)抛光绝缘层的外露表面，以形成糙度。
步骤(D)可以包括：(D1)将抗蚀剂用于所述第一金属层的表面；和(D2)在图案化所述抗蚀剂后，选择性地蚀刻所述第一金属层，以形成电路层。
所述制造半导体封装的方法还可以包括，在步骤(D)后，(E)在将阻焊剂施用于绝缘层的两个表面后，通过加工阻焊剂形成第一开口，从而使形成在绝缘层的一个表面上的电路层的焊盘部分露出；以及通过加工阻焊剂形成第二开口，从而使形成在绝缘层的另一表面上的金属柱露出。
所述制造半导体封装的方法还可以包括，在步骤(E)后，(F)通过焊接点(solderbump)在被第一开口外露的焊盘上安装半导体芯片和在被第二开口外露的金属柱上形成焊球。
根据本发明的第二种优选实施方式，本发明提供了一种制造半导体封装的方法，该方法包括：(A)制备基底元件(basemember)，其中该基底元件基于粘合剂元件的两个表面上顺次堆叠有第一金属层、阻挡层和第二金属层；(B)通过选择性地蚀刻第二金属层而形成金属柱；(C)将外露的阻挡层从金属柱中去掉，将绝缘层层压在金属柱穿透的第一金属层上，然后，将第一金属层与粘合剂元件分开；以及(D)将与绝缘层的一个表面接触的第一金属层图案化，以形成电路层。
在本文中，所述第一金属层和第二金属层可以是由铜制成的，和所述阻挡层可以是由镍制成的。
所述第二金属层的厚度的范围可以为50-300μm。
步骤(B)可以包括：(B1)将抗蚀剂施用于所述第二金属层的表面；和(B2)图案化抗蚀剂后，选择性地蚀刻阻挡层之前的第二金属层，以形成金属柱。
步骤(B)中，金属柱的直径可以沿朝向阻挡层的方向增加。
所述制造半导体封装的方法还可以包括，在步骤(C)后，(C’)抛光绝缘层的外露表面，以形成糙度。
步骤(D)可以包括：(D1)将抗蚀剂施用于第一金属层的表面；和(D2)图案化抗蚀剂后，选择性地蚀刻第一金属层，以形成电路层。
所述制造半导体封装的方法还可以包括，在步骤(D)后，(E)在将阻焊剂施用于绝缘层的两个表面后，通过加工阻焊剂形成第一开口，从而使形成在绝缘层的一个表面上的电路层的焊盘部分露出；以及通过加工阻焊剂形成第二开口，从而使形成在绝缘层的另一个表面上的金属柱露出。
所述制造半导体封装的方法还可以包括，在步骤(E)后，(F)通过焊接点在被第一开口外露的焊盘上安装半导体芯片和在被第二开口外露的金属柱上形成焊球。
附图说明
图1～6为说明现有技术工序步骤制造半导体封装方法的截面图。
图7～16为说明根据本发明的第一种优选实施方式所述的工序步骤制造半导体封装方法的截面图；和
图17～27为说明根据本发明的第二种优选实施方式所述的工序步骤制造半导体封装方法的截面图。
具体实施方式
结合附图，由以下详细说明和实施方式可更清楚地理解本发明的各目标、特征和优点。
在本说明书和权利要求书中使用的术语和词语不应该被解释为局限于典型的含义或字典上的定义，而基于发明人能适当地定义由术语所暗示的概念，以最好地描述他或她已知的实施本发明的方法的原则，这些术语和词语应该解释为具有与本发明的技术范围相关的含义和概念。
通过以下结合了附图的详细描述可以更清楚地理解本发明的上述和其他目的、特征和优势。在说明书里，附图中增加参考数字指定相应的元件，值得注意的是，即使是不同图中的元件，相同的参考数字用于指定相同或类似的元件。另外，在本发明的描述中，当确定相关技术的详细描述会使本发明的要点不清楚时，省略对其的描述。
图7～16为说明根据本发明的第一种优选实施方式的工序步骤制造半导体封装方法的截面图。下文中，将参考附图来描述本发明实施方式中制造半导体封装的方法。
首先，如图7所示，提供金属元件100，其中第一金属层113、阻挡层115和第二金属层117顺次堆叠的金属元件100。
在本文中，第一金属层113和第二金属层117是由铜(Cu)制成的。在以下所描述的工序中，图案化第一金属层113，以形成电路层160；以及选择性地蚀刻第二金属层117，以形成金属柱140。另外，第二金属层117的厚度的范围可以选择为50-300μm，且第一金属层113的厚度比第二金属层117的更薄些。
另外，阻挡层115被插入在第一金属层113和第二金属层117的中间，其结构组成没什么限制，但可以优选由镍(Ni)制成。在通过蚀刻第二金属层117形成金属柱140的工序过程中，阻挡层115不会与蚀刻剂发生反应，因此保护第一金属层113免受蚀刻。
如图8和9所示，选择性地蚀刻第二金属层117，从而形成金属柱140。金属柱140形成的工序将要详细说明。
将抗蚀剂130施用于金属元件100外侧形成的第二金属层117的表面，然后被图案化，从而形成抗蚀图案(见图8)。随后，通过使用掩盖法(tentingmethod)选择性地蚀刻阻挡层115之前的第二金属层117，以形成柱形状的金属柱140，且去掉抗蚀阻图案(见图9)。在本文中，根据第二金属层117的厚度和设定的蚀刻条件，金属柱140的直径和形状可以形成多种。尽管如此，金属柱140一般具有直径沿朝向阻挡层115方向增加的形状。
然后，如图10所示，通过蚀刻第二金属层117形成的外露的阻挡层115被蚀刻，从而将外露的阻挡层115从金属柱140中去掉。当阻挡层115由镍制成时，通过使用镍蚀刻剂将阻挡层115去掉。在这种情况下，镍蚀刻剂与铜不会发生反应，因此金属柱140和第一金属层113不被蚀刻。
然后，如图11所示，绝缘层150堆叠在金属柱140穿透的第一金属层113上。在本文中，例如，所述绝缘层150可以包括聚合物树脂(如预浸料坯(prepreg，PPG))，或环氧基树脂(如FR-4、BT等等)。此后，进行去钻污工序(desmearprocess)从而除去穿透金属柱140上的树脂残留物。
然后，如图12和13所示，将与绝缘层150的一个表面接触的第一金属层113图案化，以形成电路层160；以及抛光绝缘层150的外露表面，以形成糙度。
首先，将抗蚀剂130施用于第一金属层113表面，然后抗蚀剂130被图案化，从而形成抗蚀剂图案(见图12)。
随后，通过使用掩盖法选择性地蚀刻第一金属层113，以形成电路层160，且去掉抗蚀剂的图案(见图13)。
然后，为了提高绝缘层150和阻焊剂170之间的粘合作用(见图14)，将绝缘层150的外露表面抛光从而形成糙度，由此产生固着效应(anchoreffects)(见图13)。形成糙度的方法可以使用由蚀刻、CZ预处理、黑色氧化(blackoxide)、棕色氧化(brownoxide)、酸基化学(acidbasechemical，ABC)、陶瓷磨轮(ceramicbuff)和Z-洗涤处理(Z-scrubbingtreatment)组成的组中的一种、两种或多种处理方法；尽管如此，本领域技术人员所熟知的方法并不特别限于此，但均可使用。
然后，如图14所示，将阻焊剂170施用于绝缘层150的两个表面。
然后，如图15所示，在阻焊剂170内形成第一开口180，从而使得形成在绝缘层150的一个表面上的电路层160的焊盘部分165露出；以及在阻焊剂170内形成第二开口190，从而使得形成在绝缘层150的另一表面上的金属柱140露出。
然后，如图16所示，在被第一开口180外露的焊盘部分165上形成焊接点250，然后，将半导体芯片300安装在阻焊剂170之上。通过焊接点250将半导体芯片300与电路层160的焊盘部分165电连接。另外，在被第二开口190外露的金属柱140上形成焊球200。
图17～27为说明根据本发明的第二种优选实施方式的工序步骤制造半导体封装方法的截面图。下文中，将参考附图来描述本发明优选的制造半导体封装的方法。
首先，如图17所示，提供基底元件120，该基底元件120中，基于粘合剂元件111的两个表面上顺次堆叠有第一金属层113、阻挡层115和第二金属层117。
所述基底元件120可以通过在基于粘合剂元件111两个表面顺次层压第一金属层113、阻挡层115和第二金属层117得到。此外，所述基底元件120可以这样制成，先制备一对由第一金属层113、阻挡层115和第二金属层117构成的三层金属元件100，处理所述一对金属元件100使其第一金属层113彼此面对面，然后将所述一对金属元件100与粘合剂元件111的两个表面接合。
所述粘合剂元件111暂时与所述一对金属元件100粘结，在制成金属柱140、去掉阻挡层115和层压绝缘层150之后，将粘合剂元件111与金属元件100分离开来。如果这种材料是本领域技术人员所熟知的，可以被选择性的使用，而没有特别的限制。
在本文中，所述第一金属层113和所述第二金属层117是由铜(Cu)制成的。与所述第一种实施方式一样，图案化第一金属层113，以形成电路层160；以及选择性地蚀刻第二金属层117，以形成金属柱140。另外，第二金属层117的厚度的范围可以选择50-300μm，且第一金属层113的厚度可以比第二金属层117更薄些。
另外，阻挡层115被插入在第一金属层113和第二金属层117的之间，其结构组成没什么限制，但可以优选由镍(Ni)制成。在通过蚀刻第二金属层117形成金属柱140的过程中，阻挡层115不与蚀刻剂发生化学反应，因此保护了第一金属层113免受蚀刻。
然后，如图18和19所示，选择性地蚀刻第二金属层117，从而形成金属柱140。在这种情况下，金属柱140可以保持直径沿朝向阻挡层115的方向增加的的形状。形成金属柱140的工序与本发明的第一种优选实施方式是相同的，因而其详细的说明将被省略。
然后，如图20所示，通过蚀刻第二金属层117形成的外露的阻挡层115被蚀刻，从而将阻挡层115从金属柱140中去掉。当阻挡层115由镍制成时，通过使用镍蚀刻剂将阻挡层115去掉。在这种情况下，镍蚀刻剂与铜不会发生反应的，因此金属柱140和第一金属层113不被蚀刻。
然后，如图21所示，绝缘层150堆叠在金属柱140穿透的第一金属层113上。在本文中，例如，绝缘层150可以包括聚合物树脂(如预浸料坯(PPG))或环氧基树脂(如FR-4，BT等等)。随后，进行去钻污工序从而除去穿透金属柱140上的树脂残留物。
然后，如图22所示，第一金属层113与粘合剂元件111分离开，从而制成一对结构体125。换言之，在第一金属层113与粘合剂元件111分离开后的同时形成了所述的一对结构体125，结构体125是由第一金属层113、阻挡层115、金属柱140和绝缘层150构成的，因此使降低生产成本变得可能。
然后，如图23和24所示，图案化在各个结构体125的一个表面上形成的第一金属层113，以形成电路层160；以及抛光绝缘层150的外露表面，以形成糙度。
首先，形成电路层160的工序和本发明第一种优选实施方式中形成电路层160的过程是相同的，因此其详细的说明将被省略(见图23)。
然后，为了提高绝缘层150和阻焊剂170间的粘合作用(见图25)，抛光绝缘层150的外露表面，以形成糙度，由此产生固着效应(见图24)。形成糙度的工序和本发明第一种优选实施方式中的形成工序是相同的，因此其详细的说明将被省略。
然后，如图25所示，将阻焊剂170施用于绝缘层150的两个表面。
然后，如图26所示，在阻焊剂170内形成第一开口180，从而使得形成在绝缘层150的一个表面的电路层160的焊盘部分165露出；以及在阻焊剂170内形成第二开口190，从而使得形成在绝缘层150的另一表面上的金属柱140露出。
然后，如图27所示，在被第一开口180外露的焊盘部分165上形成焊接点250，然后，将半导体芯片300安装在阻焊剂170内。通过焊接点250，将半导体芯片300与绝缘层160的焊盘部分165电连接。另外，在被第二开口190外露的金属柱140上形成焊球200。
根据本发明所述制造半导体封装的方法可知，使用焊点将半导体芯片与印刷电路板电连接，而不是使用引线接合，因此使得生产高密度封装变得可能。
根据本发明，形成的所述金属柱代替了在层间电路连接中要求的所述通孔，因此在电镀或加工通孔时使得降低所要求的生产成本变得可能。
另外，本发明使用了其中在基于粘合剂元件的两个表面上的顺次层压有所述第一金属层、阻挡层和第二金属层的基底元件。因此，如果在进行一系列制造工序后所述第一金属层与粘合剂元件分开，会同时形成两个印刷电路板，因此使得提高生产效率变得可能。
尽管就示例性目的公开了关于所述制造半导体封装方法的本发明的优选实施方式，它们能明确地解释本发明，因此本发明所述制造半导体封装的方法不被限制，但是本领域技术人员应当理解的是，在不背离由随附的权利要求书公开的本发明的范围和精神的情况下，可以做出各种修改、添加和替换。
相应地，这些修改、添加和替代也应理解为落入本发明的范围内。

Claims (16)

1.一种制造半导体封装的方法，该方法包括：
(A)制备其中第一金属层、阻挡层和第二金属层顺次堆叠的金属元件；
(B)通过选择性地蚀刻所述第二金属层而形成金属柱；
(C)将外露的阻挡层从所述金属柱中去掉，并将绝缘层层压到所述第一金属层上使所述金属柱穿透；和
(D)将与所述绝缘层的一个表面接触的所述第一金属层图案化，以形成电路层；和
(E)将阻焊剂施用于所述绝缘层的两个表面后，通过加工阻焊剂形成第一开口，从而使形成在所述绝缘层的一个表面上的电路层的焊盘部分露出；以及通过加工阻焊剂形成第二开口，从而使形成在绝缘层的另一表面上的金属柱露出。
2.根据权利要求1所述的制造半导体封装的方法，其中，所述第一金属层和所述第二金属层由铜制成，且所述阻挡层由镍制成。
3.根据权利要求1所述的制造半导体封装的方法，其中，所述第二金属层的厚度为50-300μm。
4.根据权利要求1所述的制造半导体封装的方法，其中，步骤(B)包括：
(B1)将抗蚀剂施用于所述第二金属层的表面；和
(B2)在图案化所述抗蚀剂后，选择性地蚀刻所述阻挡层之前的所述第二金属层，以形成所述金属柱。
5.根据权利要求1所述的制造半导体封装的方法，其中，步骤(B)中的金属柱的直径沿朝向阻挡层的方向增加。
6.根据权利要求1所述的制造半导体封装的方法，其中，该方法还包括在步骤(C)后，(C’)抛光绝缘层的外露表面，以形成糙度。
7.根据权利要求1所述的制造半导体封装的方法，其中，步骤(D)包括：
(D1)将抗蚀剂施用于所述第一金属层的表面；和
(D2)图案化所述抗蚀剂后，选择性地蚀刻所述第一金属层，以形成电路层。
8.根据权利要求1所述的制造半导体封装的方法，其中，该方法还包括，在步骤(E)后，(F)通过焊接点在被所述第一开口外露的所述焊盘部分上安装半导体芯片和在被所述第二开口外露的所述金属柱上形成焊球。
9.一种制造半导体封装的方法，该方法包括：
(A)制备基底元件，其中该基底元件基于粘合剂元件的两个表面上顺次堆叠有第一金属层、阻挡层和第二金属层；
(B)通过选择性地蚀刻所述第二金属层而形成金属柱；
(C)将外露的阻挡层从所述金属柱中去掉，且将绝缘层层压到所述第一金属层上使所述金属柱穿透，然后，将所述粘合剂元件与所述第一金属层分离；和
(D)将与所述绝缘层一个表面接触的所述第一金属层图案化，以形成电路层；和
(E)在将阻焊剂施用于所述绝缘层的两个表面后，通过加工阻焊剂形成第一开口，从而使形成在所述绝缘层的一个表面上的电路层的焊盘部分露出；以及通过加工阻焊剂形成第二开口，从而使形成在所述绝缘层的另一个表面上的金属柱露出。
10.根据权利要求9所述的制造半导体封装的方法，其中，所述第一金属层和第二金属层是由铜制成的，且所述阻挡层是由镍制成的。
11.根据权利要求9所述的制造半导体封装的方法，其中，所述第二金属层的厚度为50-300μm。
12.根据权利要求9所述的制造半导体封装的方法，其中，步骤(B)包括:
(B1)将抗蚀剂施用于所述第二金属层的表面；和
(B2)在图案化所述抗蚀剂后，选择性地蚀刻所述阻挡层之前的所述第二金属层，以形成所述金属柱。
13.根据权利要求9所述的制造半导体封装的方法，其中，步骤(B)中的金属柱的直径沿朝向阻挡层的方向增加。
14.根据权利要求9所述的制造半导体封装的方法，其中，该方法还包括，在步骤(C)后，(C’)抛光所述绝缘层的外露表面，以形成糙度。
15.根据权利要求9所述的制造半导体封装的方法，其中，步骤(D)包括：
(D1)将抗蚀剂施用于所述第一金属层的表面；和
(D2)图案化抗蚀剂后，选择性地蚀刻所述第一金属层，以形成电路层。
16.根据权利要求9所述的制造半导体封装的方法，其中，该方法还包括，步骤(E)后，(F)通过焊接点在被所述第一开口外露的所述焊盘上安装半导体芯片和在被所述第二开口外露的所述金属柱上形成焊球。
CN201010624425.1A 2010-10-11 2010-12-30 制造半导体封装的方法 Expired - Fee Related CN102446772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100098850A KR101167429B1 (ko) 2010-10-11 2010-10-11 반도체 패키지의 제조방법
KR10-2010-0098850 2010-10-11

Publications (2)

Publication Number Publication Date
CN102446772A CN102446772A (zh) 2012-05-09
CN102446772B true CN102446772B (zh) 2015-11-25

Family

ID=45925454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010624425.1A Expired - Fee Related CN102446772B (zh) 2010-10-11 2010-12-30 制造半导体封装的方法

Country Status (5)

Country Link
US (1) US8415200B2 (zh)
JP (1) JP2012084826A (zh)
KR (1) KR101167429B1 (zh)
CN (1) CN102446772B (zh)
TW (1) TWI442528B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001622A1 (en) 2012-06-27 2014-01-02 Infineon Technologies Ag Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages
CN102933031A (zh) * 2012-11-14 2013-02-13 东莞市五株电子科技有限公司 印刷电路板及其制作工艺
KR101565690B1 (ko) * 2014-04-10 2015-11-03 삼성전기주식회사 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222894A (ja) * 2001-01-29 2002-08-09 Hitachi Metals Ltd 半導体用パッケージ
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
TW200402812A (en) * 2002-05-28 2004-02-16 Hitachi Chemical Co Ltd Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP2005183590A (ja) * 2003-12-18 2005-07-07 Hitachi Chem Co Ltd 配線部材、半導体パッケージ用基板、配線板および配線部材の製造方法
CN1830083A (zh) * 2003-11-10 2006-09-06 卡西欧计算机株式会社 半导体器件及其制造方法
CN101408688A (zh) * 2003-03-31 2009-04-15 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
WO2010049852A1 (en) * 2008-10-30 2010-05-06 Nxp B.V. Through-substrate via and redistribution layer with metal paste

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4196606B2 (ja) * 2002-07-29 2008-12-17 日立化成工業株式会社 配線板の製造方法
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
TW200810646A (en) * 2005-12-20 2008-02-16 Ibiden Co Ltd Method for manufacturing printed wiring board
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
KR101572600B1 (ko) * 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
KR101058695B1 (ko) 2008-11-11 2011-08-22 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222894A (ja) * 2001-01-29 2002-08-09 Hitachi Metals Ltd 半導体用パッケージ
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
TW200402812A (en) * 2002-05-28 2004-02-16 Hitachi Chemical Co Ltd Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
CN101408688A (zh) * 2003-03-31 2009-04-15 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
CN1830083A (zh) * 2003-11-10 2006-09-06 卡西欧计算机株式会社 半导体器件及其制造方法
JP2005183590A (ja) * 2003-12-18 2005-07-07 Hitachi Chem Co Ltd 配線部材、半導体パッケージ用基板、配線板および配線部材の製造方法
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
WO2010049852A1 (en) * 2008-10-30 2010-05-06 Nxp B.V. Through-substrate via and redistribution layer with metal paste

Also Published As

Publication number Publication date
KR101167429B1 (ko) 2012-07-19
US20120088334A1 (en) 2012-04-12
KR20120037219A (ko) 2012-04-19
CN102446772A (zh) 2012-05-09
TWI442528B (zh) 2014-06-21
TW201236121A (en) 2012-09-01
US8415200B2 (en) 2013-04-09
JP2012084826A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
CN1835654B (zh) 配线基板及其制造方法
CN100481357C (zh) 制造具有凹腔的基板的方法
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
US7923828B2 (en) Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
CN101887874A (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
TW201108367A (en) Coreless package substrate and method of forming the same
CN103843471A (zh) 多层布线基板及其制造方法
CN102446772B (zh) 制造半导体封装的方法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN101409238A (zh) 无核层封装基板的制作方法
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN108886025B (zh) 半导体封装基板及其制造方法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
JP5660462B2 (ja) プリント配線板
US20090083976A1 (en) Method for manufacturing printed circuit board
CN103781292A (zh) 电路板及其制作方法
JP2007214568A (ja) 回路基板構造
CN112533381A (zh) 母板制作方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
US7807034B2 (en) Manufacturing method of non-etched circuit board
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20161230