JP4591098B2 - 半導体素子搭載用基板の製造方法 - Google Patents
半導体素子搭載用基板の製造方法 Download PDFInfo
- Publication number
- JP4591098B2 JP4591098B2 JP2005022932A JP2005022932A JP4591098B2 JP 4591098 B2 JP4591098 B2 JP 4591098B2 JP 2005022932 A JP2005022932 A JP 2005022932A JP 2005022932 A JP2005022932 A JP 2005022932A JP 4591098 B2 JP4591098 B2 JP 4591098B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- semiconductor element
- photosensitive insulating
- pattern
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
Description
本発明はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体素子搭載用基板及びこれを用いた半導体パッケージの製造方法に関し、特に生産性と経済性を向上させた半導体パッケージの製造方法に関する。
近年、エレクトロニクス産業界においては、高信頼度を有する多機能装置の開発が急速に進められており、これによる高機能、高密度素子の出現に伴って高信頼性、多機能を有し、かつ軽量、薄型の小型デバイスに対する要求が高まってきている。これに従って新しい素子実装技術の開発が日増しに重要さを加えており、特に半導体パッケージにおける小型化と多様化が重要な課題として開発が進められている。上記のような諸性能に加えて、製造コストが重要な問題となってくる。
現在、半導体パッケージの製造方法としては、層間絶縁材にポリイミドフィルムを用いたレーザーパターニング工法が広く用いられている。ベースフィルムとなるポリイミドフィルムの両面に銅箔を形成した後、まず銅箔の片側に対してエッチング処理を施すことによりビアホール開口形状をパターニングし、次にこのパターニングされた銅箔面に対してＣＯ２レーザーを照射することにより、ベースフィルムに対してハンダボール形成のためのブラインドビアを形成し、ついで所定の配線パターンを形成した後ソルダーレジストによりこれを保護し絶縁処理する工法が開示されている。
ここで報告されているレーザーによりパターニングする工法は、それ以前のパンチングによって打ち抜き形成する工法や、アルカリエッチングによってベースフィルムに形成する工法などに比べると、加工の精密度に優れているとともに、さらにはパンチング特有の打ち抜き部分のがさつきやそれを原因としたハンダ濡れ性阻害等の問題がなく、またアルカリエッチング法のような極端な生産性の低さもないことから、この製法が主流となっている。しかし上記の工法では、レーザー照射によるコストアップ、ポリイミドフィルムを用いることによるコストアップの問題がある。
もう一つの有力な工法としては、フォトリソグラフィー技術を用いたパターニングがある。例えば特許文献１に提案されている２層ＴＡＢテープキャリアとその製造方法が採用されている。
銅配線パターン形成にフォトリソグラフィー技術を使った半導体パッケージ製造の工程について図７〜１３を参照しながら説明する。
（ａ）最初に図７に示すように、金属層１３とその上面にビアパターン形成用の感光性絶縁樹脂１４が形成された基体を準備する。
（ｂ）金属層１３の下面に配線パターン形成用の感光性絶縁樹脂１５を形成する。
（ｃ）両面一括露光により、基体上面の感光性絶縁樹脂１４に配線パターン１６、基体下面の感光性絶縁樹脂１５にビアホールパターン１７を形成し（図８）、さらに現像する（図９）。
（ｄ）次に熱処理することにより感光性絶縁樹脂１４、１５を硬化させ、絶縁樹脂２０、２１とする。
（ｅ）耐腐食性フィルム１８を基体下面に形成した後、基体上面の配線パターン１６によりエッチング処理を行う（図１０）。
（ｆ）基体上面の絶縁樹脂２０を剥離する（図１１）。
（ｇ）再度、基体上面に感光性絶縁樹脂１９を形成する（図１２）。
（ｈ）露光により基体上面の感光性絶縁樹脂層１９にボンディングパッドパターン２０を形成、現像・硬化する。
（ｉ）基体下面の耐腐食性フィルム１８を剥離することで従来の工程による半導体パッケージは完成する。（図１３）
特開平７−２３５５６９号公報
（ａ）最初に図７に示すように、金属層１３とその上面にビアパターン形成用の感光性絶縁樹脂１４が形成された基体を準備する。
（ｂ）金属層１３の下面に配線パターン形成用の感光性絶縁樹脂１５を形成する。
（ｃ）両面一括露光により、基体上面の感光性絶縁樹脂１４に配線パターン１６、基体下面の感光性絶縁樹脂１５にビアホールパターン１７を形成し（図８）、さらに現像する（図９）。
（ｄ）次に熱処理することにより感光性絶縁樹脂１４、１５を硬化させ、絶縁樹脂２０、２１とする。
（ｅ）耐腐食性フィルム１８を基体下面に形成した後、基体上面の配線パターン１６によりエッチング処理を行う（図１０）。
（ｆ）基体上面の絶縁樹脂２０を剥離する（図１１）。
（ｇ）再度、基体上面に感光性絶縁樹脂１９を形成する（図１２）。
（ｈ）露光により基体上面の感光性絶縁樹脂層１９にボンディングパッドパターン２０を形成、現像・硬化する。
（ｉ）基体下面の耐腐食性フィルム１８を剥離することで従来の工程による半導体パッケージは完成する。（図１３）
しかし従来採用されてきた、感光性絶縁樹脂及びフォトリソグラフィー技術を用いた製造方法では、他の工法に比べて生産性が高い反面、露光、現像などの工程数が多いという欠点も見られる。結果として多くの時間とコストが必要となる。そのため本発明の目的は、従来必要とされてきた工程数を大きく削減することでコストダウンを図ることのできる半導体素子搭載用基板および半導体パッケージの製造方法を提供することである。
本発明者等は、前記課題を解決すべく鋭意検討を重ね、従来半導体パッケージ製造において複数回行われていたフォトリソグラフィー工程を大幅に削減することで作業時間の削減、経済性の向上につながる半導体素子搭載用基板および半導体パッケージの製造方法を考案した。
請求項１に記載の発明は、金属層の両面に絶縁樹脂層を備える半導体素子搭載用基板において、
（ａ）金属層の両面に感光性絶縁樹脂層を形成する工程
（ｂ）感光性絶縁樹脂層を両面露光し、半導体素子側にボンディングパッドパターンを形成し、プリント配線板側にビアホールパターン、配線パターンを形成する工程
（ｃ）感光性絶縁樹脂層を現像する工程
（ｅ）半導体素子側に耐腐食性フィルムを形成し、プリント配線側の感光性絶縁樹脂をマスクして、金属層にエッチングで少なくとも配線パターンを形成する工程
（ｆ）耐腐食性フィルムを剥離する工程
を含むことを特徴とする半導体素子搭載用基板の製造方法。
（ａ）金属層の両面に感光性絶縁樹脂層を形成する工程
（ｂ）感光性絶縁樹脂層を両面露光し、半導体素子側にボンディングパッドパターンを形成し、プリント配線板側にビアホールパターン、配線パターンを形成する工程
（ｃ）感光性絶縁樹脂層を現像する工程
（ｅ）半導体素子側に耐腐食性フィルムを形成し、プリント配線側の感光性絶縁樹脂をマスクして、金属層にエッチングで少なくとも配線パターンを形成する工程
（ｆ）耐腐食性フィルムを剥離する工程
を含むことを特徴とする半導体素子搭載用基板の製造方法。
請求項２に記載の発明は、
（ａ）金属層の両面に感光性絶縁樹脂層を形成する工程において、感光性絶縁樹脂層をキ
ャスティングにより形成することを特徴とする請求項１に記載の半導体素子搭載用
基板の製造方法。
（ａ）金属層の両面に感光性絶縁樹脂層を形成する工程において、感光性絶縁樹脂層をキ
ャスティングにより形成することを特徴とする請求項１に記載の半導体素子搭載用
基板の製造方法。
本発明は、前記金属層の両側に感光性絶縁樹脂層を設け、プリント配線板側の感光性絶縁樹脂層に所定の各種ビアホールパターン、配線パターンを形成するもので、即ちプリント配線板側の感光性絶縁樹脂層は、配線パターン形成のためのレジストとしての機能、また配線パターンとハンダボールとを導通させるためのビアホールを保持した層間絶縁材としての機能の両方を持つこととなる。そのため、従来の工程であれば必要となる配線パターン形成のためのレジスト塗布、露光、現像、レジスト剥離の工程を、本発明では削減することが可能となった。
また、本発明によると、半導体素子側の感光性絶縁樹脂層にボンディングパッドパターンを形成すると同時に、プリント配線板側の層間絶縁材としての感光性絶縁樹脂層に配線パターン、ビアホールパターンを露光、現像することができる。即ち、ボンディングパッドパターン、配線パターン、ビアホールパターンの３つのパターンを一度の露光、現像で形成することが可能となる。これにより、背景技術において行われていた、ボンディングパットパターン形成のため再度感光性樹脂を形成し、露光、現像する工程を、本発明では省略でき、一層の工程削減、コスト低減が可能となった。
また、本発明によると、半導体素子側の感光性絶縁樹脂層、金属層、プリント配線板側の感光性絶縁樹脂層の各層間の接着を感光性絶縁樹脂のキャスティングにより行う。前記各層の接着に接着剤を用いた場合、各層間に接着層が形成されてしまい、フォトリソグラフィー、エッチングが阻害され、正確にパターニングされない原因となることがある。本発明では、各層間の接着をキャスティングにより行うことで、この問題を解決し、フォトリソグラフィー、エッチング工程を円滑に進めることが可能となった。
また本発明は、金属層に表面処理された銅箔を用いる。即ち、銅箔両面に例えば粗化処理などを施すことで、金属層と感光性絶縁樹脂層との間で密着性が高まり、半導体パッケージの信頼性が向上することとなる。
以下、本発明の半導体素子搭載用基板の構造について図５及び図６を基に説明する。
本発明の半導体素子搭載用基板は、半導体素子の実装のために用いられるもので、上面に半導体素子が、下面にプリント配線板が接続される。
本発明の半導体素子搭載用基板は、半導体素子の実装のために用いられるもので、上面に半導体素子が、下面にプリント配線板が接続される。
本発明の金属層１の半導体素子側（上面）及びプリント配線側（下面）の両面に絶縁樹脂層を備えた基板が基体となる。このうち、半導体素子側の絶縁樹脂層には、ワイヤボンディングパットパターンの開口部３が形成されている。この開口部を通じて、金属層１のワイヤーボンディング端子と半導体素子７が金線８でワイヤボンド接続される。プリント配線側の絶縁樹脂層には、ビアホールパターン状の開口部５と配線パターン状の開口部４が形成され、配線パターン状の開口部４は金属層に配線パターンを形成する際のレジストとして機能する。
金属層２は、ビアホールパターン５と配線パターン４が設けられている。金属層２のビアホールにはハンダボール９が充填され、金属層２の側面とハンダボールが電気的に接続され、マザーボード１０と導通される。金属層２とハンダボールが接続すれば足りるので、金属層のビアホールパターン５は必ずしも必要ではない。
この半導体素子搭載用基板のビアホールパターン５にはハンダボール９が充填されている。このハンダボール９とプリント配線板の接続端子１１が接続され、封止樹脂１２によって半導体素子搭載用基板とプリント配線板が固定されている。
この半導体素子搭載用基板のビアホールパターン５にはハンダボール９が充填されている。このハンダボール９とプリント配線板の接続端子１１が接続され、封止樹脂１２によって半導体素子搭載用基板とプリント配線板が固定されている。
本発明の金属層は、配線及び半田ボールと接続する端子として設けられる。電気的導通を得るために設けられる。金属層としては、電解銅箔や圧延銅箔、銅合金箔、アルミニウム箔などが使用できる。また、本発明の感光性絶縁樹脂として感光性ポリイミド、感光性エポキシ系樹脂、感光性アクリル系樹脂など絶縁性を有する感光性樹脂を使用することができる。
続いて、本発明の半導体素子搭載用基板の製造工程について説明する。
本発明では、まず、金属層の両面に感光性絶縁樹脂層を形成した基板を用意する。金属層の両面に感光性絶縁樹脂層を形成する方法としては、感光性絶縁樹脂層上に接着剤層を介して金属層をラミネートするのが一般的であるが、このような方法では、ワイヤーボンディングで導通を取る際や金属層にビアパターンをエッチングで形成する際に、接着層が障害となるため、接着層を除去する工程が必要となる。そのため、本発明ではキャスティングにより形成することが好ましい。
本発明では、まず、金属層の両面に感光性絶縁樹脂層を形成した基板を用意する。金属層の両面に感光性絶縁樹脂層を形成する方法としては、感光性絶縁樹脂層上に接着剤層を介して金属層をラミネートするのが一般的であるが、このような方法では、ワイヤーボンディングで導通を取る際や金属層にビアパターンをエッチングで形成する際に、接着層が障害となるため、接着層を除去する工程が必要となる。そのため、本発明ではキャスティングにより形成することが好ましい。
金属層の両面に形成した感光性絶縁樹脂層にパターン露光した後、現像し、それぞれ絶縁樹脂層とする。これにより半導体素子側の絶縁樹脂層にはワイヤボンディングパットパターンを形成し、プリント配線板側の絶縁樹脂層にはビアホールパターンと配線パターンを形成する。この際、一括露光現像すると省工程の観点から好ましい。
半導体素子側の絶縁樹脂層上に耐腐食性フィルムを形成し、プリント配線側の絶縁樹脂をマスクして、エッチングにより配線パターンを形成する。この際に、半導体素子側の絶縁樹脂層は配線パターンとビアホールパターンを有するため、金属層にはビアホールが配線パターンと同時に形成されるが、本発明の半導体素子搭載用基板は金属層とハンダボールが電気的に接続されれば足りるので、このビアホールは金属層を貫通する必要は無い。耐腐食性フィルムは、半導体素子側の絶縁樹脂の開口部からエッチングが進行するのを防止する。後に耐食性フィルムは除去される。本発明において耐腐食性フィルムとしてＰＥＴフィルム、ＰＥＮフィルム、ＰＥフィルム、ＰＰフィルムを用いることができる。
この半導体素子搭載用基板に、半導体素子を搭載し、金属層とワイヤーボンディング接続する。さらにビアホールにハンダボールを充填し、このハンダボールをリフローにより溶解させ、半導体素子側の感光性絶縁樹脂のビアホールパターン開口部の金属層と、プリント配線版の接続端子と電気的に接続する。さらに半導体素子搭載基板とプリント配線版との間に封止樹脂を形成すると、本発明の半導体パッケージを用いたパッケージングが完成する。
さらに本発明の実施の形態については、実施例の項で詳細に説明する。
以下、本発明の半導体素子搭載用基板の製造方法、及びその後の半導体素子搭載について、添付画面を参照しながら詳細に説明する。
まず図１に示すように、厚さ１２μｍ金属層１（銅箔 三井金属株式会社製）の上下面に厚さ２５μｍ感光性絶縁樹脂層２（新日鉄製株式会社製）が形成された基体を準備した。この際、金属層と感光性絶縁樹脂層は接着剤を使用せずにキャスティングによって直接形成した。両面一括露光により半導体素子側の感光性絶縁樹脂層にボンディングパッドパターン３、プリント配線板側の感光性絶縁樹脂層に配線パターン４、ビアホールパターン５を形成した（図２）。金属層の両面に形成された感光性絶縁樹脂層を同時に現像して、配線パターン、ビアホールパターン、ボンディングパットパターンを形成した（図３）。その後基体両面の感光性絶縁樹脂層２を１８０℃９０分間熱処理により硬化させた。耐腐食性フィルム６（日立化成株式会社製）をプリント配線板側に形成した後に、金属層をプリント配線板側からエッチングを行った（図４）。その後プリント配線板側の耐腐食性フィルム６を剥離して、半導体素子搭載用基板を得た（図５）。
続いて半導体素子搭載用基板を用いたパッケージングについて説明する。
前記半導体素子搭載用基板の半導体素子側の感光性絶縁樹脂層上に、半導体チップ７を搭載し、その接続端子とボンディングパッドパターン３により露出している銅箔部とを、金線８により電気的に接続した。またの感光性絶縁樹脂層に形成されたビアホールパターン５部にハンダボール９を挿入し、前記ハンダボール９をリフローにより溶解させ、ビアホールパターン５開口部の銅箔部分とプリント配線版１０の上面に形成されている接続端子１１と電気的に接続した。最後に前記半導体パッケージ基体とプリント配線版１０との間に封止樹脂１２を形成することで本発明の半導体素子搭載用基板を用いたパッケージングが完成した。
前記半導体素子搭載用基板の半導体素子側の感光性絶縁樹脂層上に、半導体チップ７を搭載し、その接続端子とボンディングパッドパターン３により露出している銅箔部とを、金線８により電気的に接続した。またの感光性絶縁樹脂層に形成されたビアホールパターン５部にハンダボール９を挿入し、前記ハンダボール９をリフローにより溶解させ、ビアホールパターン５開口部の銅箔部分とプリント配線版１０の上面に形成されている接続端子１１と電気的に接続した。最後に前記半導体パッケージ基体とプリント配線版１０との間に封止樹脂１２を形成することで本発明の半導体素子搭載用基板を用いたパッケージングが完成した。
１ 金属層
２ 感光性絶縁樹脂層
３ ボンディングパッドパターン
４ 配線パターン
５ ビアホールパターン
６ 耐腐食性フィルム
７ 半導体素子
８ 金線
９ ハンダボール
１０ プリント配線版
１１ 接続端子
１２ 封入樹脂
１３ 銅箔
１４ 感光性絶縁樹脂層
１５ 感光性絶縁樹脂層
１６ 配線パターン
１７ ビアホールパターン
１８ 耐腐食性フィルム
１９ 感光性絶縁樹脂層
２０ ボンディングパッドパターン
２ 感光性絶縁樹脂層
３ ボンディングパッドパターン
４ 配線パターン
５ ビアホールパターン
６ 耐腐食性フィルム
７ 半導体素子
８ 金線
９ ハンダボール
１０ プリント配線版
１１ 接続端子
１２ 封入樹脂
１３ 銅箔
１４ 感光性絶縁樹脂層
１５ 感光性絶縁樹脂層
１６ 配線パターン
１７ ビアホールパターン
１８ 耐腐食性フィルム
１９ 感光性絶縁樹脂層
２０ ボンディングパッドパターン
Claims (2)
- 金属層の両面に絶縁樹脂層を備える半導体素子搭載用基板の製造方法において、
（ａ）金属層の両面に感光性絶縁樹脂層を形成する工程
（ｂ）感光性絶縁樹脂層を両面露光し、半導体素子側にボンディングパッドパターンを形成し、プリント配線板側にビアホールパターン、配線パターンを形成する工程
（ｃ）両面の感光性絶縁樹脂層を現像する工程
（ｅ）半導体素子側に耐腐食性フィルムを形成し、プリント配線側の感光性絶縁樹脂をマスクして、金属層にエッチングで少なくとも配線パターンを形成する工程
（ｆ）耐腐食性フィルムを剥離する工程
を含むことを特徴とする半導体素子搭載用基板の製造方法。 - 前記（ａ）金属層の両面に感光性絶縁樹脂層を形成する工程において、感光性絶縁樹脂層をキャスティングにより形成することを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005022932A JP4591098B2 (ja) | 2005-01-31 | 2005-01-31 | 半導体素子搭載用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005022932A JP4591098B2 (ja) | 2005-01-31 | 2005-01-31 | 半導体素子搭載用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006210769A JP2006210769A (ja) | 2006-08-10 |
| JP4591098B2 true JP4591098B2 (ja) | 2010-12-01 |
Family
ID=36967235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005022932A Expired - Fee Related JP4591098B2 (ja) | 2005-01-31 | 2005-01-31 | 半導体素子搭載用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4591098B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323842A (ja) * | 1991-04-23 | 1992-11-13 | Nippon Mektron Ltd | 回路部品搭載用中間基板の製造法 |
| JP2002110849A (ja) * | 2000-09-29 | 2002-04-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
| JP2003224230A (ja) * | 2002-01-30 | 2003-08-08 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージ及びその製造方法 |
-
2005
- 2005-01-31 JP JP2005022932A patent/JP4591098B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323842A (ja) * | 1991-04-23 | 1992-11-13 | Nippon Mektron Ltd | 回路部品搭載用中間基板の製造法 |
| JP2002110849A (ja) * | 2000-09-29 | 2002-04-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
| JP2003224230A (ja) * | 2002-01-30 | 2003-08-08 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006210769A (ja) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| JP5101169B2 (ja) | 配線基板とその製造方法 | |
| JP4146864B2 (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| JP5258716B2 (ja) | プリント基板及びその製造方法 | |
| JP4980295B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| JP2011035358A (ja) | プリント基板及びその製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
| JP5539759B2 (ja) | 印刷回路基板製造方法 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| JP2006093575A (ja) | 半導体装置およびその製造方法 | |
| JP4718305B2 (ja) | 配線基板の製造方法および半導体装置の製造方法 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2010067888A (ja) | 配線基板及びその製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |