JP5258716B2 - プリント基板及びその製造方法 - Google Patents
プリント基板及びその製造方法 Download PDFInfo
- Publication number
- JP5258716B2 JP5258716B2 JP2009213190A JP2009213190A JP5258716B2 JP 5258716 B2 JP5258716 B2 JP 5258716B2 JP 2009213190 A JP2009213190 A JP 2009213190A JP 2009213190 A JP2009213190 A JP 2009213190A JP 5258716 B2 JP5258716 B2 JP 5258716B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating member
- circuit board
- printed circuit
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 108
- 230000008569 process Effects 0.000 claims abstract description 56
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 151
- 238000007747 plating Methods 0.000 claims description 20
- 238000007772 electroless plating Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 239000002335 surface treatment layer Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000000926 separation method Methods 0.000 abstract description 5
- 239000000654 additive Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005470 impregnation Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、プリント基板及びその製造方法に関する。
近年、半導体チップの高密度化及び信号伝達速度の高速化に対応するための技術とし、半導体チップをプリント基板に直接実装する技術に対する要求が増大している。これに応じて、半導体チップの高密度化に対応することが可能な高密度及び高信頼性のプリント基板の開発が要求されている。
高密度及び高信頼性のプリント基板に対する要求仕様は半導体チップの仕様に密接に関連しているが、回路の微細化、高度な電気特性、高速信号伝達構造、高信頼性、高機能性などの多大な課題がある。このような要求仕様に対応した微細回路パターン及びマイクロビアホールを形成することができるプリント基板製造技術が要求されている。
通常、プリント基板の回路パターンを形成する方法は、サブトラクティブ法（ｓｕｂｒａｃｔｉｖｅ ｐｒｏｃｅｓｓ）、フールアディティブ法（ｆｕｌｌ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、及びセミアディティブ法（ｓｅｍｉ−ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などがある。このような方法のうち、回路パターンの微細化が可能なセミアディティブ法が現在注目を浴びている。
図１〜図６は、従来の一例によるセミアディティブ法で回路パターンを形成する方法を工程順に示す工程断面図であり、これを参照して回路パターンの形成方法を説明すれば次のようである。
まず、図１に示すように、一面に金属層１４が形成された絶縁層１２にビアホール１６を加工する。
ついで、図２に示すように、ビアホール１６の内壁を含み絶縁層１２上に無電解メッキ層１８を形成する。この際、無電解メッキ層１８は以後に行われる電解メッキ工程の前処理工程の役目をする。電解メッキ層２４を形成するためには、一定厚さ以上（例えば、１μｍ以上）の無電解メッキ層１８を形成しなければならない。
ついで、図３に示すように、ドライフィルム２０を積層し、回路パターン形成領域を露出させる開口部２２を持つようにパターニングする。
ついで、図４に示すように、ビアホール１６を含み開口部２２に電解メッキ層２４を形成する。
ついで、図５に示すように、ドライフィルム２０を除去する。
最後に、図６に示すように、フラッシュエッチング（ｆｌａｓｈ ｅｔｃｈｉｎｇ）、クィックエッチング（ｑｕｉｃｋ ｅｔｃｈｉｎｇ）などによって、電解メッキ層２４が形成されない無電解メッキ層１８を除去することで、ビア２６を含む回路パターン２８を形成する。
しかしながら、従来のセミアディティブ法で形成された回路パターン２８は、絶縁層１２上に陽刻部の形状に形成されているから、絶縁層１２から分離される問題点があった。特に、次第に回路パターン２８が微細化していくにつれて絶縁層１２と回路パターン２８間の接着面積が減少して接着力が弱化し、回路パターン２８の分離が酷くなり、多層構造を有するプリント基板において、最外層に形成された回路パターン２８の分離はプリント基板の信頼性を格段に低下させる問題点があった。
近年には、このような限界を克服するために新工法が提案されている。その一つとして、絶縁層上にレーザーでトレンチ（ｔｒｅｎｃｈ）を形成し、メッキ、研磨、エッチングの工程によって回路パターンを製造するＬＰＰ法（Ｌａｓｅｒ Ｐａｔｔｅｒｎｉｎｇ Ｐｒｏｃｅｓｓ）が注目を浴びている。
図７〜図１０は、従来の他の例によるＬＰＰ法で回路パターンを形成する方法を工程順に示す工程断面図であり、これを参照して回路パターン形成方法を説明すれば次のようである。
まず、図７に示すように、一面に金属層５４が形成された絶縁層５２に回路パターン用トレンチ５６ａ及びビア用トレンチ５６ｂを含むトレンチ５６をレーザーで加工する。
ついで、図８に示すように、トレンチ５６の内壁を含み絶縁層５２上に無電解メッキ層５８を形成する。
ついで、図９に示すように、無電解メッキ層５８上に電解メッキ層６０を形成する。
最後に、図１０に示すように、エッチング工程またはグラインディング工程によって、絶縁層５２の上部に突出した無電解メッキ層５８及び電解メッキ層６０を除去してビア６２を含む埋込型回路パターン６４を形成する。
しかしながら、ＬＰＰ工法でプリント基板を製作する場合、回路パターン６４が埋め込まれた構造を持つので分離される問題を予防することができる利点はあるが、トレンチ５６が形成される領域とそうではない領域の間で発生するメッキ偏差を減らすために付加の研磨工程を行わなければならなく、層別にトレンチ加工工程及び研磨工程を行わなければならないため、リードタイム（ｌｅａｄ ｔｉｍｅ）が長くなる問題点があった。また、トレンチ加工に使用する装備が高価なものであるから、製造コストが増加する問題点があった。よって、多層プリント基板の製作においてＬＰＰ工法を全面的に適用するのには困難であった。
したがって、本発明は前記のような問題点を解決するためになされたもので、本発明の目的は、ビルドアップ工法を適用するに際して、最外層の回路層は製造工程の単純なインプリンティング工法によって含浸構造を持つように形成することにより、回路層の分離を最小化するとともにリードタイムを減らし、製造コストを節減することができるプリント基板及びその製造方法を提供することである。
本発明の他の目的は、微細なピッチを持ち、均一な直径及び高さを持つバンプパッドを備えたプリント基板及びその製造方法を提供することである。
本発明によれば、絶縁部材の一面に含浸された回路パターン；前記回路パターンと直接連結されるように前記絶縁部材に形成され、前記絶縁部材の外部に突出するように形成されているとともに、前記回路パターンと接する部分から突出された部分まで均一な直径を持つバンプパッド；前記絶縁部材の一面に積層されたビルドアップ絶縁層に前記回路パターンと連結されるビアを含む回路層が形成されたビルドアップ層；及び前記ビルドアップ層に積層されたソルダレジスト層を含み、前記回路パターンは、前記絶縁部材が前記ビルドアップ絶縁層に接する一面に含浸され、前記ビルドアップ絶縁層に接しており、最も外側に形成されているとともに、前記バンプパッドと一体となっていることを特徴とするプリント基板が提供される。
前記絶縁部材は、厚さ方向の一部に形成されたパターン用トレンチを含み、前記回路パターンは前記パターン用トレンチの内部に形成されることができる。
前記バンプパッドは、下側が前記絶縁部材の内部に含浸された状態で、上側が前記絶縁部材から突出するように形成されることができる。
前記バンプパッドは、メッキ層であってもよい。
前記絶縁部材の外部に突出した前記バンプパッドの表面には、表面処理層が形成されることができる。
前記ソルダレジスト層には、前記回路層中のパッド部を露出させるオープン部が形成されることができる。
また、本発明によれば、（Ａ）キャリアに離型層及び絶縁部材を順次積層し、インプリンティング工法によって前記絶縁部材にパターン用トレンチを加工し、前記絶縁部材と前記離型層を貫通するバンプパッド用トレンチを加工する段階；（Ｂ）前記パターン用トレンチ及び前記バンプパッド用トレンチにメッキ工程を施して回路パターン及びバンプパッドを形成する段階；（Ｃ）前記絶縁部材にビルドアップ絶縁層を積層し、層間連結のためのビアを含む回路層を形成する段階；及び（Ｄ）前記ビルドアップ絶縁層にソルダレジスト層を形成し、前記キャリアと前記離型層を除去する段階；を含むプリント基板の製造方法が提供される。
前記（Ａ）段階で、前記パターン用トレンチは厚方向の絶縁部材の一部に形成されることができる。
前記（Ａ）段階で、前記離型層及び前記絶縁部材は前記キャリアの一面または両面に塗布されることができる。
前記離型層は、樹脂材質で形成されることができる。
前記（Ｂ）段階は、（Ｂ１）前記パターン用トレンチ及び前記バンプパッド用トレンチの内壁とともに前記絶縁部材の表面に無電解メッキ層を形成する段階；（Ｂ２）前記パターン用トレンチ及び前記バンプパッド用トレンチの内部に電解メッキ層を形成する段階；及び（Ｂ３）前記絶縁部材の上部に形成された前記無電解メッキ層及び前記電解メッキ層を除去する段階；を含むことができる。
前記（Ｄ）段階は、（Ｄ１）前記ビルドアップ絶縁層にソルダレジスト層を形成する段階；（Ｄ２）前記ソルダレジスト層に前記回路層中のパッド部を露出させるオープン部を加工する段階；（Ｄ３）前記キャリアを除去する段階；（Ｄ４）前記バンプパッドの露出面に表面処理層を形成する段階；及び（Ｄ５）前記離型層を除去する段階；を含むことができる。
本発明の特徴及び利点は添付図面に基づいた以降の詳細な説明からより明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に使用された用語や単語は通常的で辞書的な意味に解釈されてはいけなく、発明者がその自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。
本発明によれば、ビルドアップ工法を適用するに際し、最外層の回路層は製造工程の単純なインプリンティング工法によって含浸構造を持つように形成することで、回路層の分離を最小化するとともにリードタイムを減らして製造コストを節減することができることになる。一方、ビルドアップ工法とインプリンティング工法を一緒に適用することでインプリンティング工法の全面的適用による層間不整合問題を防止することができる。
また、本発明によれば、電気伝達特性に優れた柱状のバンプパッドを含むので、プリント基板に実装される電子部品との電気的な接続が良好になり、バンプパッドが一定の直径を持つので、微細ピッチの具現が可能になる。
更に、本発明によれば、離型層にトレンチを加工し、その内部にメッキ層を形成した後、離型層を除去する簡単な方法によって、絶縁部材の外部に突出する柱状のバンプパッドを具現することができる。この際、離型層の厚さ調節によって所望高さのバンプパッドを形成することができる。
本発明の目的、利点及び特徴は添付図面を参照する以下の詳細な説明及び好適な実施例からもっと明らかになろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際して、同じ構成要素には、たとえ異なる図面に表示されていても、できるだけ同一符号を付けることにする。また、本発明の説明において、関連の公知技術についての具体的な説明が本発明の要旨を不必要にあいまいにすることができると判断される場合は、その詳細な説明を省略する。
以下、添付図面に基づいて本発明の好適な実施例を詳細に説明する。
（プリント基板の構造）
図１１は、本発明の好適な実施例によるプリント基板の断面図である。以下、同図を参照して本実施例によるプリント基板１００について説明する。
図１１は、本発明の好適な実施例によるプリント基板の断面図である。以下、同図を参照して本実施例によるプリント基板１００について説明する。
図１１に示すように、本実施例によるプリント基板１００は、絶縁部材１３０の一面に含浸された回路パターン１５０、前記回路パターン１５０と連結されて絶縁部材１３０の外部に突出するように前記絶縁部材１３０に形成されたバンプパッド１５２、ビルドアップ層１６０、及びソルダレジスト層１７０を含んでなるものである。
ここで、回路パターン１５０は、絶縁部材１３０の一面に含浸された構造、つまり絶縁部材１３０の一面と同一の表面高さを持つように埋め込まれた構造を持つ。この際、回路パターン１５０は、絶縁部材１３０の一面から厚さ方向の一部分にだけ形成されたパターン用トレンチ１２２の内部にメッキ工程によって形成される。
バンプパッド１５２は、回路パターン１５０と連結されて前記絶縁部材１３０の外部に突出するように前記絶縁部材１３０に形成される。ここで、バンプパッド１５２は、下側が前記絶縁部材１３０の内部に含浸された状態にあり、上側が前記絶縁部材１３０から突出するように形成された状態を持つ。すなわち、バンプパッド１５２は、同一高さのポスト構造を持つことになる。この際、バンプパッド１５２は、メッキ層で形成される。一方、絶縁部材１３０の外部に突出したバンプパッド１５２の表面には、酸化／腐食防止と外部接続端子との接着力向上のために、表面処理層１５４が形成されることが好ましい。
ビルドアップ層１６０は、回路パターン１５０が含浸された絶縁部材１３０の一面にビルドアップ絶縁層１６２が積層され、前記ビルドアップ絶縁層１６２に層間連結のためのビアを含む回路層１６４が形成された構造を持つ。ここで、回路層１６４はビルドアップ層１６０の表面から突出する構造を持つことになる。
ソルダレジスト層１７０は、最外層ビルドアップ絶縁層１６２に形成された回路層１６４を外部から保護するためのもので、ビルドアップ絶縁層１６２の上部に積層される。この際、ソルダレジスト層１７０には、最外層の回路層１６４中のパッド部を露出させるオープン部１７２が形成される。
（プリント基板の製造方法）
図１２〜図１８は、図１１に示すプリント基板の製造方法を工程順に示す工程断面図である。以下、これを参照して本実施例によるプリント基板の製造方法について説明する。
図１２〜図１８は、図１１に示すプリント基板の製造方法を工程順に示す工程断面図である。以下、これを参照して本実施例によるプリント基板の製造方法について説明する。
まず、図１２に示すように、製造過程中にプリント基板が歪むことを防止するための支持体機能をするキャリア１１０に離型層１２０及び絶縁部材１３０を順次積層する。
ここで、離型層１２０は、その上部に積層される絶縁部材１３０からの分離が容易な材質で形成され、後続のインプリンティング工程によってトレンチ加工できるように樹脂材質で形成される。
本実施例において、離型層１２０及び絶縁部材１３０は、形成しようとするバンプパッド１５２の高さを考慮して所定厚さに積層される。
一方、離型層１２０及び絶縁部材１３０は、キャリア１１０の一面または両面に積層できる。以下では、一例として、キャリア１１０の両面に絶縁部材１３０が積層され、追加の工程が進むものを図示及び説明する。
ついで、図１３に示すように、絶縁部材１３０にパターン用トレンチ１４０を加工し、絶縁部材１３０と離型層１２０にこれらを貫通するバンプパッド用トレンチ１４２を加工する。
この際、パターン用トレンチ１４０は、回路パターン１５０が形成されるサイズ及び厚さを考慮して、厚さ方向に絶縁部材１３０の一部分を除去することで形成され、バンプパッド用トレンチ１４２は絶縁部材１３０と離型層１２０を貫通するように形成される。
ここで、パターン用トレンチ１４０及びバンプパッド用トレンチ１４２は、加工時間及び加工費用を節減するために、インプリンティング工法によって形成される。すなわち、トレンチ状に対応する形状を持つインプリントモールド（ｉｍｐｒｉｎｔ ｍｏｌｄ）で絶縁部材１３０、または絶縁部材１３０と離型層１２０をインプリントすることで形成される。
ついで、図１４に示すように、パターン用トレンチ１４０及びバンプパッド用トレンチ１４２の内部にメッキ工程を施して回路パターン１５０及びバンプパッド１５２を形成する。この際、回路パターン１５０及びバンプパッド１５２は、パターン用トレンチ及びバンプパッド用トレンチ１４２の内壁とともに絶縁部材１３０の表面に無電解メッキ層を形成した後、前記無電解メッキ層のうちパターン用トレンチ１４０及びバンプパッド用トレンチ１４２の内部に電解メッキ層を形成することで形成される。ここで、パターン用トレンチ１４０及びバンプパッド用トレンチ１４２の内部にメッキ層を形成する過程で、絶縁部材１３０の上部に形成される無電解メッキ層及び電解メッキ層は、回路パターン１５０が絶縁部材１３０の一面と同一の表面高さを持つように（含浸構造）、機械的及び／または化学的研磨工程によって除去されることが好ましい。
ついで、図１５に示すように、回路パターン１５０が形成された絶縁部材１３０にビルドアップ絶縁層１６２を積層し、層間連結のためのビアを含む回路層１６４を形成する。すなわち、ビルドアップ工程によってビルドアップ層１６０を形成する。この際、回路層１６４は、例えばビルドアップ絶縁層１６２にビアホールを加工し、前記ビアホールの内部とともに前記ビルドアップ絶縁層１６２の上部にメッキ層を形成した後、前記メッキ層をパターニングすることで形成される。この際、絶縁部材１３０の直上に積層されるビルドアップ絶縁層１６２に形成される回路層１６４はビアを介して回路パターン１５０と連結される。
ついで、図１６に示すように、ビルドアップ絶縁層１６２にソルダレジスト層１７０を形成し、前記ビルドアップ絶縁層の最外層の回路層１６４中のパッド部を露出させるオープン部１７２を加工した後、キャリア１１０を除去する。ここで、ソルダレジスト層１７０はビルドアップ絶縁層１６２の最外層に形成された回路層１６４を保護するために最外層ビルドアップ絶縁層１６２に形成され、外部との連結端子の役目をするパッド部は、例えばレーザーダイレクトアブレーション（ｌａｓｅｒ ｄｉｒｅｃｔ ａｂｌａｔｉｏｎ；ＬＤＡ）工程によってソルダレジスト層１７０に形成されたオープン部１７２を通じて外部に露出される。
ついで、図１７に示すように、バンプパッド１５２の露出面に表面処理層１５４を形成する。この際、表面処理層１５４は露出されたバンプパッド１５２の腐食／酸化を防止し、外部接続端子との接着力を増大させるためのもので、必要によって選択的に形成可能である。例えば、表面処理層１５４はニッケル（Ｎｉ）メッキ層またはニッケル合金メッキ層で形成されるか、または前記ニッケルメッキ層または前記ニッケル合金メッキ層上にパラジウム（Ｐｄ）メッキ層または金（Ａｕ）メッキ層が形成されるか、あるいは前記パラジウムメッキ層及び前記金メッキ層が順次形成された構造を持ち、薄く形成される。
最後に、図１８に示すように、離型層１２０を除去する。この際、離型層１２０を除去すれば、バンプパッド１５２の少なくとも一部が絶縁部材１３０の外部に突出することになる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明によるプリント基板及びその製造方法はこれに限定されなく、本発明の技術的思想内で当該分野の通常の知識を持った者によって多様な変形及び改良が可能であろう。本発明の単純な変形ないし変更はいずれも本発明の範疇内に属するもので、本発明の具体的な保護範囲は特許請求範囲によって明らかに決まるであろう。
本発明は、半導体チップの高密度化に対応することが可能な高密度及び高信頼性のプリント基板に適用可能である。
１１０ キャリア
１２０ 離型層
１３０ 絶縁部材
１４０ パターン用トレンチ
１４２ バンプパッド用トレンチ
１５０ 回路パターン
１５２ バンプパッド
１５４ 表面処理層
１６２ ビルドアップ絶縁層
１６４ 回路層
１７０ ソルダレジスト層
１７２ オープン部
１２０ 離型層
１３０ 絶縁部材
１４０ パターン用トレンチ
１４２ バンプパッド用トレンチ
１５０ 回路パターン
１５２ バンプパッド
１５４ 表面処理層
１６２ ビルドアップ絶縁層
１６４ 回路層
１７０ ソルダレジスト層
１７２ オープン部
Claims (12)
- 絶縁部材の一面に含浸された回路パターン；
前記回路パターンと直接連結されるように前記絶縁部材に形成され、前記絶縁部材の外部に突出するように形成されているとともに、前記回路パターンと接する部分から突出された部分まで均一な直径を持つバンプパッド；
前記絶縁部材の一面に積層されたビルドアップ絶縁層に前記回路パターンと連結されるビアを含む回路層が形成されたビルドアップ層；及び
前記ビルドアップ層に積層されたソルダレジスト層を含み、
前記回路パターンは、前記絶縁部材が前記ビルドアップ絶縁層に接する一面に含浸され、前記ビルドアップ絶縁層に接しており、最も外側に形成されているとともに、前記バンプパッドと一体となっていることを特徴とするプリント基板。 - 前記絶縁部材が、厚さ方向の一部に形成されたパターン用トレンチを含み、前記回路パターンは前記パターン用トレンチの内部に形成されていることを特徴とする請求項１に記載のプリント基板。
- 前記バンプパッドが、下側が前記絶縁部材の内部に含浸された状態で、上側が前記絶縁部材から突出するように形成されていることを特徴とする請求項１に記載のプリント基板。
- 前記バンプパッドが、メッキ層であることを特徴とする請求項１に記載のプリント基板。
- 前記絶縁部材の外部に突出した前記バンプパッドの表面には、表面処理層が形成されていることを特徴とする請求項１に記載のプリント基板。
- 前記ソルダレジスト層には、前記回路層中のパッド部を露出させるオープン部が形成されていることを特徴とする請求項１に記載のプリント基板。
- （Ａ）キャリアに離型層及び絶縁部材を順次積層し、インプリンティング工法によって前記絶縁部材にパターン用トレンチを加工し、前記絶縁部材と前記離型層を貫通するバンプパッド用トレンチを加工する段階；
（Ｂ）前記パターン用トレンチ及び前記バンプパッド用トレンチにメッキ工程を施して回路パターン及びバンプパッドを形成する段階；
（Ｃ）前記絶縁部材にビルドアップ絶縁層を積層し、層間連結のためのビアを含む回路層を形成する段階；及び
（Ｄ）前記ビルドアップ絶縁層にソルダレジスト層を形成し、前記キャリアと前記離型層を除去する段階；
を含むことを特徴とするプリント基板の製造方法。 - 前記（Ａ）段階で、前記パターン用トレンチが、厚方向の絶縁部材の一部に形成されることを特徴とする請求項７に記載のプリント基板の製造方法。
- 前記（Ａ）段階で、前記離型層及び前記絶縁部材が、前記キャリアの一面または両面に塗布されることを特徴とする請求項７に記載のプリント基板の製造方法。
- 前記離型層が、樹脂材質で形成されることを特徴とする請求項７に記載のプリント基板の製造方法。
- 前記（Ｂ）段階が、
（Ｂ１）前記パターン用トレンチ及び前記バンプパッド用トレンチの内壁とともに前記絶縁部材の表面に無電解メッキ層を形成する段階；
（Ｂ２）前記パターン用トレンチ及び前記バンプパッド用トレンチの内部に電解メッキ層を形成する段階；及び
（Ｂ３）前記絶縁部材の上部に形成された前記無電解メッキ層及び前記電解メッキ層を除去する段階；
を含むことを特徴とする請求項７に記載のプリント基板の製造方法。 - 前記（Ｄ）段階が、
（Ｄ１）前記ビルドアップ絶縁層にソルダレジスト層を形成する段階；
（Ｄ２）前記ソルダレジスト層に前記回路層中のパッド部を露出させるオープン部を加工する段階；
（Ｄ３）前記キャリアを除去する段階；
（Ｄ４）前記バンプパッドの露出面に表面処理層を形成する段階；及び
（Ｄ５）前記離型層を除去する段階；
を含むことを特徴とする請求項７に記載のプリント基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0070637 | 2009-07-31 | ||
| KR1020090070637A KR101067031B1 (ko) | 2009-07-31 | 2009-07-31 | 인쇄회로기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011035359A JP2011035359A (ja) | 2011-02-17 |
| JP5258716B2 true JP5258716B2 (ja) | 2013-08-07 |
Family
ID=43525940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009213190A Active JP5258716B2 (ja) | 2009-07-31 | 2009-09-15 | プリント基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8729406B2 (ja) |
| JP (1) | JP5258716B2 (ja) |
| KR (1) | KR101067031B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
| US8007286B1 (en) * | 2008-03-18 | 2011-08-30 | Metrospec Technology, Llc | Circuit boards interconnected by overlapping plated through holes portions |
| US8851356B1 (en) | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
| JP2012186270A (ja) * | 2011-03-04 | 2012-09-27 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
| CN102271458A (zh) * | 2011-05-11 | 2011-12-07 | 福建星网锐捷网络有限公司 | 印制电路板、实现的方法及其去除电子元件的方法 |
| JP6063183B2 (ja) * | 2012-08-31 | 2017-01-18 | パナソニックＩｐマネジメント株式会社 | 剥離可能銅箔付き基板及び回路基板の製造方法 |
| TWI487436B (zh) * | 2013-05-10 | 2015-06-01 | Unimicron Technology Corp | 承載基板及其製作方法 |
| KR101590453B1 (ko) | 2013-07-31 | 2016-02-02 | 앰코 테크놀로지 코리아 주식회사 | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 |
| JP2016076534A (ja) * | 2014-10-03 | 2016-05-12 | イビデン株式会社 | 金属ポスト付きプリント配線板およびその製造方法 |
| CN107424973B (zh) * | 2016-05-23 | 2020-01-21 | 凤凰先驱股份有限公司 | 封装基板及其制法 |
| CN107872929B (zh) * | 2016-09-27 | 2021-02-05 | 欣兴电子股份有限公司 | 线路板与其制作方法 |
| US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
| KR20200062648A (ko) * | 2018-11-27 | 2020-06-04 | 삼성전기주식회사 | 인쇄회로기판 |
| US11942334B2 (en) * | 2018-12-21 | 2024-03-26 | Intel Corporation | Microelectronic assemblies having conductive structures with different thicknesses |
| KR20200097977A (ko) * | 2019-02-11 | 2020-08-20 | 삼성전기주식회사 | 인쇄회로기판 |
| JP7240909B2 (ja) | 2019-03-13 | 2023-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US11637060B2 (en) | 2019-07-18 | 2023-04-25 | Unimicron Technology Corp. | Wiring board and method of manufacturing the same |
| CN118102575A (zh) * | 2019-12-31 | 2024-05-28 | 奥特斯(中国)有限公司 | 部件承载件 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3042591A (en) * | 1957-05-20 | 1962-07-03 | Motorola Inc | Process for forming electrical conductors on insulating bases |
| JP2000101245A (ja) * | 1998-09-24 | 2000-04-07 | Ngk Spark Plug Co Ltd | 積層樹脂配線基板及びその製造方法 |
| KR100332304B1 (ko) | 1999-05-31 | 2002-04-12 | 정해원 | 다층 인쇄회로기판 제조방법 |
| JP4520606B2 (ja) * | 2000-09-11 | 2010-08-11 | イビデン株式会社 | 多層回路基板の製造方法 |
| JP4701506B2 (ja) * | 2000-09-14 | 2011-06-15 | ソニー株式会社 | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 |
| JP4070470B2 (ja) * | 2002-01-24 | 2008-04-02 | 新光電気工業株式会社 | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 |
| JP2005109108A (ja) | 2003-09-30 | 2005-04-21 | Ibiden Co Ltd | ビルドアッププリント配線板及びその製造方法 |
| JP4541763B2 (ja) | 2004-01-19 | 2010-09-08 | 新光電気工業株式会社 | 回路基板の製造方法 |
| JP4549693B2 (ja) | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP2006162605A (ja) * | 2004-11-11 | 2006-06-22 | Jsr Corp | シート状プローブおよびプローブカードならびにウエハの検査方法 |
| KR100619346B1 (ko) * | 2004-12-06 | 2006-09-08 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판의 제조 방법 |
| TWI295550B (en) | 2005-12-20 | 2008-04-01 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
| JP2007173727A (ja) * | 2005-12-26 | 2007-07-05 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| US20080157910A1 (en) | 2006-12-29 | 2008-07-03 | Park Chang-Min | Amorphous soft magnetic layer for on-die inductively coupled wires |
| US20080157911A1 (en) | 2006-12-29 | 2008-07-03 | Fajardo Arnel M | Soft magnetic layer for on-die inductively coupled wires with high electrical resistance |
| KR100841987B1 (ko) | 2007-07-10 | 2008-06-27 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
| KR100929839B1 (ko) * | 2007-09-28 | 2009-12-04 | 삼성전기주식회사 | 기판제조방법 |
| US20100167466A1 (en) * | 2008-12-31 | 2010-07-01 | Ravikumar Adimula | Semiconductor package substrate with metal bumps |
| KR101067207B1 (ko) | 2009-04-16 | 2011-09-22 | 삼성전기주식회사 | 트렌치 기판 및 그 제조방법 |
-
2009
- 2009-07-31 KR KR1020090070637A patent/KR101067031B1/ko active IP Right Grant
- 2009-09-14 US US12/559,449 patent/US8729406B2/en active Active
- 2009-09-15 JP JP2009213190A patent/JP5258716B2/ja active Active
-
2013
- 2013-06-18 US US13/921,128 patent/US20140000952A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20110024180A1 (en) | 2011-02-03 |
| US20140000952A1 (en) | 2014-01-02 |
| US8729406B2 (en) | 2014-05-20 |
| KR20110012774A (ko) | 2011-02-09 |
| JP2011035359A (ja) | 2011-02-17 |
| KR101067031B1 (ko) | 2011-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5258716B2 (ja) | プリント基板及びその製造方法 | |
| KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
| JP5306789B2 (ja) | 多層配線基板及びその製造方法 | |
| KR101109230B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| KR101109344B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| WO2015151512A1 (ja) | インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
| KR20110074012A (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
| JP2016134621A (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| KR20100111858A (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR100934107B1 (ko) | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 | |
| JP2002335059A (ja) | 配線基板及びその製造方法 | |
| JP2018101776A (ja) | プリント回路基板及びパッケージ | |
| KR101081153B1 (ko) | 임베디드 미세회로 기판 제조 방법 | |
| TW200926377A (en) | Aluminum oxide-based substrate and method for manufacturing the same | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2005244069A (ja) | 多層配線基板の製造方法 | |
| JP2006245168A (ja) | 配線基板の製造方法 | |
| JP2009081404A (ja) | 多層配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5258716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |