JP2007173727A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2007173727A
JP2007173727A JP2005372614A JP2005372614A JP2007173727A JP 2007173727 A JP2007173727 A JP 2007173727A JP 2005372614 A JP2005372614 A JP 2005372614A JP 2005372614 A JP2005372614 A JP 2005372614A JP 2007173727 A JP2007173727 A JP 2007173727A
Authority
JP
Japan
Prior art keywords
wiring board
base material
base members
manufacturing
resin sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005372614A
Other languages
English (en)
Inventor
Masahiro Kyozuka
正宏 経塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005372614A priority Critical patent/JP2007173727A/ja
Priority to US11/611,563 priority patent/US20070143992A1/en
Priority to TW095147829A priority patent/TW200806138A/zh
Priority to KR1020060132301A priority patent/KR20070068268A/ko
Priority to CNA2006101705715A priority patent/CN1993021A/zh
Publication of JP2007173727A publication Critical patent/JP2007173727A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁層に段差を生じることなく、寸法精度に優れる配線パターンを形成することのできる配線基板の製造方法を提供する。
【解決手段】２枚の金属からなるベース材１０を一方の面側を対向させて貼りあわせ、それぞれのベース材１０の他方の面上に多層の配線基板を形成し、次いで両ベース材１０を分離した後、それぞれのベース材１０を除去することによって独立の配線基板を製造する配線基板の製造方法において、２枚のベース材１０を貼りあわせる際、２枚のベース材１０の一方の面側の周縁部を除く部位に、液状の離型剤を塗布もしくは印刷すると共に、２枚のベース材１０間に、接着剤樹脂シート１１を介在させて、該接着剤シート１１により、離型剤が付着されていないベース材１０の周縁部を接着して貼りあわせることを特徴とする。
【選択図】図１

Description

本発明は配線基板の製造方法に関し、より詳細には金属からなるベース材を使用して配線パターンを備えた配線基板を製造する方法に関する。
配線基板を製造する方法には、金属からなるベース材上に多層の配線基板を形成した後、ベース材をエッチング液により除去し、配線基板を得る方法がある。すなわち、ベース材を支持板として用いるのである。
また、この場合に、図７に示すように、２枚のベース材４、４を対向させて、接着剤６によりその周縁部を貼りあわせ、それぞれのベース材４、４上に配線基板８、８を形成した後、接着剤６で貼りあわせた内側位置で切断して両ベース材４、４を分離し、次いでベース材４、４を溶解除去して、２つの独立した配線基板８を形成する方法がある（特開２００４−１１１５２０号公報）。この方法によれば、貼りあわせた２枚の金属板に多層の配線基板８、８を作りこんでいくので、反りを防止できるという利点がある。
特開２００４−１１１５２０号公報
ところで、上記配線基板の製造方法では、ベース板４、４の周縁部を接着剤６によって貼りあわせるので、接着剤層の厚み分（少なくとも１０μｍ程度の厚みが生じる）だけベース材４、４が撓み、ベース材４、４の表面に形成する絶縁層に段差が生じやすくなり、したがって、寸法精度のよい配線パターンを製造し難いという課題がある。
特に、絶縁層を熱圧着して多層に形成していく場合、圧力を加えることから上記段差が生じやすくなる。
そこで、本発明は上記課題を解決すべくなされたものであり、その目的とするところは、絶縁層に段差を生じることなく、寸法精度に優れる配線パターンを形成することのできる配線基板の製造方法を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、配線基板の製造方法において、２枚の金属から成るベース材を一方の面側を対向させて貼りあわせ、それぞれのベース材の他方の面上に多層の配線基板を形成し、次いで両ベース材を分離した後、それぞれのベース材を除去することによって独立の配線基板を製造する配線基板の製造方法において、前記２枚のベース材を貼りあわせる際、２枚のベース材の一方の面側の周縁部を除く部位に、液状の離型剤を塗布もしくは印刷すると共に、２枚のベース材間に、接着剤樹脂シートを介在させて、該接着剤シートにより、離型剤が付着されていないベース材の周縁部を接着して貼りあわせることを特徴とする。
前記接着剤樹脂シートに熱硬化性樹脂シートを用いることを特徴とする。
また、前記多層の配線基板間の絶縁層を、絶縁樹脂シートを熱圧着して形成することを特徴とする。
本発明では、ベース材を貼りあわせる際、ベース材の所要部位（エリアＡ）に離型剤を付着させて後、周縁部（エリアＢ）のみで接着剤樹脂シートにより接着するようにしているので、離型剤の厚さは実質的にゼロであるから、後工程で絶縁層を熱圧着する際に段差が生じることがなく、したがって、配線パターンを極めて精度よく形成できるという利点がある。
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１〜５は、本発明に係る配線基板の製造方法の実施形態として、半導体素子を搭載するはんだバンプを備えた配線基板を製造する製造工程を示す。
本実施形態では、２枚の金属からなるベース材を貼り合わせ、各々のベース材の片面上にはんだバンプと配線パターンとを形成し、ベース材を２つに分離した後、各々のベース材を溶解して除去することにより配線基板を製造する。以下、製造工程順に説明する。
図１および図２に示すように、２枚のベース板１０、１０の一方の面を対向させて、両者間にベース板１０と同一の大きさで、均一な厚さからなる接着剤樹脂シート１１を介在させて、この接着剤樹脂シート１１により、ベース板１０、１０をその細幅の周縁部において貼りあわせる。そのために、ベース板１０、１０の対向する一方の面のエリアＡに、あらかじめ液状の離型剤を塗布もしくは印刷しておく。液状の離型剤は噴霧等して塗布あるいは印刷すればよいのであり、極めて薄い（実質的に厚みはゼロ）厚さのものとすることができる。
接着剤樹脂シート１１には、後の熱工程に耐えうるように熱硬化性樹脂シートを用いると好適である。
上記のように、離型剤を付着させたベース板１０、１０を接着剤樹脂シート１１を介在させて熱圧着することにより、両ベース材１０、１０は、離型剤の付着していない細幅の周縁部Ｂにおいて接着剤樹脂シート１１により接着され、貼りあわされる。
離型剤は、金型とプラスチックとの離型に用いるもの、例えばフッ素系、シリコーン系などの離型剤を用いることができる。
ベース材１０を分離する場合は、接着剤樹脂シート１１で貼り合わせた内側位置を切断するようにする。これにより、両ベース材１０、１０および接着剤樹脂シート１１が分離される。
図３（ａ）は、貼り合わせた２枚のベース材１０、１０の他方の面側を電気的絶縁性を有する絶縁層１２によって被覆した状態を示す。絶縁層１２はポリイミドフィルム等の電気的絶縁性を有する樹脂フィルムを熱圧着して形成することができる。
図３（ｂ）は、絶縁層１２に開口穴１２ａを形成した状態を示す。開口穴１２ａは半導体素子の電極の配置に合わせるとともに、電極に接合するはんだバンプの径寸法に合わせた大きさで開口するように形成する。開口穴１２ａは絶縁層１２にレーザ加工あるいはエッチング加工を施して形成することができる。開口穴１２ａを形成する際は、図のように開口穴１２ａの内面を開口側が拡径するテーパ面状にするのがよい。
図３（ｃ）は、開口穴１２ａを形成した絶縁層１２をマスクとして、ベース材１０の開口部分を化学的にエッチングし、バンプ穴１６を形成した状態を示す。絶縁層１２で円形に開口する開口部分からエッチングすることにより、バンプ穴１６は内面が球面状にエッチングされる。化学的エッチングによる場合は、バンプ穴１６内でベース材１０が横方向にも侵食され、バンプ穴１６の基部位置の径寸法は、開口穴１２ａの穴径よりも拡径する形状となる。
図３（ｄ）は、ベース材１０をめっき給電層としてバンプ穴１６の内面に、電解めっきによりバリアメタル皮膜１８を形成した状態を示す。バリアメタル皮膜１８は銅からなるベース材１０とはんだバンプとの界面で化合物相が形成されることを阻止するためのもので、バンプ穴１６の内面全体を被覆するように設ける。バリアメタル皮膜１８としてはニッケル皮膜あるいはコバルト皮膜が使用でき、ニッケルめっきあるいはコバルトめっきを施して形成することができる。バリアメタル皮膜１８は後工程でエッチングによって除去するから、バリアメタル皮膜１８には、はんだを侵さずに容易にエッチングして除去できる金属を使用する。
図３（ｅ）は、ベース材１０をめっき給電層として電解はんだめっきを施し、バンプ穴１６をはんだ２０によって充填した状態を示す。なお、はんだめっきを施す際には、バンプ穴１６をはんだ２０によって完全に充填するとともに、絶縁層１２に設けた開口穴１２ａにも部分的にはんだ２０がはいり込むようにめっきする。開口穴１２ａにもはんだ２０がはいり込むようにめっきすることで、はんだバンプを形成した際にはんだバンプが基板から剥離しにくくなる。
図４（ａ）〜（ｄ）は、ベース材１０に複数層に配線パターンを積層して形成する工程を示す。
図４（ａ）は、バンプ穴１６に充填されたはんだ２０の表面に、ベース材１０をめっき給電層として電解めっきによりバリア層２２を形成し、さらに無電解銅めっきと電解銅めっきを施して開口穴１２ａの内面と絶縁層１２の表面に銅層２４を形成した状態である。バリア層２２は、はんだ２０と銅層２４との間で化合物層が形成されることを阻止するためのもので、ニッケルめっきによって形成する。
図４（ｂ）は銅層２４を所定パターンにエッチングして絶縁層１２の表面に配線パターン２４ａを形成した状態である。
図４（ｃ）は、絶縁層１２の表面に樹脂フィルムを熱圧着して第２層目の絶縁層１３を形成し、レーザ加工によって絶縁層１２にビア穴２６を形成した状態である。なお、絶縁層１３にビア穴２６を形成する方法としては、絶縁層を感光性の樹脂皮膜によって形成し、露光および現像によって形成する方法も可能である。
図４（ｄ）は、絶縁層１３の表面およびビア穴２６の内面にめっきシード層を形成し、ベース材１０をめっき給電層として電解銅めっきを施して、絶縁層１３の表面およびビア穴２６の内面に銅層を形成し、銅層を所定パターンにエッチングして第２層目の配線パターン２４ｂを形成した状態を示す。配線パターン２４ａ、２４ｂはビア２８を介して電気的に接続される。
なお、絶縁層１３の表面およびビア穴２６の内面にめきシード層を形成する方法としては、たとえば無電解銅めっきによる方法、スパッタリングによる方法等が利用できる。
図５（ａ）は、絶縁層１３の表面をソルダーレジスト等の保護層３０により被覆し、保護層３０をパターニングして外部接続端子を接合するためのランド３２を露出させて形成した状態を示す。ランド３２にはニッケルめっき、金めっき等の所要の保護めっきを施す。
図５（ｂ）は、前述したように、ベース材１０を貼り合わせているエリアＢの内側位置で切断し、ベース材１０を２つに分離した状態を示す。図では、分離した一方のベース材１０について示している。ベース材１０を２つに分離することにより、各々のベース材１０は、その片面側で絶縁層１２、１３を介して配線パターン２４ａ、２４ｂが積層されて形成されたものとなる。
図５（ｃ）は、ベース材１０をエッチングして除去した状態を示す。本実施形態ではベース材１０が銅材であり、バリアメタル皮膜１８がニッケル皮膜あるいはコバルト皮膜からなり、ベース材１０をエッチングするエッチング液によっては侵されないから、 図５（ｃ）に示すように、バリアメタル皮膜１８によってはんだ２０の外表面が被覆された状態で露出するようにベース材１０をエッチングして除去することができる。
図５（ｄ）は、はんだ２０の外表面を被覆するバリアメタル皮膜１８のみをエッチングして除去し、基板の表面にはんだバンプ２０ａが形成された状態を示す。バリアメタル皮膜１８は、剥離液を用いることで、はんだ２０を侵すことなくバリアメタル皮膜１８のみを選択的にエッチングして除去することができる。
はんだバンプ２０ａはベース材１０の他方の面に形成した内面が球面状となるバンプ穴１６にはんだ２０を充填して形成したものであり、ベース材１０を溶解して除去し、バリアメタル皮膜１８を除去することにより、絶縁層１２、１３を介して配線パターン２４ａ、２４ｂが多層に形成された配線基板の表面から半球状のバンプ状に突出して形成される。
配線基板は、複数の配線基板を同時に作りこんだ大判のものに形成するのがよく、基板を所定位置で切断することにより、個片の配線基板として得ることができる。
図６は、上記方法によって得られた配線基板４０に半導体素子５０を搭載した半導体装置を示す。配線基板４０のランド３２にはんだボール等の外部接続端子４２が接合され、配線基板４０に設けられたはんだバンプ２０ａと半導体素子５０の電極５２とが接合されている。これによって、半導体素子５０と外部接続端子４２とが電気的に接続された半導体装置が得られる。
本実施形態では、ベース材１０の他方の面上に絶縁層１２、１３を介して配線パターン２４ａ、２４ｂを積層して形成した後、ベース材１０を溶解して除去するのみで簡単に所要の配線パターンを備えた配線基板を得ることができ、はんだバンプ付の配線基板を効率的な製造工程によって形成できるという利点がある。
そして、本実施の形態では、ベース材１０、１０を貼りあわせる際、ベース材１０、１０のエリアＡに離型剤を付着させて後、エリアＢ部分のみで接着剤樹脂シート１１により接着するようにしているので、離型剤の厚さは実質的にゼロであるから、後工程で絶縁層１２、１３を熱圧着する際に段差が生じることがなく、したがって、配線パターンを極めて精度よく形成できるという利点がある。
なお、上記実施形態において、ベース材１０に配線パターンを形成する方法として、サブトラクト法によって配線パターンを形成した例を示したが、サブトラクト法に限るものではなく、たとえば絶縁層１２、１３の表面に配線パターンを形成する際に、アディティブ法やセミアディティブ法を利用して配線パターンを形成することももちろん可能である。
離型剤付着エリアＡを示す説明図である。 ２枚のベース材を貼りあわせた状態の説明図である。 本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図である。 本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図である。 本発明に係る配線基板の製造方法により配線基板を製造する製造工程を示す説明図である。 本発明方法によって形成された配線基板に半導体素子を搭載した半導体装置の構成を示す断面図である。 従来における、２枚のベース材を貼りあわせた状態の説明図である。
符号の説明
１０ ベース材
１１ 接着剤樹脂シート
１２、１３ 絶縁層
１２ａ 開口穴
１６ バンプ穴
１８ バリアメタル皮膜
２０ はんだ
２０ａ はんだバンプ
２２ バリア層
２４ 銅層
２４ａ、２４ｂ 配線パターン
２６ ビア穴
２８ ビア
３０ 保護層
３２ ランド
４０ 配線基板
４２ 外部接続端子
５０ 半導体素子
５２ 電極

Claims (3)

  1. ２枚の金属から成るベース材を一方の面側を対向させて貼りあわせ、それぞれのベース材の他方の面上に多層の配線基板を形成し、次いで両ベース材を分離した後、それぞれのベース材を除去することによって独立の配線基板を製造する配線基板の製造方法において、
    前記２枚のベース材を貼りあわせる際、２枚のベース材の一方の面側の周縁部を除く部位に、液状の離型剤を塗布もしくは印刷すると共に、２枚のベース材間に、接着剤樹脂シートを介在させて、該接着剤シートにより、離型剤が付着されていないベース材の周縁部を接着して貼りあわせることを特徴とする配線基板の製造方法。
  2. 前記接着剤樹脂シートに熱硬化性樹脂シートを用いることを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記多層の配線基板間の絶縁層を、絶縁樹脂シートを熱圧着して形成することを特徴とする請求項１または２項記載の配線基板の製造方法。
JP2005372614A 2005-12-26 2005-12-26 配線基板の製造方法 Pending JP2007173727A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005372614A JP2007173727A (ja) 2005-12-26 2005-12-26 配線基板の製造方法
US11/611,563 US20070143992A1 (en) 2005-12-26 2006-12-15 Method for manufacturing wiring board
TW095147829A TW200806138A (en) 2005-12-26 2006-12-20 Method for manufacturing wiring board
KR1020060132301A KR20070068268A (ko) 2005-12-26 2006-12-22 배선 기판의 제조 방법
CNA2006101705715A CN1993021A (zh) 2005-12-26 2006-12-26 用于制造配线基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005372614A JP2007173727A (ja) 2005-12-26 2005-12-26 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007173727A true JP2007173727A (ja) 2007-07-05

Family

ID=38191926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005372614A Pending JP2007173727A (ja) 2005-12-26 2005-12-26 配線基板の製造方法

Country Status (5)

Country Link
US (1) US20070143992A1 (ja)
JP (1) JP2007173727A (ja)
KR (1) KR20070068268A (ja)
CN (1) CN1993021A (ja)
TW (1) TW200806138A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071533A (ja) * 2008-04-03 2011-04-07 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI121909B (fi) * 2008-04-18 2011-05-31 Imbera Electronics Oy Piirilevy ja menetelmä sen valmistamiseksi
KR20100007514A (ko) * 2008-07-14 2010-01-22 삼성전자주식회사 배선 기판의 제조 방법, 테이프 패키지의 제조 방법 및표시 장치의 제조 방법
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
US10043701B2 (en) 2013-05-15 2018-08-07 Infineon Technologies Ag Substrate removal from a carrier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
KR100302652B1 (ko) * 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071533A (ja) * 2008-04-03 2011-04-07 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板の製造方法

Also Published As

Publication number Publication date
KR20070068268A (ko) 2007-06-29
CN1993021A (zh) 2007-07-04
US20070143992A1 (en) 2007-06-28
TW200806138A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
JP4541763B2 (ja) 回路基板の製造方法
JP3990962B2 (ja) 配線基板の製造方法
US7377030B2 (en) Wiring board manufacturing method
TWI507096B (zh) 多層電路板及其製作方法
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JP4332162B2 (ja) 配線基板の製造方法
JP2007173727A (ja) 配線基板の製造方法
JP2010165855A (ja) 配線基板及びその製造方法
JP2011139064A (ja) 回路板とその製造方法
JP4990826B2 (ja) 多層印刷回路基板の製造方法
JP5464760B2 (ja) 多層回路基板の製造方法
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
JP2016066705A (ja) プリント配線板およびその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
US20040238208A1 (en) Standoff/mask structure for electrical interconnect
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
JP2019067864A (ja) プリント配線板の製造方法
JP2004087697A (ja) 配線基板の製造方法
JP6387226B2 (ja) 複合基板
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2015204379A (ja) プリント配線板
JP4537084B2 (ja) 配線基板の製造方法
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법