JP2016076534A - 金属ポスト付きプリント配線板およびその製造方法 - Google Patents

金属ポスト付きプリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2016076534A
JP2016076534A JP2014204504A JP2014204504A JP2016076534A JP 2016076534 A JP2016076534 A JP 2016076534A JP 2014204504 A JP2014204504 A JP 2014204504A JP 2014204504 A JP2014204504 A JP 2014204504A JP 2016076534 A JP2016076534 A JP 2016076534A
Authority
JP
Japan
Prior art keywords
layer
solder resist
wiring board
printed wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014204504A
Other languages
English (en)
Inventor
雅敏 國枝
Masatoshi Kunieda
雅敏 國枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014204504A priority Critical patent/JP2016076534A/ja
Priority to US14/874,647 priority patent/US20160100482A1/en
Publication of JP2016076534A publication Critical patent/JP2016076534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Metallurgy (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】ソルダーレジストの開口内に導体を確実に形成し、パッケージ基板と半導体との接続部となる端子の高さのばらつきを低減することである。【解決手段】樹脂絶縁層と、前記樹脂絶縁層上に形成された、導体パッドを含む導体層と、前記樹脂絶縁層および前記導体層上に形成されるとともに前記導体パッドの少なくとも一部を露出させるソルダーレジスト層と、前記導体パッド上に形成された金属ポストと、を有する金属ポスト付きプリント配線板であって、前記金属ポストは、前記ソルダーレジスト層から突出しており、前記金属ポストの側面は、前記ソルダーレジスト層の表面と角度をなしている。【選択図】図１

Description

本発明は、金属ポスト付きプリント配線板およびその製造方法に関する。
特許文献１は、パッケージ基板を開示している。そして、特許文献1は、パッケージ基板と半導体素子との接続部となる端子をソルダーレジストの開口内の導体パッド上へのはんだボールの搭載により形成することを示している。
特開２００６−０７４００２号公報
パッケージ基板と半導体素子との接続部となる端子は、ソルダーレジストの開口内の導体パッド上へのはんだボールの搭載やはんだペーストの印刷によって形成されているが、端子ピッチの微細化の要求に伴い、既存の方法ではソルダーレジストの開口内にはんだを確実に充填することが困難になってきている。
また、ソルダーレジストの開口内の導体パッド上にはんだバンプが形成されて端子が構成されていることから、端子高さがさほど高くならないので、端子間の絶縁と半導体素子の接着のためのアンダーフィル材をソルダーレジスト表面と半導体素子との隙間に充填するのは容易でないと考えられる。
本発明の目的は、ソルダーレジストの開口内に導体を確実に形成し、パッケージ基板と半導体素子との接続部となる端子の高さのばらつきを低減することである。別の目的は、めっき導体の横方向への拡張を抑えて隣接する端子間の絶縁信頼性を高くすることである。その他の目的は、端子の高さを高めてアンダーフィル材を充填しやすいプリント配線板を提供することである。
本発明の金属ポスト付きプリント配線板は、
樹脂絶縁層と、
前記樹脂絶縁層上に形成された、導体パッドを含む導体層と、
前記樹脂絶縁層および前記導体層上に形成されるとともに前記導体パッドの少なくとも一部を露出させるソルダーレジスト層と、
前記導体パッド上に形成された金属ポストと、
を具えるものであって、
前記金属ポストは、前記ソルダーレジスト層から突出しており、
前記金属ポストの側面は、前記ソルダーレジスト層の表面と角度をなしている。
本発明の金属ポスト付きプリント配線板の製造方法は、
樹脂絶縁層と、前記樹脂絶縁層上に形成された、導体パッドを含む導体層と、を有するプリント配線板を準備することと、
前記樹脂絶縁層および前記導体層上にソルダーレジスト層を形成することと、
前記ソルダーレジスト層上に接着層付樹脂フィルムを貼り付けることと、
前記ソルダーレジスト層と前記接着層付樹脂フィルムとを貫通して前記導体パッドに至る開口を形成することと、
前記開口内に前記導体パッドに電気的に接続する金属ポストを形成することと、
前記接着層付樹脂フィルムを前記ソルダーレジスト層から剥がすことと、
を有する。
本発明の金属ポスト付きプリント配線板の一実施形態を示す断面図である。 （Ａ）〜（Ｄ）は、図１に示されるプリント配線板を製造するための、本発明のプリント配線板の製造方法の一実施形態を示す断面図である。 本発明の金属ポスト付きプリント配線板の他の一実施形態を示す断面図である。 本発明の金属ポスト付きプリント配線板のさらに他の一実施形態を示す断面図である。 本発明の実施形態の金属ポスト付きプリント配線板の一適用例を示す断面図である。 本発明の実施形態の金属ポスト付きプリント配線板の他の一適用例を示す断面図である。
図１は、本発明の金属ポスト付きプリント配線板の一実施形態を示す断面図である。実施形態の金属ポスト付きプリント配線板は、樹脂絶縁層１と、樹脂絶縁層１に形成された、複数の導体パッド２ａを含む導体層２と、樹脂絶縁層１および導体層２上に形成されるとともに各導体パッド２ａの少なくとも一部を露出させる開口３ａを有するソルダーレジスト層３と、複数の導体パッド２ａ上にそれぞれ形成された複数の金属ポスト４と、を具えるものであり、各金属ポスト４は、無電解金属めっきで形成されて、ソルダーレジスト層３から突出している。各金属ポスト４上に中間金属層５を介してはんだバンプ６が形成されて、例えばパッケージ基板と半導体素子との接続部となる端子が構成されている。
金属ポスト４同士のピッチ（中心間距離）は３０μｍ以上で８０μｍ以下である。これにより例えば搭載した半導体素子同士を超高密度配線で接続するパッケージ基板を形成できる。金属ポスト４を形成する無電解金属めっきは、端子ピッチの微細化の要求に伴って微細化したソルダーレジスト層３および後述するＰＥＴフィルムの開口３ａ、７ａ内に確実に充填されるので、金属ポスト４の高さが揃う。また、ソルダーレジスト層３から突出した金属ポスト４上にはんだバンプ６が設けられているので端子高さが高くなり、端子間の絶縁と半導体素子の接着のためのアンダーフィル材をソルダーレジスト層３の表面と金属ポスト４上のはんだバンプ６に接続される半導体素子との隙間に容易に充填できる。
各導体パッド２ａは、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのものでも、ＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのものでもよい。ＳＭＤタイプの導体パッドでは、図示されるように導体パッド２ａの一部がソルダーレジスト層３の開口３ａから露出される。一方、ＮＳＭＤタイプの導体パッドでは、図示されないが、導体パッド２ａの全体がソルダーレジスト層３の開口３ａから露出される。
各金属ポスト４の側面４ａは、ソルダーレジスト層３内の部分４ｂとソルダーレジスト層３から突出した部分４ｃとを有し、それらの部分４ｂ、４ｃは、導体パッド２ａの表面に垂直な図示の断面上で互いに滑らかに接続されて、互いに連続している。これにより側面４ａに突起がないため、超高密度配線における金属ポスト４間の絶縁距離が確保される。
金属ポスト４の側面４ａの、ソルダーレジスト層３から突出した部分４ｃは、ソルダーレジスト層３の表面に対し角度αをなしている。金属ポスト４の側面４ａの、ソルダーレジスト層３から突出した部分４ｃと、ソルダーレジスト層３の表面との間の角度αは、４５°以上で９０°以下とすることが好ましい。４５°未満では金属ポスト４の上端部の外径が大きくなり過ぎて隣接する金属ポスト４間の絶縁距離が不足し、９０°以上となると金属ポスト４の上端部の外径が小さくなり過ぎて、はんだバンプ６の充分な高さが確保できない場合がある。なお、ソルダーレジスト層３の表面との間の角度αは、９０°未満とすることがより好ましい。ソルダーレジスト層３の表面における開口３ａ間距離をより大きくしてマイグレーションに対する絶縁距離をより大きくできる。
金属ポスト４を形成する無電解金属めっきは、無電解銅めっきでもよいが、無電解ニッケルめっきであると好ましい。無電解ニッケルめっきは無電解銅めっきよりも短時間で厚く形成されるので、ソルダーレジスト層３の開口３ａおよびＰＥＴフィルムの開口７ａ内に確実に充填することができる。また、ニッケルは銅よりもマイグレーションに強いので、電気的な信頼性が高くなる。
金属ポスト４を形成する無電解ニッケルめっき内のリンの含有量は、５％以上で１２％以下であると好ましい。リンの含有量が５％よりも少ないとマイグレーションによる絶縁低下を起こし易くなり、リンの含有量が１２％よりも多いと後述のはんだバンプ６の密着強度が低下する。
各金属ポスト４の上面４ｄ上と側面４ａ上とのうち上面４ｄ上のみに中間金属層５が設けられている。これにより中間金属層５が側面４ａから突出しないため、金属ポスト４間の絶縁距離が確保される。中間金属層５上には、はんだバンプ６が形成されている。中間金属層５はパラジウム層５ａと金層５ｂとを順次に積層したものであると好ましい。パラジウムおよび金は、金属ポスト４のニッケルとはんだバンプ６のはんだとの間にニッケル合金層が形成されるのを助け、金属ポスト４へのはんだバンプ６の密着強度を高める。
以下に、本発明の金属ポスト付きプリント配線板の製造方法の実施形態が図面に基づいて説明される。図２（Ａ）〜（Ｄ）は、本発明の金属ポスト付きプリント配線板の製造方法の実施形態を示す断面図である。
実施形態のプリント配線板の製造方法では、図２（Ａ）に示されるように、樹脂絶縁層１と樹脂絶縁層１上に形成されている導体層２とを有する中間基板が準備される。導体層２は、例えばアディティブ法、セミアディティブ法、サブトラクティブ法等によって形成される。導体層２は、例えば、銅で形成されている。導体層２は、半導体素子などの電子部品を搭載するための複数の導体パッド２ａと、信号線や電源等の図示されない配線とを含む。
樹脂絶縁層１および導体層２上にソルダーレジスト層３が形成され、このソルダーレジスト層３上に接着層付樹脂フィルムとして例えば接着層付のＰＥＴフィルム７が貼り付けられる。ＰＥＴフィルム７の厚みは７〜３０μｍ、好ましくはレーザで溶融させやすい１０〜１５μｍとする。
図２（Ｂ）に示されるように、ソルダーレジスト層３およびＰＥＴフィルム７に、それらソルダーレジスト層３とＰＥＴフィルム７とを貫通して導体パッド２ａに至る開口３ａ、７ａが形成される。ソルダーレジスト層３の開口３ａとＰＥＴフィルム７の開口７ａとは、同一の手段で実質的に同時に形成されて互いに滑らかに接続され、互いに連続している。この実施形態では開口３ａおよび開口７ａはレーザ、好ましくは小径孔の形成に適しているＵＶレーザで形成される。レーザの出力を高くすることにより、ソルダーレジスト層３が十分に溶融し、開口３ａの内壁面は導体パッド２ａの表面に対し直線的に交差する倒立裁頭円錐状となる。レーザ光束を絞ることにより、交差角αを４５°以上で９０°未満とする。
図２（Ｂ）に示されるように、ソルダーレジスト層３の開口３ａおよびＰＥＴフィルム７の開口７ａ内に、無電解めっきにより金属ポスト４が形成される。金属ポスト４は、例えば無電解ニッケルめっきで形成される。金属ポスト４は、無電解銅めっきで形成されてもよい。金属ポスト４は、電解銅めっきで形成されてもよい。
金属ポスト４の側面４ａは、ソルダーレジスト層３の開口３ａによって形成される、ソルダーレジスト層３内の部分４ｂと、ＰＥＴフィルム７の開口７ａによって形成される、ソルダーレジスト層３から突出した部分４ｃとからなっており、開口３ａと開口７ａとの内壁面同士が互いに滑らかに接続されていることから、部分４ｂ、４ｃも互いに滑らかに接続されて互いに連続している。
図２（Ｃ）に示されるように、ＰＥＴフィルム７の開口７ａ内で、金属ポスト４の上面４ｄ上に、例えば無電解めっきにより中間金属層５が形成される。金属ポスト４の側面４ａはＰＥＴフィルム７の開口７ａの内壁面に密接しているので、中間金属層５は金属ポスト４の側面４ａ上と上面４ｄ上とのうち上面４ｄ上のみに形成される。
中間金属層５は、例えば金属ポスト４の上面４ｄ上に先ずパラジウム層５ａを積層し、そのパラジウム層５ａ上に金層５ｂを積層することで形成する。パラジウム層５ａを省略して金層５ｂだけで中間金属層５を形成してもよい。
図２（Ｄ）に示されるように、ＰＥＴフィルム７が例えば手でソルダーレジスト層３上から剥がされて、ソルダーレジスト層３と、金属ポスト４の側面４ａの、ソルダーレジスト層３から突出した部分４ｃと、中間金属層５とが露出する。この中間金属層５上に、好ましくは中間金属層５の外周縁からはみ出さないようにはんだバンプ６を形成する。はんだバンプ６は、例えばマスクを用いた印刷等により中間金属層５上にはんだペーストを搭載してそれを加熱リフローさせることにより形成される。
はんだバンプ６は、ＰＥＴフィルム７がソルダーレジスト層３上から剥がされる前に中間金属層５上に形成されてもよい。
これにより、図１に示される実施形態のプリント配線板が製造される。
図３は、本発明の金属ポスト付きプリント配線板の他の実施形態を示す断面図である。この実施形態のプリント配線板は、金属ポスト４の側面４ａが導体パッド２ａの表面に対し曲線的に交差するカップ状になっている点のみ、先の実施形態のプリント配線板と異なっており、他の点では先の実施形態と同一の構成を具えている。このプリント配線板を製造する実施形態の製造方法も、ソルダーレジスト層３の開口３ａとＰＥＴフィルム７の開口７ａとの形成方法の点のみ、先の実施形態の製造方法と異なっており、他の点では先の実施形態と同一の構成を具えている。
図３に示される実施形態では、レーザの出力がさほど高くない場合、あるいはＰＥＴフィルム７の厚みが大きい場合に、ソルダーレジスト層３が導体パッド２ａの表面付近で十分に溶融せず、開口３ａおよび開口７ａの内壁面ひいてはそれらに密接して形成される金属ポスト４の側面４ａが、導体パッド２ａの表面に対し曲線的に交差するカップ状になっている。
図４は、本発明の金属ポスト付きプリント配線板のさらに他の実施形態を示す断面図である。この実施形態のプリント配線板は、金属ポスト４の側面４ａが導体パッド２ａの表面に対し直交する円筒状（角度αが９０°）になっている点のみ、先の実施形態のプリント配線板と異なっており、他の点では先の実施形態と同一の構成を具えている。このプリント配線板を製造する実施形態の製造方法も、ソルダーレジスト層３の開口３ａとＰＥＴフィルム７の開口７ａとの形成方法の点のみ、先の実施形態の製造方法と異なっており、他の点では先の実施形態と同一の構成を具えている。
図４に示される実施形態では、ソルダーレジスト層３の開口３ａとＰＥＴフィルム７の開口７ａとは、レーザの代わりに例えばドライエッチング、プラズマエッチング、ライトエッチング等のエッチングを行い、その後にアルカリ脱脂処理を施すことで形成され、この場合には開口３ａおよび開口７ａの内壁面ひいてはそれらに密接して形成される金属ポスト４の側面４ａは、導体パッド２ａの表面に対し直交する円筒状（角度αが９０°）に形成されている。
なお、この発明の金属ポスト付きプリント配線板は、例えばはんだバンプを有する半導体素子を搭載する場合等のために、何れかもしくは全ての金属ポスト４上に、はんだバンプ６を具えていなくてもよい。
図５は、この発明の実施形態の金属ポスト付きプリント配線板の一適用例を示す断面図である。この適用例では、半導体素子Ｅ１，Ｅ２を搭載した下側パッケージ基板Ｐ１上に、半導体素子Ｅ３を搭載した上側パッケージ基板Ｐ２が積層されるとともに電気的に接続されたパッケージオンパッケージ（ＰＯＰ）型のプリント配線基板のうち下側パッケージ基板Ｐ１に、先の実施形態と同様にして製造された実施形態の金属ポスト付きプリント配線板が適用されており、下側パッケージ基板Ｐ１は、半導体素子Ｅ１，Ｅ２の微細化した端子ピッチに対応したピッチの中央部領域の導体パッド２ａ上にこの発明に基づいて形成された小径金属ポスト４Ａとその上のはんだバンプ６とを介して半導体素子Ｅ１，Ｅ２の端子と接続するとともに、上側パッケージ基板Ｐ２の大きな端子ピッチに対応した周辺領域の導体パッド２ａ上にこの発明に基づいて形成された、金属ポスト４Ａよりも大径で高さも高い大径金属ポスト４Ｂとその上のはんだバンプ６とを介して上側パッケージ基板Ｐ２の下面の端子に接続している。
この下側パッケージ基板Ｐ１を製造する際は、大径金属ポスト４Ｂ用のソルダーレジスト層３と小径金属ポスト４Ａ用のソルダーレジスト層３とを一緒にＰＥＴフィルム７で覆ってから、大径金属ポスト４Ｂ用のソルダーレジスト層３とその上のＰＥＴフィルム７の開口３ａ，７ａを、小径金属ポスト４Ａ用のソルダーレジスト層３とその上のＰＥＴフィルム７の開口３ａ，７ａと一緒に同じ例えばＵＶレーザで、もしくは順次に別の例えばＣＯ２レーザで形成し、それらの開口３ａ，７ａ内に無電解めっきで金属ポスト４Ａ，４Ｂを一緒にもしくは別個に形成し、その後にＰＥＴフィルム７を剥がしてもよく、あるいは、１回目に小径金属ポスト４Ａ用のソルダーレジスト層３をＰＥＴフィルム７で覆って、小径金属ポスト４Ａ用のソルダーレジスト層３とその上のＰＥＴフィルム７の開口３ａ，７ａを例えばＵＶレーザで形成し、その開口３ａ，７ａ内に無電解めっきで小径金属ポスト４Ａを形成してから、２回目に小径金属ポスト４Ａ用のソルダーレジスト層３上のＰＥＴフィルム７の開口７ａと、大径金属ポスト４Ｂ用のソルダーレジスト層３とを別のＰＥＴフィルム７で覆って、大径金属ポスト４Ｂ用のソルダーレジスト層３とその上のＰＥＴフィルム７の開口３ａ，７ａを例えばＵＶレーザもしくは別の例えばＣＯ２レーザあるいはエッチング等で形成し、その開口３ａ，７ａ内に無電解めっきで大径金属ポスト４Ｂを形成し、その後にそれらのＰＥＴフィルム７を剥がしてもよい。
図６は、この発明の実施形態の金属ポスト付きプリント配線板の他の一適用例を示す断面図である。この適用例では、多層プリント配線板Ｐ３の外層２層分に形成された凹部内に、先の実施形態と同様にして製造された実施形態の金属ポスト付きプリント配線板Ｐ４が埋設されており、プリント配線板Ｐ４は、多層プリント配線基板Ｐ３上に実装される半導体素子としての例えばメモリチップＣ１とＣＰＵチップＣ２とのそれぞれの微細化した端子ピッチに対応したピッチの導体パッド２ａ上にこの発明に基づいて形成された小径の金属ポスト４とその上のはんだバンプ６とを介して、メモリチップＣ１とＣＰＵチップＣ２との端子同士を接続し、基板上（内）広帯域信号伝送路（Ｗｉｄｅ Ｂａｎｄ Ｓｉｇｎａｌｉｎｇ ｏｎ／ｉｎ Ｓｕｂｓｔｒａｔｅ）を構成する。なお、実施形態の金属ポスト付きプリント配線板Ｐ４は、多層プリント配線基板Ｐ３の２層の外層上に搭載されて、例えばメモリチップＣ１とＣＰＵチップＣ２とを接続してもよい。
１ 樹脂絶縁層
２ 導体層
２ａ 導体パッド
３ ソルダーレジスト層
３ａ 開口
４ 金属ポスト
４Ａ 小径金属ポスト
４Ｂ 大径金属ポスト
４ａ 側面
４ｂ，４ｃ 部分
４ｄ 上面
５ 金属層
５ａ パラジウム層
５ｂ 金層
６ はんだバンプ
７ ＰＥＴフィルム
７ａ 開口
Ｃ１ メモリチップ
Ｃ２ ＣＰＵチップ
Ｅ１，Ｅ２，Ｅ３ 半導体素子
Ｐ１ 下側パッケージ基板
Ｐ２ 上側パッケージ基板
Ｐ３ 多層プリント配線板
Ｐ４ 金属ポスト付きプリント配線板

Claims (12)

  1. 樹脂絶縁層と、
    前記樹脂絶縁層上に形成された、導体パッドを含む導体層と、
    前記樹脂絶縁層および前記導体層上に形成されるとともに前記導体パッドの少なくとも一部を露出させるソルダーレジスト層と、
    前記導体パッド上に形成された金属ポストと、
    を具える金属ポスト付きプリント配線板であって、
    前記金属ポストは、前記ソルダーレジスト層から突出しており、
    前記金属ポストの側面は、前記ソルダーレジスト層内の部分と前記ソルダーレジスト層から突出した部分とが連続しており、
    前記金属ポストの側面の、前記ソルダーレジスト層から突出した部分は、前記ソルダーレジスト層の表面と角度をなしている。
  2. 請求項１記載の金属ポスト付きプリント配線板であって、
    前記金属ポストの側面の、前記ソルダーレジスト層から突出した部分と、前記ソルダーレジスト層の表面との間の角度は４５°以上で９０°以下である。
  3. 請求項１記載の金属ポスト付きプリント配線板であって、
    前記金属ポストは無電解ニッケルめっきで形成されている。
  4. 請求項３記載の金属ポスト付きプリント配線板であって、
    前記無電解ニッケルめっき内のリンの含有量は５％以上で１２％以下である。
  5. 請求項１記載の金属ポスト付きプリント配線板であって、
    前記金属ポストの上面上と側面上とのうち上面上のみに中間金属層が設けられている。
  6. 請求項５記載の金属ポスト付きプリント配線板であって、
    前記中間金属層はパラジウム層と金層とを順次に積層したものである。
  7. 請求項１記載の金属ポスト付きプリント配線板であって、
    前記金属ポストが貫通する前記ソルダーレジスト層の開口の内壁面は前記導体パッドの表面に対して直線的に交差している。
  8. 請求項１記載の金属ポスト付きプリント配線板であって、
    前記金属ポストが貫通する前記ソルダーレジスト層の開口の内壁面は前記導体パッドの表面に対して曲線的に交差している。
  9. 請求項１から８までの何れか１項記載の金属ポスト付きプリント配線板であって、
    前記金属ポストを複数本有し、
    前記金属ポスト同士のピッチは３０μｍ以上で８０μｍ以下である。
  10. 樹脂絶縁層と、前記樹脂絶縁層上に形成された、導体パッドを含む導体層と、を有するプリント配線板を準備することと、
    前記樹脂絶縁層および前記導体層上にソルダーレジスト層を形成することと、
    前記ソルダーレジスト層上に接着層付樹脂フィルムを貼り付けることと、
    前記ソルダーレジスト層と前記接着層付樹脂フィルムとを貫通して前記導体パッドに至る開口を形成することと、
    前記開口内に前記導体パッドに電気的に接続する金属ポストを形成することと、
    前記接着層付樹脂フィルムを前記ソルダーレジスト層から剥がすことと、
    を有する、金属ポスト付きプリント配線板の製造方法。
  11. 請求項１０記載の金属ポスト付きプリント配線板の製造方法であって、
    前記開口はレーザで形成される。
  12. 請求項１０記載の金属ポスト付きプリント配線板の製造方法であって、
    前記開口はエッチングで形成される。
JP2014204504A 2014-10-03 2014-10-03 金属ポスト付きプリント配線板およびその製造方法 Pending JP2016076534A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014204504A JP2016076534A (ja) 2014-10-03 2014-10-03 金属ポスト付きプリント配線板およびその製造方法
US14/874,647 US20160100482A1 (en) 2014-10-03 2015-10-05 Printed wiring board with metal post and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014204504A JP2016076534A (ja) 2014-10-03 2014-10-03 金属ポスト付きプリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016076534A true JP2016076534A (ja) 2016-05-12

Family

ID=55633847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014204504A Pending JP2016076534A (ja) 2014-10-03 2014-10-03 金属ポスト付きプリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US20160100482A1 (ja)
JP (1) JP2016076534A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049996A (ja) * 2016-09-23 2018-03-29 株式会社デンソー 接合用基板およびこれを用いた半導体装置並びにそれらの製造方法
WO2020116240A1 (ja) * 2018-12-06 2020-06-11 株式会社村田製作所 モジュールおよびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680705B2 (ja) * 2017-02-10 2020-04-15 キオクシア株式会社 半導体装置及びその製造方法
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
CN114641122A (zh) * 2020-12-16 2022-06-17 深南电路股份有限公司 线路板及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
JP3682654B2 (ja) * 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
TWI324033B (en) * 2006-08-07 2010-04-21 Unimicron Technology Corp Method for fabricating a flip-chip substrate
EP2206145A4 (en) * 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US7888259B2 (en) * 2008-08-19 2011-02-15 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same
KR101036388B1 (ko) * 2008-08-19 2011-05-23 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
KR101058635B1 (ko) * 2008-12-23 2011-08-22 와이엠티 주식회사 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5625510B2 (ja) * 2009-09-08 2014-11-19 Tdk株式会社 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP5599276B2 (ja) * 2010-09-24 2014-10-01 新光電気工業株式会社 半導体素子、半導体素子実装体及び半導体素子の製造方法
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
US9706652B2 (en) * 2010-12-24 2017-07-11 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
JP6092117B2 (ja) * 2010-12-24 2017-03-08 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
JP5275400B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20120120789A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 인쇄회로기판의 제조방법
JP2012248732A (ja) * 2011-05-30 2012-12-13 Elpida Memory Inc 半導体チップ、半導体装置および半導体装置の製造方法
KR101224667B1 (ko) * 2011-06-28 2013-01-21 삼성전기주식회사 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
JP5800674B2 (ja) * 2011-10-25 2015-10-28 日本特殊陶業株式会社 配線基板及びその製造方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8829673B2 (en) * 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
CN103794515B (zh) * 2012-10-30 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6232249B2 (ja) * 2013-02-27 2017-11-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9035468B2 (en) * 2013-07-30 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Copper post structure for wafer level chip scale package
JP2015060947A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049996A (ja) * 2016-09-23 2018-03-29 株式会社デンソー 接合用基板およびこれを用いた半導体装置並びにそれらの製造方法
WO2020116240A1 (ja) * 2018-12-06 2020-06-11 株式会社村田製作所 モジュールおよびその製造方法
JPWO2020116240A1 (ja) * 2018-12-06 2021-09-27 株式会社村田製作所 モジュールおよびその製造方法
JP7248038B2 (ja) 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20160100482A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2005310946A (ja) 半導体装置
JP2016076533A (ja) バンプ付きプリント配線板およびその製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2017084997A (ja) プリント配線板及びその製造方法
US20160095219A1 (en) Printed wiring board and semiconductor device having the same
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
US20160100482A1 (en) Printed wiring board with metal post and method for manufacturing the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015026722A (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP6473002B2 (ja) バンプ付きプリント配線板
JP2010232616A (ja) 半導体装置及び配線基板
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
JP6587891B2 (ja) プリント配線板およびその製造方法
JP2017045923A (ja) バンプ付きプリント配線板およびその製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法