KR101067031B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101067031B1
KR101067031B1 KR1020090070637A KR20090070637A KR101067031B1 KR 101067031 B1 KR101067031 B1 KR 101067031B1 KR 1020090070637 A KR1020090070637 A KR 1020090070637A KR 20090070637 A KR20090070637 A KR 20090070637A KR 101067031 B1 KR101067031 B1 KR 101067031B1
Authority
KR
South Korea
Prior art keywords
layer
insulating member
trench
circuit board
printed circuit
Prior art date
Application number
KR1020090070637A
Other languages
English (en)
Other versions
KR20110012774A (ko
Inventor
고영관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090070637A priority Critical patent/KR101067031B1/ko
Priority to US12/559,449 priority patent/US8729406B2/en
Priority to JP2009213190A priority patent/JP5258716B2/ja
Publication of KR20110012774A publication Critical patent/KR20110012774A/ko
Application granted granted Critical
Publication of KR101067031B1 publication Critical patent/KR101067031B1/ko
Priority to US13/921,128 priority patent/US20140000952A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 절연부재의 일면에 함침된 회로패턴, 상기 회로패턴과 연결되도록 상기 절연부재에 형성되되, 상기 절연부재의 외부로 돌출되게 형성된 범프패드, 상기 절연부재의 일면에 적층된 빌드업 절연층에 상기 회로패턴과 연결되는 비아를 포함하는 회로층이 형성된 빌드업층, 및 상기 빌드업층에 적층된 솔더 레지스트층을 포함하는 것을 특징으로 하며, 빌드업 공법을 적용하되, 최외층 회로층은 제조공정이 단순한 임프린팅 공법에 의해 함침구조를 갖도록 형성함으로써, 회로층의 분리를 최소화하는 동시에 리드타임을 줄이고 제조비용을 절감할 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.
범프패드, 트렌치, 임프린트, 표면처리층

Description

인쇄회로기판 및 그 제조방법{A printed circuit board and a fabricating method the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 요구되고 있다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호 전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브 트랙티브법(subractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미 어디티브법이 현재 주목을 받고 있다.
도 1 내지 도 6은 종래의 일 예에 따른 세미 어디티브법에 의해 회로패턴을 형성하는 방법을 공정 순서대로 도시한 공정단면도로서, 이를 참조하여 회로패턴 형성방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 일면에 금속층(14)이 형성된 절연층(12)에 비아홀(16)을 가공한다.
다음, 도 2에 도시한 바와 같이, 비아홀(16) 내벽을 포함하여 절연층(12) 상에 무전해 도금층(18)을 형성한다. 이때, 무전해 도금층(18)은 이후 수행될 전해도금 공정의 전처리 공정의 역할을 수행하는데, 전해 도금층(24)을 형성하기 위해서는 일정두께 이상(예를 들어, 1㎛ 이상)의 무전해 도금층(18)을 형성해야 한다.
다음, 도 3에 도시한 바와 같이, 드라이 필름(20)을 적층하고, 회로 패턴 형성 영역을 노출시키는 개구부(22)를 갖도록 패터닝한다.
다음, 도 4에 도시한 바와 같이, 비아홀(16)을 포함하여 개구부(22)에 전해 도금층(24)을 형성한다.
다음, 도 5에 도시한 바와 같이, 드라이 필름(20)을 제거한다.
마지막으로, 도 6에 도시한 바와 같이, 플래시 에칭(flash etching), 퀵 에칭(quick etching) 등을 통해 전해 도금층(24)이 형성되지 않은 무전해 도금층(18)을 제거하여 비아(26)를 포함하는 회로패턴(28)을 형성한다.
그러나, 종래의 세미 어디티브법에 의해 형성된 회로패턴(28)은 절연층(12) 상에 양각 형태로 형성되어 있기 때문에 절연층(12)으로부터 분리되는 문제점이 있 었다. 특히, 점차 회로패턴(28)이 미세화되어감에 따라 절연층(12)과 회로패턴(28)의 접착면적이 줄어들어 접착력이 약화되어 회로패턴(28)의 분리가 심화되고, 다층 구조를 갖는 인쇄회로기판에서 최외층에 형성된 회로패턴(28)의 분리는 인쇄회로기판의 신뢰성을 현저히 저하시키는 문제점이 있었다.
최근에는 이러한 한계를 극복하기 위해 새로운 공법이 제안되고 있으며, 그 중 하나로 절연층 위에 레이저로 트렌치(trench)를 형성하고 도금, 연마, 에칭 공정을 통해 회로패턴을 제조하는 LPP 공법(Laser Patterning Process)이 주목을 받고 있다.
도 7 내지 도 10은 종래의 다른 예에 따른 LPP 공법에 의해 회로패턴을 형성하는 방법을 공정순서대로 도시한 공정단면도로서, 이를 참조하여 회로패턴 형성방법을 설명하면 다음과 같다.
먼저, 도 7에 도시한 바와 같이, 일면에 금속층(54)이 형성된 절연층(52)에 회로패턴용 트렌치(56a) 및 범프패드용 트렌치(56b)를 포함하는 트렌치(56)를 레이저를 이용하여 가공한다.
다음, 도 8에 도시한 바와 같이, 트렌치(56) 내벽을 포함하여 절연층(52) 상에 무전해 도금층(58)을 형성한다.
다음, 도 9에 도시한 바와 같이, 무전해 도금층(58) 상에 전해 도금층(60)을 형성한다.
마지막으로, 도 10에 도시한 바와 같이, 에칭 공정 또는 그라인딩 공정에 의 해 절연층(52) 상부로 돌출된 무전해 도금층(58) 및 전해 도금층(60)을 제거하여 비아(62)를 포함하는 매립 회로패턴(64)을 형성한다.
그러나, LPP 공법에 의해 인쇄회로기판을 제작할 경우, 회로패턴(64)이 매립된 구조를 가지기 때문에 분리되는 문제를 예방할 수 있는 장점은 있으나, 트렌치(56)가 형성되는 영역과 그렇지 않은 영역 사이에서 발생하는 도금편차를 줄이기 위해 추가적인 연마공정이 수행되어야 하고, 층별로 트렌치 가공공정 및 연마공정이 수행되어야 하기 때문에 리드타임(lead time)이 길어지는 문제점이 있었다. 또한, 트렌치 가공에 사용하는 장비가 고가이기 때문에 제조비용이 증가하는 문제점이 있었다. 따라서, 다층 인쇄회로기판을 제작함에 있어 LPP 공법을 전면 적용하는데에는 어려움이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 빌드업 공법을 적용하되, 최외층 회로층은 제조공정이 단순한 임프린팅 공법에 의해 함침구조를 갖도록 형성함으로써, 회로층의 분리를 최소화하는 동시에 리드타임을 줄이고 제조비용을 절감할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 미세한 피치를 가지며 균일한 직경 및 높이를 갖는 범프패드를 구비한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 절연부재의 일면에 함침된 회로패턴, 상기 회로패턴과 연결되도록 상기 절연부재에 형성되되, 상기 절연부재의 외부로 돌출되게 형성된 범프패드, 상기 절연부재의 일면에 적층된 빌드업 절연층에 상기 회로패턴과 연결되는 비아를 포함하는 회로층이 형성된 빌드업층, 및 상기 빌드업층에 적층된 솔더 레지스트층을 포함하는 것을 특징으로 한다.
여기서, 상기 절연부재는 두께방향으로 일부에 형성된 패턴용 트렌치를 구비하고, 상기 회로패턴은 상기 패턴용 트렌치의 내부에 형성되어 있는 것을 특징으로 한다.
또한, 상기 범프패드는 하측이 상기 절연부재의 내부에 함침된 상태이고, 상측이 상기 절연부재로부터 돌출되게 형성되어 있는 것을 특징으로 한다.
또한, 상기 범프패드는 도금층인 것을 특징으로 한다.
또한, 상기 절연부재의 외부로 돌출된 상기 범프패드의 표면에는 표면처리층이 형성되어 있는 것을 특징으로 한다.
또한, 상기 솔더 레지스트층에는 상기 회로층 중에 패드부를 노출시키는 오픈부가 형성되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 캐리어에 이형층 및 절연부재를 순차적으로 적층하고, 임프린팅 공법에 의해 상기 절연부재에 패턴용 트렌치를 가공하고, 상기 절연부재과 상기 이형층을 관통하는 범프패드용 트렌치를 가공하는 단계, (B) 상기 패턴용 트렌치 및 상기 범프패드용 트렌치에 도금공정을 수행하여 회로패턴 및 범프패드를 형성하는 단계, (C) 상기 절연부재에 빌드업 절연층을 적층하고, 층간연결을 위한 비아를 포함하는 회로층을 형성하는 단계, 및 (D) 상기 빌드업 절연층에 솔더 레지스트층을 형성하고, 상기 캐리어와 상기 이형층을 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계에서, 상기 패턴용 트렌치는 두께방향으로 절연부재의 일부에 형성되는 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 이형층 및 상기 절연부재는 상기 캐리어의 일면 또는 양면에 도포되는 것을 특징으로 한다.
또한, 상기 이형층은 수지재질로 형성된 것을 특징으로 한다.
또한, 상기 (B)단계는, (B1) 상기 패턴용 트렌치 및 상기 범프패드용 트렌치 내벽을 포함하여 상기 절연부재의 표면에 무전해 도금층을 형성하는 단계, (B2) 상기 패턴용 트렌치 및 상기 범프패드용 트렌치의 내부에 전해 도금층을 형성하는 단계, 및 (B3) 상기 절연부재의 상부에 형성된 상기 무전해 도금층 및 상기 전해 도금층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계는, (D1) 상기 빌드업 절연층에 솔더 레지스트층을 형성하는 단계, (D2) 상기 솔더 레지스트층에 상기 회로층 중에 패드부를 노출시키는 오픈부를 가공하는 단계, (D3) 상기 캐리어를 제거하는 단계, (D4) 상기 범프패드의 노출면에 표면처리층을 형성하는 단계, 및 (D5) 상기 이형층을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 빌드업 공법을 적용하되, 최외층 회로층은 제조공정이 단순한 임프린팅 공법에 의해 함침구조를 갖도록 형성함으로써, 회로층의 분리를 최소화하는 동시에 리드타임을 줄이고 제조비용을 절감할 수 있게 된다. 한편, 빌드 업 공법과 임프린팅 공법을 함께 적용함으로써 임프린팅 공법의 전면 적용에 따른 층간 부정합 문제를 방지할 수 있게 된다.
또한, 본 발명에 따르면, 전기전달 특성이 뛰어난 포스트 형상의 범프패드를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호해지고, 범프패드가 일정한 직경을 갖기 때문에 미세피치의 구현이 가능하게 된다.
또한, 본 발명에 따르면, 이형층에 트렌치를 가공하고 그 내부에 도금층을 형성한 후, 이형층을 제거하는 간단한 방법에 의해 절연부재의 외부로 돌출되는 포스트 형상의 범프패드를 구현할 수 있게 된다. 이때, 이형층의 두께 조절을 통해 원하는 높이의 범프패드를 형성할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
인쇄회로기판의 구조
도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100)에 대해 설명하기로 한다.
도 11에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은 절연부재(130)의 일면에 함침된 회로패턴(150), 상기 회로패턴(150)과 연결되도록 상기 절연부재(130)에 형성되되 절연부재(130)의 외부로 돌출되게 형성된 범프패드(152), 빌드업층(160), 및 솔더 레지스트층(170)을 포함하여 구성된다.
여기서, 회로패턴(130)은 절연부재(130)의 일면에 함침된 구조, 즉 절연부재(130)의 일면과 동일한 표면높이를 갖도록 매립된 구조를 갖는다. 이때, 회로패턴(130)은 절연부재(130)의 일면으로부터 두께방향으로 일부분에만 형성된 패턴용 트렌치(122) 내부에 도금공정에 의해 형성된다.
범프패드(152)는 회로패턴(150)과 연결되도록 상기 절연부재(130)에 형성되되, 상기 절연부재(130)의 외부로 돌출되게 형성된다. 여기서, 범프패드(152)는 하측이 상기 절연부재(130)의 내부에 함침된 상태이고, 상측이 상기 절연부재(130)로부터 돌출되게 형성된 상태를 갖는다. 즉, 범프패드(152)는 동일한 높이의 포스트 구조를 갖게 된다. 이때, 범프패드(152)는 도금층으로 형성된다. 한편, 절연부재(130)의 외부로 돌출된 범프패드(152)의 표면에는 산화/부식 방지와 외부접속단자와의 접착력 향상을 위해 표면처리층(154)이 형성되는 것이 바람직하다.
빌드업층(160)은 회로패턴(150)이 함침된 절연부재(130)의 일면에 빌드업 절연층(162)이 적층되고, 상기 빌드업 절연층(162)에 층간 연결을 위한 비아를 포함 하는 회로층(164)이 형성된 구조를 갖는다. 여기서, 회로층(164)은 빌드업층(160)의 표면에 돌출되게 형성되는 구조를 가지게 된다.
솔더 레지스트층(170)은 최외층 빌드업 절연층(162)에 형성된 회로층(164)을 외부로부터 보호하기 위한 것으로서, 빌드업 절연층(162)의 상부에 적층된다. 이때, 솔더 레지스트층(170)에는 최외층 회로층(164) 중에 패드부를 노출시키는 오픈부(172)가 형성된다.
인쇄회로기판의 제조방법
도 12 내지 도 18은 도 11에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 12에 도시한 바와 같이, 제조과정 중에 인쇄회로기판이 휘는 것을 방지하기 위한 지지체 기능을 수행하는 캐리어(carrier; 110)에 이형층(120) 및 절연부재(130)를 순차적으로 적층한다.
여기서, 이형층(120)은 그 상부에 적층되는 절연부재(130)와 분리가 용이한 재질로 형성되되, 이후 임프린팅 공정에 트렌치 가공이 가능하도록 수지재질로 형성된다.
본 실시예에서, 이형층(120) 및 절연부재(130)는 형성하고자 하는 범프패드(152)의 높이를 고려하여 소정두께로 적층된다.
한편, 이형층(120) 및 절연부재(130)는 캐리어(110)의 일면 또는 양면에 적 층될 수 있다. 이하에서는 하나의 예로서 캐리어(110)의 양면에 절연부재(130)가 적층되고, 추가 공정이 진행되는 것으로 도시 및 설명하기로 한다.
다음, 도 13에 도시한 바와 같이, 절연부재(130)에 패턴용 트렌치(140)를 가공하고, 절연부재(130)와 이형층(120)에 이를 관통하는 범프패드용 트렌치(142)를 가공한다.
이때, 패턴용 트렌치(140)는 회로패턴(150)이 형성될 크기 및 두께를 고려하여 두께방향으로 절연부재(130)의 일부분을 제거함으로써 형성되며, 범프패드용 트렌치(142)는 절연부재(130)와 이형층(120)을 관통하도록 형성된다.
여기서, 패턴용 트렌치(140) 및 범프패드용 트렌치(142)는 가공시간 및 가공비용을 절감하기 위해 임프린팅 공법(imprinting method)에 의해 형성된다. 즉, 트렌치 형상에 대응하는 형상을 갖는 임프린트 몰드(imprint mold)로 절연부재(130), 또는 절연부재(130)와 이형층(120)을 임프린팅 함으로써 형성된다.
다음, 도 14에 도시한 바와 같이, 패턴용 트렌치(140) 및 범프패드용 트렌치(142)의 내부에 도금공정을 수행하여 회로패턴(150) 및 범프패드(152)를 형성한다. 이때, 회로패턴(150) 및 범프패드(152)는 패턴용 트렌치 및 범프패드용 트렌치(142)의 내벽을 포함하여 절연부재(130)의 표면에 무전해 도금층을 형성한 후, 상기 무전해 도금층을 바탕으로 패턴용 트렌치(140) 및 범프패드용 트렌치(142)의 내부에 전해 도금층을 형성함으로써 형성된다. 여기서, 패턴용 트렌치(140) 및 범 프패드용 트렌치(142)의 내부에 도금층을 형성하는 과정에서 절연부재(130)의 상부에 형성되는 무전해 도금층 및 전해 도금층은 회로패턴(150)이 절연부재(130)의 일면과 동일한 표면 높이를 갖도록(함침구조), 기계적 및/또는 화학적 연마공정에 의해 제거되는 것이 바람직하다.
다음, 도 15에 도시한 바와 같이, 회로패턴(150)이 형성된 절연부재(130)에 빌드업 절연층(162)을 적층하고, 층간연결을 위한 비아를 포함하는 회로층(164)을 형성한다. 즉, 빌드업(build-up) 공정에 의해 빌드업층(160)을 형성한다. 이때, 회로층(164)은, 예를 들어 빌드업 절연층(162)에 비아홀을 가공하고, 상기 비아홀 내부를 포함하여 상기 빌드업 절연층(162)의 상부에 도금층을 형성한 후, 상기 도금층을 패터닝함으로써 형성된다. 이때, 절연부재(130)의 바로 위에 적층되는 빌드업 절연층(162)에 형성되는 회로층(164)은 비아를 통해 회로패턴(150)과 연결된다.
다음, 도 16에 도시한 바와 같이, 빌드업 절연층(162)에 솔더 레지스트층(170)을 형성하고, 상기 빌드업 절연층의 최외층 회로층(164) 중에 패드부를 노출시키는 오픈부(172)를 가공한 후, 캐리어(110)를 제거한다. 여기서, 솔더 레지스트층(170)은 빌드업 절연층(162)의 최외층에 형성된 회로층(164)을 보호하기 위해 최외층 빌드업 절연층(162)에 형성되며, 외부와의 연결단자 역할을 수행하는 패드부는 예를 들어 레이저 다이렉트 어블레이션(laser direct ablation; LDA) 공정에 의해 솔더 레지스트층(170)에 형성된 제1 오픈부(172)에 의해 외부로 노출된다.
다음, 도 17에 도시한 바와 같이, 범프패드(152)의 노출면에 표면처리층(160)을 형성한다. 이때, 표면처리층(154)은 노출된 범프패드(152)의 부식/산화를 방지하고, 외부접속단자와의 접착력을 증대시키기 위한 것으로서, 필요에 따라 선택적으로 실시될 수 있다. 예를 들어, 표면처리층(154)은 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐(Pd) 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 가지며, 얇은 두께로 형성된다.
마지막으로, 도 18에 도시한 바와 같이, 이형층(120)을 제거한다. 이때, 이형층(120)을 제거하면, 범프패드(152)가 적어도 일부가 절연부재(130)의 외부로 돌출되게 된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 6은 종래의 일 예에 따른 세미 어디티브법에 의해 회로패턴을 형성하는 방법을 공정 순서대로 도시한 공정단면도이다.
도 7 내지 도 10은 종래의 다른 예에 따른 LPP 공법에 의해 회로패턴을 형성하는 방법을 공정순서대로 도시한 공정단면도이다.
도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 12 내지 도 18은 도 11에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 캐리어 120 : 이형층
130 : 절연부재 140 : 패턴용 트렌치
142 : 범프패드용 트렌치 150 : 회로패턴
152 : 범프패드 154 : 표면처리층
162 : 빌드업 절연층 164 : 회로층
170 : 솔더 레지스트층 172 : 오픈부

Claims (12)

  1. 절연부재의 일면에 함침된 회로패턴;
    상기 회로패턴과 연결되는 하측은 상기 절연부재의 내부에 함침되고, 외부접속단자가 형성되는 상측은 상기 절연부재의 외부로 돌출되게 형성된 범프패드;
    상기 절연부재의 일면에 적층된 빌드업 절연층에 상기 회로패턴과 연결되는 비아를 포함하는 회로층이 형성된 빌드업층; 및
    상기 빌드업층에 적층된 솔더 레지스트층
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 절연부재는 두께방향으로 일부에 형성된 패턴용 트렌치를 구비하고, 상기 회로패턴은 상기 패턴용 트렌치의 내부에 형성되어 있는 것을 특징으로 하는 인쇄회로기판.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 범프패드는 도금층인 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 절연부재의 외부로 돌출된 상기 범프패드의 표면에는 표면처리층이 형성되어 있는 것을 특징으로 하는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 솔더 레지스트층에는 상기 회로층 중에 패드부를 노출시키는 오픈부가 형성되어 있는 것을 특징으로 하는 인쇄회로기판.
  7. (A) 캐리어에 이형층 및 절연부재를 순차적으로 적층하고, 임프린팅 공법에 의해 상기 절연부재에 패턴용 트렌치를 가공하고, 상기 절연부재과 상기 이형층을 관통하는 범프패드용 트렌치를 가공하는 단계;
    (B) 상기 패턴용 트렌치 및 상기 범프패드용 트렌치에 도금공정을 수행하여 회로패턴 및 범프패드를 형성하는 단계;
    (C) 상기 절연부재에 빌드업 절연층을 적층하고, 층간연결을 위한 비아를 포함하는 회로층을 형성하는 단계; 및
    (D) 상기 빌드업 절연층에 솔더 레지스트층을 형성하고, 상기 캐리어와 상기 이형층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (A) 단계에서,
    상기 패턴용 트렌치는 두께방향으로 절연부재의 일부에 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 (A) 단계에서,
    상기 이형층 및 상기 절연부재는 상기 캐리어의 일면 또는 양면에 도포되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 이형층은 수지재질로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 (B)단계는,
    (B1) 상기 패턴용 트렌치 및 상기 범프패드용 트렌치 내벽을 포함하여 상기 절연부재의 표면에 무전해 도금층을 형성하는 단계;
    (B2) 상기 패턴용 트렌치 및 상기 범프패드용 트렌치의 내부에 전해 도금층 을 형성하는 단계; 및
    (B3) 상기 절연부재의 상부에 형성된 상기 무전해 도금층 및 상기 전해 도금층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 (D) 단계는,
    (D1) 상기 빌드업 절연층에 솔더 레지스트층을 형성하는 단계;
    (D2) 상기 솔더 레지스트층에 상기 회로층 중에 패드부를 노출시키는 오픈부를 가공하는 단계;
    (D3) 상기 캐리어를 제거하는 단계;
    (D4) 상기 범프패드의 노출면에 표면처리층을 형성하는 단계; 및
    (D5) 상기 이형층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090070637A 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법 KR101067031B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090070637A KR101067031B1 (ko) 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법
US12/559,449 US8729406B2 (en) 2009-07-31 2009-09-14 Method of fabricating a printed circuit board
JP2009213190A JP5258716B2 (ja) 2009-07-31 2009-09-15 プリント基板及びその製造方法
US13/921,128 US20140000952A1 (en) 2009-07-31 2013-06-18 Printed circuit board and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070637A KR101067031B1 (ko) 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110012774A KR20110012774A (ko) 2011-02-09
KR101067031B1 true KR101067031B1 (ko) 2011-09-22

Family

ID=43525940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070637A KR101067031B1 (ko) 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US8729406B2 (ko)
JP (1) JP5258716B2 (ko)
KR (1) KR101067031B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US8007286B1 (en) * 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法
CN102271458A (zh) * 2011-05-11 2011-12-07 福建星网锐捷网络有限公司 印制电路板、实现的方法及其去除电子元件的方法
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックIpマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
TWI487436B (zh) * 2013-05-10 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
KR101590453B1 (ko) * 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
CN107872929B (zh) * 2016-09-27 2021-02-05 欣兴电子股份有限公司 线路板与其制作方法
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
KR20200062648A (ko) * 2018-11-27 2020-06-04 삼성전기주식회사 인쇄회로기판
US11942334B2 (en) * 2018-12-21 2024-03-26 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
KR20200097977A (ko) * 2019-02-11 2020-08-20 삼성전기주식회사 인쇄회로기판
JP7240909B2 (ja) 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
CN113133178B (zh) * 2019-12-31 2024-03-22 奥特斯(中国)有限公司 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332304B1 (ko) 1999-05-31 2002-04-12 정해원 다층 인쇄회로기판 제조방법
JP2005109108A (ja) 2003-09-30 2005-04-21 Ibiden Co Ltd ビルドアッププリント配線板及びその製造方法
KR100619346B1 (ko) * 2004-12-06 2006-09-08 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판의 제조 방법
KR20090032836A (ko) * 2007-09-28 2009-04-01 삼성전기주식회사 기판제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3042591A (en) * 1957-05-20 1962-07-03 Motorola Inc Process for forming electrical conductors on insulating bases
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP4520606B2 (ja) * 2000-09-11 2010-08-11 イビデン株式会社 多層回路基板の製造方法
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4549693B2 (ja) 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2006162605A (ja) * 2004-11-11 2006-06-22 Jsr Corp シート状プローブおよびプローブカードならびにウエハの検査方法
TWI295550B (en) 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20080157911A1 (en) * 2006-12-29 2008-07-03 Fajardo Arnel M Soft magnetic layer for on-die inductively coupled wires with high electrical resistance
US20080157910A1 (en) * 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
KR100841987B1 (ko) 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
US20100167466A1 (en) * 2008-12-31 2010-07-01 Ravikumar Adimula Semiconductor package substrate with metal bumps
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332304B1 (ko) 1999-05-31 2002-04-12 정해원 다층 인쇄회로기판 제조방법
JP2005109108A (ja) 2003-09-30 2005-04-21 Ibiden Co Ltd ビルドアッププリント配線板及びその製造方法
KR100619346B1 (ko) * 2004-12-06 2006-09-08 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판의 제조 방법
KR20090032836A (ko) * 2007-09-28 2009-04-01 삼성전기주식회사 기판제조방법

Also Published As

Publication number Publication date
US8729406B2 (en) 2014-05-20
KR20110012774A (ko) 2011-02-09
US20110024180A1 (en) 2011-02-03
JP2011035359A (ja) 2011-02-17
US20140000952A1 (en) 2014-01-02
JP5258716B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
KR101109230B1 (ko) 인쇄회로기판 및 그 제조방법
KR101109344B1 (ko) 인쇄회로기판 및 그 제조방법
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5989329B2 (ja) プリント回路基板の製造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR20090063116A (ko) 반도체 장치용 패키지 및 그 제조 방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
JP2015070105A (ja) 配線基板の製造方法
JP5409480B2 (ja) 配線基板の製造方法
TWI547047B (zh) 連接器的製造方法
JP2006245168A (ja) 配線基板の製造方法
KR20110099892A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9