JP4520606B2 - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP4520606B2
JP4520606B2 JP2000274518A JP2000274518A JP4520606B2 JP 4520606 B2 JP4520606 B2 JP 4520606B2 JP 2000274518 A JP2000274518 A JP 2000274518A JP 2000274518 A JP2000274518 A JP 2000274518A JP 4520606 B2 JP4520606 B2 JP 4520606B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
insulating layer
layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000274518A
Other languages
English (en)
Other versions
JP2002094236A (ja
Inventor
直 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000274518A priority Critical patent/JP4520606B2/ja
Publication of JP2002094236A publication Critical patent/JP2002094236A/ja
Application granted granted Critical
Publication of JP4520606B2 publication Critical patent/JP4520606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層回路基板の製造方法に関するものである。
【0002】
【従来の技術】
従来の多層回路基板の製造方法としては、銅張積層板に所定の回路パターンを形成したプリント基板を、接着剤を介して複数枚積層し、一括プレスすることにより多層化する方法がある。
【0003】
このような多層回路基板において、最外層には半導体チップが搭載されるために、配線やランドの高密度化および高い精度が要求される場合がある。しかし、上記のような一括プレスによる製造方法においては、プレスの際の位置ずれ等を考慮しなければならないために、高密度化および精度の向上に限界がある。このため、半導体チップを搭載する側の最外層の形成については、一括プレスにより形成された積層基板上にさらに絶縁層と導体層とを順次積層し、所定の導体回路を形成させるビルドアップ工法が採用されることがある。このような方法によれば、最外層においては絶縁層および導体層を積層後にビアホールや導体回路を形成させるため、プレス時の位置ずれ等を考慮する必要がなく、高密度の回路形成を実現することができる。
【0004】
【発明が解決しようとする課題】
ところが、上記のような方法では、絶縁層および導体層は積層基板の片面側にのみ積層されるため、積層した絶縁層を硬化させる際の収縮等によって、多層回路基板が反り変形を起こしてしまう場合があった。
【0005】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、反り変形を防止できる多層回路基板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
上記の課題を解決するための請求項1の発明に係る多層回路基板の製造方法は、絶縁層の表裏両面のうち一面側に導体層を形成したプリント基板の複数枚を積層して多層回路基板を製造する方法であって、前記多層回路基板を構成する複数枚の前記プリント基板を互いに接着剤を介して積層したプリント基板群を形成すると共に、両面に接着層を備えた中間部材の両側に前記プリント基板群を互いに表裏が逆向きとなるように積層し、これらを加圧することにより接着して一体化する積層工程と、この積層工程によって前記2群のプリント基板群を一体化した状態のままそのプリント基板群の両最外面に熱硬化性樹脂を塗布し、この熱硬化性樹脂を加熱硬化させて絶縁層を形成し、この絶縁層上に導体層を形成させることで絶縁層と導体層とを順次積み上げて回路を形成するビルドアップ工程と、その後、前記各プリント基板群を前記中間部材部分から剥離して2群に分離する分離工程とを経るものであり、かつ、前記中間部材の前記接着層は、前記積層工程における加圧時の温度よりも高温に加熱することにより接着性を失うことを特徴とする。
【0007】
ここで、中間部材としては、例えば基材の両面に接着層を形成させたものを使用できる。この中間部材に用いられる基材の材質としては特に制限はなく、例えば紙、布または不織布等の繊維加工物、プラスチックまたはゴム等のポリマー、あるいはそれらの積層体を使用することができる。また、基材の形状は、両面にプリント基板を積層可能なものであれば特に制限はなく、例えば板状、シート状、ネット状に形成したものを使用することができる。
【0008】
また、中間部材の接着層に使用する接着剤としては特に制限はなく、例えばゴム系接着剤、アクリル系接着剤、スチレン・共役ジエンブロック共重合体系接着剤、シリコーン系接着剤などを用いることができる。なお、接着剤には、必要に応じて架橋剤、粘着性付与剤、可塑剤、充填剤、老化防止剤などの適宜な添加剤が配合されていてもよい。
【0010】
ここで、積層工程における加圧時の温度よりも高温に加熱することにより接着性を失わせるためには、例えば接着層において、積層工程における加圧時の温度よりも高温で発泡する発泡剤を混入した接着剤を用いることができる。かかる場合に発泡剤としては、例えば炭酸アンモニウム、炭酸水素アンモニウム、炭酸水素ナトリウム、亜硝酸アンモニウム、水素化ホウ素ナトリウム、アジド類などの分解型の無機系発泡剤、またはトリクロロモノフルオロメタンやジクロロモノフルオロメタンなどのフッ化アルカン、アゾビスイソブチロニトリルやアゾジカルボンアミド、バリウムアゾジカルボキシレートなどのアゾ系化合物、パラトルエンスルホニルヒドラジドやジフェニルスルホン−3,3'−ジスルホニルヒドラジド、4,4'−オキシビス(ベンゼンスルホニルヒドラジド)、アリルビス(スルホニルヒドラジド)などのヒドラジン系化合物、ρ−トルイレンスルホニルセミカルバジドや4,4'−オキシビス(ベンゼンスルホニルセミカルバジド)のなどのセミカルバジド系化合物、5−モルホリル−1,2,3,4−チアトリアゾールなどのトリアゾール系化合物、N,N'−ジニトロソペンタメチレンテトラミンやN,N'−ジメチル−N,N'−ジニトロソテレフタルアミドなどのN−ニトロソ系化合物のような有機系発泡剤等が使用できる。
【0011】
【発明の作用、および発明の効果】
請求項1の発明によれば、複数のプリント基板を積層したプリント基板群の2群を、中間部材を挟んでその両面側で表裏が逆向きとなるように積層して一体化し、その両最外面にビルドアップ工程により絶縁層と導体層とを順次積層して回路形成した後に、プリント基板群を中間部材から剥離して2組の多層回路基板を製造する。このような方法によれば、ビルドアップ工程において、一体化された2群のプリント基板群の両最外面に絶縁層と導体層とを形成させることになる。このため、絶縁層の収縮等によって両最外面で働く反り応力は互いに相殺されて、積層基板全体としては反り変形を抑制することができる。
【0012】
また、中間部材の接着層は、積層工程における加圧時の温度よりも高温に加熱することにより接着性を失う。これにより、中間部材とプリント基板との積層工程およびビルドアップ工程においては、接着層の接着性が保持される。一方、剥離工程においては、積層工程よりも高温に加熱することによって、中間部材とプリント基板群との剥離を容易に行うことができる。
【0013】
【発明の実施の形態】
以下、本発明を具体化した一実施形態について、図1〜図11を参照しつつ詳細に説明する。
【0014】
多層回路基板1を形成するプリント基板2の出発材料は、片面銅張積層板3である。片面銅張積層板3は、例えば板状のガラス布エポキシ樹脂により形成される絶縁性基板4(本発明の絶縁層に該当する)の一方の面(図1において下面側)に、全面に銅箔5(本発明の導体層に該当する)が貼り付けられた周知の構造である(図1A)。
【0015】
この絶縁性基板4の所定の位置に、絶縁性基板4の銅箔5とは反対側の面(図1において上面側)からレーザ照射を行い、絶縁性基板4の厚さ方向に貫通して銅箔5に到達する、内径100μmのビアホール6を形成する(図1B)。レーザ加工は、例えばパルス発振型炭酸ガスレーザ加工装置によって行うことが可能であり、その場合には、パルスエネルギーが2.0mJ〜10.0mJ、パルス幅が1μs〜100μs、パルス間隔が0.5ms以上、ショット数が3〜50という条件で形成することが望ましい。
【0016】
この後、生成されたビアホール6の内部に残留する樹脂を取り除くためのデスミア処理を行う。デスミア処理は、例えば過マンガン酸カリウム処理、酸素プラズマ放電、コロナ放電処理等により行うことができる。
【0017】
次に、銅箔5を例えばポリエチレンテレフタレート製の保護フィルム(図示せず)で覆った状態で、ビアホール6内に、銅箔5を一方の電極とした電気めっき法により、めっき導体7を形成させる(図1C)。めっき導体7の充填量は、その上面が絶縁性基板4の表面から僅かに低くなる程度とするのが好ましい。めっき金属としては、銅がもっとも好ましいが、スズ、銀、はんだ、銅/スズ、銅/銀等、めっき可能な金属であればよい。
【0018】
ビアホール6内のめっき導体7に重ねるようにして、バンプめっきにより例えばスズ等の低融点材料からなる導電性バンプ8を形成させる。導電性バンプ8は、絶縁性基板4の上面から僅かに突出されるように充填される(図1D)。この後、前記の保護フィルムを銅箔5から剥ぎ取った後、銅箔5を周知のエッチング手法によりエッチングすることにより、導体回路9を形成させる(図1E)。
【0019】
次いで、プリント基板2において導電性バンプ8を形成させた面上に、熱硬化性の接着剤10(例えば、エポキシ樹脂製のものを使用できる。)を例えばロールコート法により塗布する(図1F)。
【0020】
このようにして形成されたプリント基板2の複数枚を、それぞれ一面側に位置する導電性バンプ8が隣接するプリント基板2の導体回路9に接続可能とされるように積層して、1群のプリント基板群14を形成させる。そして、このプリント基板群14の2群を、熱剥離シート11(本発明の中間部材に該当する)を挟んで重ね合わせる(図2)。
【0021】
ここで、熱剥離シート11は、例えばポリエステル製のフィルム12の両面に発泡剤を含有する接着層13が形成された構造とされている。そして、この熱剥離シート11の一面側(図2において上面側)に、1群のプリント基板群14Aが、その導体回路9側を下側、すなわち熱剥離シート11側に向けて積層される。そして、最上面に積層されたプリント基板2は絶縁性基板4側を外側に向けて配されており、その表面には銅箔5が積層される。また、熱剥離シート11の他面側(図2において下面側)には、上面側に積層したものと同一のプリント基板群14Bおよび銅箔5が上下反転されて積層されている。
【0022】
そして、例えば180℃、70分で加熱真空プレスすることにより、接着剤10を硬化させてプリント基板群14A、14Bおよび銅箔5を接着する(図3)。このとき、プレスの温度は熱剥離シート11の接着層13が接着力を失う剥離温度よりも低いから、接着層13の接着力は保持されており、熱剥離シート11とその両側に配されたプリント基板群14A、14Bが接着されて一体化される。続いて、プリント基板群14A、14Bの両最外面の銅箔5をエッチングし、所定の導体回路9を形成させる(図4)。
【0023】
次に、このプリント基板群14A、14Bが一体化された状態のままで、感光性の硬化性樹脂(例えば感光性のエポキシ樹脂やポリイミド樹脂が使用できる)を例えばロールコート法により塗布して、最外絶縁層16を形成させる。この最外絶縁層16が指触乾燥した後に、その表面にビアホールの形状に合わせてマスクを施しておき、露光、現像を行うことにより、最外絶縁層16にビアホール6を形成させる(図5)。
【0024】
この後、加熱処理を行うことにより最外絶縁層16を硬化させる。この硬化反応の際には、最外絶縁層16の収縮によってプリント基板群14A、14Bに反り応力が働くが、この反り応力はプリント基板群14A、14Bの両最外面において互いに逆方向に向かうため、応力同士が相殺される。このため、プリント基板群14A、14B全体としては反り変形が防止される。
【0025】
次に、この最外絶縁層16の表面粗化処理を行った後に、例えばパラジウム触媒(アトテック製)により触媒核を付与しておく。そして、プリント基板群14A、14B全体を無電解銅めっき水溶液に浸漬することにより、最外絶縁層16の表面全域に無電解銅めっき膜17を形成させる(図6)。
【0026】
この無電解銅めっき膜17の面上に、感光性のレジスト18を積層しておき、所定のパターンをマスクした状態で露光・現像処理を行うことにより、レジスト18に所定の最外導体回路20に対応するパターンを形成する。次に、電解めっきを行うことにより、無電解銅めっき膜17上のレジスト18により覆われていない部分に銅を析出させ、電解めっき層19を形成させるとともに、ビアホール6の充填を行う(図7)。次いで、レジスト18を剥離し、そのレジスト18の下の無電解銅めっき膜17をライトエッチングすることにより除去し、所定の最外導体回路20を形成させる(図8)。
【0027】
最後に、感光性のソルダレジスト24を全面に塗布し、所定のパターンで露光・現像処理することにより、最外導体回路20の一部に形成されたバンプパッドの中央部を開放する開口部を設ける(図9)。この後、熱剥離シート11を剥離温度で処理することにより、接着層13に含まれる発泡剤を発泡させて、熱剥離シート11とプリント基板群14A、14Bとを剥離させ、2組の多層回路基板1を形成させる(図10)。
【0028】
そして、ICチップ21の下面側に形成されたはんだボール22をバンプパッド上に位置合わせして載置し、リフローすることによって、ICチップ21を多層回路基板1に固着する。また、その周縁部には、例えばガラスエポキシ樹脂製の絶縁性基板4によりロの字型に形成された補強枠23を貼りつけておく(図11)。
【0029】
以上のように本実施形態によれば、プリント基板群14A、14Bを、熱剥離シート11を挟んでその両面側で表裏が逆向きとなるように積層して一体化し、その両最外面に最外絶縁層16と最外導体回路20とを順次形成した後に、熱剥離シート11からプリント基板群14A、14Bを剥離して2組の多層回路基板1を製造する。このような方法によれば、ビルドアップの工程においてはプリント基板群14A、14Bの両最外面において反り応力が互いに相殺されて、プリント基板群14A、14B全体としては反り変形を抑制することができる。
【0030】
また、熱剥離シート11の接着層13はプレスを行う温度よりも高温の剥離温度において接着性を失う。これにより、熱剥離シート11とプリント基板2との積層時およびビルドアップの工程においては接着層の接着性が保持される。一方、熱剥離シート11を剥離する工程においては、プリント基板群14A、14Bを剥離温度下に置くことによって容易に剥離を行うことができる。
【0031】
なお、本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
(1)本実施形態では、プリント基板群14A、14Bの両最外面にそれぞれ1層の最外絶縁層16と最外導体回路20とを形成させたが、本発明によればビルドアップ工程において形成させる絶縁層および導体層の数は本実施形態の限りではなく、それぞれ2層あるいはそれ以上であってもよい。
(2)本実施形態では、補強枠23として絶縁性基板4を使用したが、本発明によれば補強枠の材質は本実施形態の限りではなく、絶縁性の板材であればよい。また、補強枠は必ずしもICチップが積層された側の面に設けられていなくてもよく、ピンが形成された側の面に設けられていてもよい。
(3)本実施形態では、熱剥離シート11の上下両面に同じ枚数のプリント基板2を積層したが、本発明によれば積層させるプリント基板の枚数は本実施形態の限りではなく、熱剥離シートの両面側で異なっていてもよい。
【図面の簡単な説明】
【図1】プリント基板の製造工程を示す断面図
(A)銅張積層板の断面図
(B)銅張積層板にビアホールを形成したときの断面図
(C)ビアホールにめっき導体を充填したときの断面図
(D)ビアホールに導電性バンプを形成させたときの断面図
(E)銅箔をエッチングして導体回路を形成させたときの断面図
(F)プリント基板に接着剤が塗布されたときの断面図
【図2】プリント基板群を熱剥離シートを挟んで積層した断面図
【図3】プリント基板群および熱剥離シートを接着した断面図
【図4】プリント基板群の両面側に導体回路を形成させた断面図
【図5】プリント基板群の両面側に最外絶縁層を形成させた断面図
【図6】最外絶縁層上に無電解銅めっき膜を形成させた断面図
【図7】最外絶縁層上に電解めっき層を形成させた断面図
【図8】最外絶縁層上に最外導体回路を形成させた断面図
【図9】最外層上にソルダレジストを形成させた断面図
【図10】熱剥離シートを剥離して多層回路基板を形成させた断面図
【図11】多層回路基板にICチップを搭載し、ピンを形成させた断面図
【符号の説明】
1…多層回路基板
2…プリント基板
4…絶縁性基板(絶縁層)
9…導体回路(導体層)
10…接着剤
11…熱剥離シート(中間部材)
13…接着層
14…プリント基板群
16…最外絶縁層(絶縁層)
20…最外導体回路(導体層)

Claims (1)

  1. 絶縁層の表裏両面のうち一面側に導体層を形成したプリント基板の複数枚を積層して多層回路基板を製造する方法であって、
    前記多層回路基板を構成する複数枚の前記プリント基板を互いに接着剤を介して積層したプリント基板群を形成すると共に、両面に接着層を備えた中間部材の両側に前記プリント基板群を互いに表裏が逆向きとなるように積層し、これらを加圧することにより接着して一体化する積層工程と、
    この積層工程によって前記2群のプリント基板群を一体化した状態のままそのプリント基板群の両最外面に熱硬化性樹脂を塗布し、この熱硬化性樹脂を加熱硬化させて絶縁層を形成し、この絶縁層上に導体層を形成させることで絶縁層と導体層とを順次積み上げて回路を形成するビルドアップ工程と、
    その後、前記各プリント基板群を前記中間部材部分から剥離して2群に分離する分離工程とを経るものであり、かつ、
    前記中間部材の前記接着層は、前記積層工程における加圧時の温度よりも高温に加熱することにより接着性を失うことを特徴とする多層回路基板の製造方法。
JP2000274518A 2000-09-11 2000-09-11 多層回路基板の製造方法 Expired - Fee Related JP4520606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000274518A JP4520606B2 (ja) 2000-09-11 2000-09-11 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000274518A JP4520606B2 (ja) 2000-09-11 2000-09-11 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002094236A JP2002094236A (ja) 2002-03-29
JP4520606B2 true JP4520606B2 (ja) 2010-08-11

Family

ID=18760268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000274518A Expired - Fee Related JP4520606B2 (ja) 2000-09-11 2000-09-11 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4520606B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP4549695B2 (ja) * 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4565861B2 (ja) * 2004-02-27 2010-10-20 日本特殊陶業株式会社 配線基板の製造方法
JP4823651B2 (ja) * 2004-11-30 2011-11-24 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4869604B2 (ja) * 2005-01-17 2012-02-08 株式会社大一商会 遊技機
JP4888736B2 (ja) * 2008-08-29 2012-02-29 Tdk株式会社 配線基板の製造方法
KR101563161B1 (ko) * 2009-01-06 2015-10-26 해성디에스 주식회사 회로 기판 제조 방법
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350020A (ja) * 1993-02-09 1994-12-22 Texas Instr Inc <Ti> マルチチップ集積回路モジュール及びその製造方法
JPH08186379A (ja) * 1994-12-27 1996-07-16 Kyocera Corp 積層セラミック回路基板
JPH0936551A (ja) * 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH09219590A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 薄膜積層基板用シートならびに薄膜積層基板、およびそれらの製造方法ならびに製造装置
JPH1110791A (ja) * 1997-06-25 1999-01-19 Matsushita Electric Works Ltd 片面金属張り積層板製造用接合材
JPH11333975A (ja) * 1998-05-26 1999-12-07 Ibiden Co Ltd 樹脂付き導体箔およびそれを用いた積層板およびそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350020A (ja) * 1993-02-09 1994-12-22 Texas Instr Inc <Ti> マルチチップ集積回路モジュール及びその製造方法
JPH08186379A (ja) * 1994-12-27 1996-07-16 Kyocera Corp 積層セラミック回路基板
JPH0936551A (ja) * 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH09219590A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 薄膜積層基板用シートならびに薄膜積層基板、およびそれらの製造方法ならびに製造装置
JPH1110791A (ja) * 1997-06-25 1999-01-19 Matsushita Electric Works Ltd 片面金属張り積層板製造用接合材
JPH11333975A (ja) * 1998-05-26 1999-12-07 Ibiden Co Ltd 樹脂付き導体箔およびそれを用いた積層板およびそれらの製造方法

Also Published As

Publication number Publication date
JP2002094236A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
JP5105168B2 (ja) 多層プリント配線板
JP5290455B2 (ja) 積層体の製造方法
US6586686B1 (en) Multilayer printed wiring board and method for manufacturing the same
JP4811015B2 (ja) プリント配線板の製造方法
US20120073865A1 (en) Carrier member for transmitting circuits, coreless printed circuit board using the carrier member, and method of manufacturing the same
JP2002232135A (ja) 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
WO2007007861A1 (ja) 多層プリント配線板
JP2001168481A (ja) 銅張積層板およびプリント配線板用回路基板とその製造方法
JP4565861B2 (ja) 配線基板の製造方法
JP4592891B2 (ja) 多層回路基板および半導体装置
JP4520606B2 (ja) 多層回路基板の製造方法
JP4195619B2 (ja) 多層配線板およびその製造方法
JP4436946B2 (ja) 片面回路基板の製造方法、および多層プリント配線板の製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2001251054A (ja) 多層プリント配線板用回路基板の製造方法
JPH07106765A (ja) 多層化接着シート及びそれを用いた多層配線板の製造法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP4545866B2 (ja) 多層プリント配線板用回路基板の製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH05110254A (ja) 多層プリント配線板の製造方法
JP2004031828A (ja) 多層プリント配線板
JP4429712B2 (ja) 基板前駆体の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090909

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees