JPH08186379A

JPH08186379A - 積層セラミック回路基板

Info

Publication number: JPH08186379A
Application number: JP32644494A
Authority: JP
Inventors: Tsutomu Oda; 勉小田; Yuzuru Matsumoto; 譲松本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1994-12-27
Filing date: 1994-12-27
Publication date: 1996-07-16

Abstract

(57)【要約】【目的】積層体基板の内部に形成される回路構成の目
的に応じて、厚みの異なる複数種類のセラミック層を安
定的に積層した積層セラミック回路基板を提供する。【構成】光硬化可能なモノマーを有するセラミックス
リップ材の塗布・印刷・乾燥処理してセラミック層１ａ
〜１ｅとなる塗布膜を形成して、ビアホール導体３とな
る貫通凹部を形成するために、塗布膜の選択的な露光処
理・現像処理して、塗布膜上に、導電性ペーストの印刷
・乾燥処理して、貫通凹部にビアホール導体３となる導
体を充填するとともに、内部導体パターン２となる導体
膜を形成して、焼成処理した積層セラミック回路基板１
であって、前記セラミック層１ａ〜１ｅは異なる複数種
類の厚み成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数種類の厚みのセラ
ミック層を積層して成る積層体基板の内部に内部導体パ
ターンを形成して成る積層セラミック回路基板に関する
ものである。

【０００２】

【従来の技術】従来、積層セラミック回路基板を構成す
る積層体基板は、ビアホール導体となる導体が充填さ
れ、且つ表面に内部導体パターンとなる導体膜が形成さ
れたグリーンシートを、積層構造に応じて積層熱圧着を
行い、焼成を行い、焼成された積層体基板に表面配線パ
ターンを焼きつけ処理するグリーンシート多層方法があ
った。

【０００３】また、積層セラミック回路基板を構成する
別の製造方法として、印刷多層方法がある。この方法
は、支持基板上にセラミック層となる塗布膜、内部導体
パターン及びビアホール導体となる導体膜を順次積層印
刷して形成して、焼成を行い、焼成された積層体基板に
表面配線パターンを焼きつけ処理する印刷多層方法があ
った。

【０００４】通常、積層セラミック回路基板の内部導体
パターンは、所定回路を構成するための配線パターンと
して用いられていたが、所定回路の効率化などを考慮し
て、内部導体パターンとして、配線パターンのみなら
ず、容量電極パターン、マイクロストリップ導体パター
ン、コイルパターンなどに用いることが要求されてい
る。

【０００５】例えば、回路配線として用いる場合、配線
パターンを挟持するセラミック層の厚みは、絶縁特性を
考慮して１００μｍ以上にする必要があり、また、１対
の対向容量電極パターンとして用いる場合、１対の対向
容量電極パターン間に挟持されるセラミック層は、高い
容量を得るために、例えば２０μｍ程度と非常に薄くす
るに設定する必要があり、また、マイクロストリップ導
体パターンとして用いる場合、マイクロストリップ導体
パターンと対向するアース導体膜との間のセラミック層
の厚みを充分に離し、例えば２００〜３５０μｍ程度に
する必要があった。

【０００６】即ち、積層セラミック回路基板の内部導体
パターンが単一目的、例えば配線パターンのみとして用
いるのであれば、全てのセラミック層の厚みは、その目
的に応じて、その厚みを同一に設定すればよいが、積層
セラミック回路基板の内部に複数の目的のためのパター
ンを形成すれば、夫々のパターンを挟持するセラミック
層の厚みを、その目的に応じて複数種類の厚みのセラミ
ック層が必要となる。

【０００７】

【発明が解決しようとする課題】例えば、グリーンシー
ト多層方法による積層セラミック回路基板の場合、厚み
の異なる複数種類のグリーンシートを予め作成してお
き、配線パターンの目的の応じて、夫々の厚みの異なる
グリーンシートを選択的に用いていた。

【０００８】しかしながら、このグリーンシート多層方
法による積層セラミック回路基板では、厚みの異なるグ
リーンシートを複数種類用意してなれはならず、また、
基準となるグリーンシートでもって厚みの厚いセラミッ
ク層に対応するために複数積層して構成する場合、全て
のクリーンシートに少なくともビアホール導体を形成し
なくてはならず、印刷処理などの作業数が増加してしま
い、また、ビアホール導体間の接続信頼性が大きく低下
してしまう。

【０００９】また、印刷多層方法による積層セラミック
回路基板の場合、支持基板上に印刷されるセラミック層
の塗布膜の厚みは、１００μｍ程度が限界であり、例え
ば、重ね印刷を行いセラミック層となる塗布膜を厚くす
ると、内部導体パターン間を接続するビアホール導体に
相当する接続部がセラミックペーストのダレにより狭く
なり、接続信頼性が低下してしまうためである。また、
セラミック層となると塗布膜と内部導体パターンとなる
導体膜を交互に印刷して重畳させるため、表面に近くな
る塗布膜、導体膜の印刷表面が、下部に形成した所定形
状の塗布膜や導体膜などに影響されて凹凸となり、塗布
膜の厚みの制御や導体膜の形状の制御が充分に行えなく
なるという問題がなった。

【００１０】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、積層体基板の内部に形成され
る回路構成の目的に応じて、厚みの異なる複数種類のセ
ラミック層を安定的に積層でき、これにより、積層基板
の回路に任意の受動素子または能動素子を簡単に構成す
ることができ、しかも、その動作を安定化させる積層セ
ラミック回路基板を提供することである。

【００１１】

【課題を解決するための手段】本発明によれば、（１）
光硬化可能なモノマーを有するセラミックスリップ材の
塗布・乾燥処理よってセラミック層となる塗布膜を形成
する工程、（２）前記塗布膜に選択的な露光処理・現像
処理を施すことよって塗布膜に貫通孔を形成する工程、
（３）前記塗布膜上に及び貫通孔内に、導電性ペースト
を印刷・充填・乾燥処理して、塗布膜上に内部導体パタ
ーとなる導体膜を形成するとともに、貫通孔内にビアホ
ール導体となる導体を形成する工程、の各工程（１）〜
（３）を順次繰り返えして、支持基板上に積層体基板を
形成するとともに、前記支持基板上から前記積層体基板
を剥離して、焼成処理を行い、複数のセラミック層を積
層して成る積層体基板内に、内部導体パターン、ビアホ
ール導体から成る所定回路を配置して成る積層セラミッ
ク回路基板であって、前記積層体基板は、厚みの異なる
複数のセラミック層で構成されている積層セラミック回
路基板である。

【００１２】

【作用】本発明の積層セラミック回路基板によれば、セ
ラミック層は、光硬化可能なモノマーを有するセラミッ
クスリップ材の塗布によって、支持基板上や内部導体パ
ターンとなる導体膜を覆うように先の工程で形成したセ
ラミック層となる塗布膜上に形成される。

【００１３】従って、セラミック層となる塗布膜の厚み
は、スリップ材の塗布に用いられるスキージやブレード
などの高低制御により簡単に調整することができる。ま
た、その塗布膜の表面が平滑化されるため、塗布膜上に
形成する内部導体パターンの形状などの制御が非常に簡
単になる。

【００１４】また、内部導体パターン間を接続するビア
ホール導体は、上述のセラミック層となる塗布膜に、選
択的に露光・現像処理によって、貫通穴を形成し、この
貫通穴に導電性ペーストを充填して形成される。

【００１５】従って、積層体基板の内部導体パターン間
の接続を、セラミック層の厚みに係わりなく確実に接続
することができる。

【００１６】即ち、内部導体パターンを配線パターンに
用いる場合、セラミック層の厚みを絶縁特性に応じて例
えば１００μｍ前後に設定することが非常に簡単とな
り、また、内部配線パターンを容量電極パターンに用い
る場合、容量電極パターン間のセラミック層の厚みを容
量特性に応じて例えば２０μｍ前後に設定することが非
常に簡単となり、また、内部配線パターンをマイクロス
トリップ線路パターンに用いる場合、マイクロストリッ
プ線路パターンとアース導体膜との間のセラミック層の
厚みを共振周波数に応じて例えば３５０μｍ前後に設定
することが非常に容易である。しかも、これらの複合的
な動作を行うパターンを並設する場合、各セラミック層
を動作目的に応じて異なる厚みのセラミック層を形成す
ることができる。

【００１７】結局、積層体基板の内部に種々の動作目的
の内部導体パターンを形成しても、動作作目的に応じた
最適な厚みのセラミック層が簡単、且つ確実に形成で
き、その積層体基板に内層した所定回路の動作が安定し
た積層セラミック回路基板となる。

【００１８】

【実施例】以下、本発明の積層セラミック回路基板を図
面に基づいて説明する。

【００１９】図１は、本発明に係る積層セラミック回路
基板の断面図である。

【００２０】図１において、１０は積層セラミック回路
基板であり、積層セラミック回路基板１０は、内部に所
定回路が形成された積層体基板１から成り、必要に応じ
て積層体基板１の主面に表面配線パターン４、５、厚膜
抵抗体膜６、保護膜を形成し、さらに、表面配線パター
ン４、５上に接合した各種電子部品７などから構成され
ている。

【００２１】積層体基板１はセラミック層１ａ〜１ｅ、
内部導体パターン２、ビアホール導体３とから成り、所
定回路が内層されている。

【００２２】セラミック層１ａ〜１ｅは、例えば８５０
〜１０５０℃前後の比較的低い温度で焼成可能にするガ
ラス−セラミック材料からなる。具体的なセラミック材
料としては、クリストバライト、石英、コランダム（α
アルミナ）、ムライト、コージライトなどが例示でき
る。また、ガラス材料として複数の金属酸化物を含むガ
ラスフリットを焼成処理することによって、コージェラ
イト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウイレマイト、ドロマイト、ペタライ
トやその置換誘導体の結晶を少なくとも１種類を析出す
るものである。

【００２３】内部導体パターン２、ビアホール導体３
は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、
Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体からなり、内部
導体パターン２の厚みは８〜１５μｍ程度であり、ビア
ホール導体の直径は任意な値とすることができるが、例
えば直径は８０〜２５０μｍである。

【００２４】ここで、内部導体パターン２は、所定回路
における動作目的によって、例えば回路の導体を達成す
る配線パターン（以下、表面配線パターンと区別するた
めに配線導体２２という）、容量成分を発生する容量電
極パターン２３ａ、２３ｂ、所定インダクタンス成分、
さらに所定Ｌ−Ｃ成分を達成するマイクロストリップ線
路導体膜２４、アース導体膜２５などに区別できる。
尚、図に示す積層セラミック回路基板１０内には、これ
ら各パターン２２、２３ａ、２３ｂ、２４、２５が形成
されているが、内装される回路動作に応じて選択的に用
いることができる。

【００２５】表面配線パターン４、５は、Ａｇ系（Ａｇ
単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単
体、Ｃｕ合金）など導体から成り、例えば、焼成処理さ
れる前の積層体基板に既に形成されたり、また、焼成さ
れた積層体基板の主面に、上述の導体成分を含む導電性
ペーストを印刷、焼きつけによって形成される。尚、図
において、表面配線パターン４は、積層工程で形成され
るものであり、積層体基板１の主面と表面配線パターン
４の表面が同一平面となっている。

【００２６】このような積層体基板１の表面配線パター
ン４、５には、厚膜抵抗体膜６が形成され、チップ状コ
ンデンサ、チップ状抵抗、トランジスタ、ＩＣなどの各
種電子部品７などが半田、ワイヤボンディングなどによ
って搭載されている。

【００２７】ここで、本発明の特徴的なことは、セラミ
ック層１ａ〜１ｅが複数の厚みで形成されている。例え
ば、セラミック層１ｃは、容量電極パターン２３ａ、２
３ｂ間に挟持されており、この間で比較的に大きな容量
成分を得るために、その厚みは例えば２０μｍと薄く、
セラミック層１ａ、１ｂは、配線導体２２間または配線
導体２２と表面配線パターン４との間の絶縁特性を充分
に得るために、その厚みは例えば１００μｍとセラミッ
ク層１ｃに比較して厚く、また、セラミック層１ｄは、
マイクロストリップ線路導体膜２４とアース導体膜２５
との間で所定共振特性を得るために、その厚みは例えば
３５０μｍとセラミック層１ａ、１ｂに比較して厚く設
定されている。

【００２８】このように、セラミック層１ａ〜１ｅの厚
みは、このセラミック層１ａ〜１ｅ間に配置された内部
導体パターン２の動作目的に応じて所定厚みに設定され
ているため、積層基板１の内部回路に、任意の受動素子
または能動素子を簡単に構成することができ、しかも、
その動作を安定化させることが簡単に行えることにな
る。

【００２９】ここで、上述の積層セラミック回路基板の
製造方法について、図２の工程図、図３（ａ）〜図３
（ｊ）の主要工程における断面図に基づいて説明する。

【００３０】積層セラミック回路基板１の製造方法は、
大きく分けて積層前の準備工程（図２の（ａ）の工
程）、積層工程（図２の（ｂ）の工程〜（ｊ）の工
程）、剥離工程（図２の（ｋ）の工程）、焼成工程（図
２の（ｌ）の工程）、表面処理工程（図２の（ｍ）の工
程）とからなる。

【００３１】積層前工程は、支持基板１５、セラミック
層１ａ〜１ｅとなるセラミック塗布膜のスリップ材、内
部導体パターン２、ビアホール導体３、表面配線パター
ン４、５となる導体膜や導体の導電性ペーストを夫々準
備する工程である。

【００３２】〔支持基板〕図３（ａ）に示すように、支
持基板１５は、セラミック、ガラス、耐熱性樹脂などの
基板からなり、支持基板１５の表面には基板平滑層１６
が形成される。

【００３３】基板平滑層１６は、光硬化可能なモノマ
ー、バインダー、溶剤を均質混練したスリップ材を塗布
・乾燥して塗布膜を形成し、その後、塗布膜の全面に露
光処理して硬化することによって形成する。基板平滑層
１６の厚みは、少なくとも支持基板１５の凹凸を吸収し
得る程度の厚み、例えば２０μｍ以上である。尚、この
平滑層１６は基板１５の表面の凹凸を吸収して、積層体
基板１の表面の平坦化したり、またこの基板１５と当接
する側の１層目の塗布膜の厚みを均一化して、焼成段階
における焼成収縮を均一化したり、また、後述の表面配
線パターン４となる導体膜４１や１層目の塗布膜の露光
条件、現像条件が支持基板１５上のどの位置においても
均一化な条件で処理できる。

【００３４】ここで、光硬化可能なモノマーは、比較的
低温で且つ短時間の焼成工程で焼失できるように熱分解
性に優れたものであり、また、スリップ材の塗布・乾燥
後の露光によって、光重合される必要があり、遊離ラジ
カルの形成、連鎖生長付加重合が可能で、２級もしくは
３級炭素を有したモノマーが好ましく、例えば少なくと
も１つの重合可能なエチレン系基を有するブチルアクリ
レート等のアルキルアクリレートおよびそれらに対応す
るアルキルメタクリレートが有効である。また、テトラ
エチレングリコールジアクリレート等のポリエチレング
リコールジアクリレートおよびそれらに対応するメタク
リレートなどが挙げられる。

【００３５】バインダーは、光硬化可能なモノマー同様
に熱分解性の良好なものでなくてはならない。同時にス
リップの粘性を決めるものである為、アクリル酸もしく
はメタクリル酸系重合体のようなカルボキシル基、アル
コール性水酸基を備えたエチレン性不飽和化合物が好ま
しい。尚、光硬化可能なモノマーとバインダーとの比率
は、１〜３：５程度に添加される。

【００３６】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００あり、好ましくは５〜１００である。

【００３７】上述のスリップ材は、光硬化可能なモノマ
ー及びバインダが上述したように積層体基板の焼成の過
程で完全に熱分解しなくてはならないが、特に、６００
℃以下、好ましくは５００℃以下で分解する材料を選択
する。

【００３８】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００３９】スリップ材の塗布方法としては、例えば、
ドクターブレード法（ナイフコート法）、ロールコート
法、印刷法などが挙げられる。特に基板平滑層１６の表
面が平坦化することが容易なドクターブレード法などが
好適である。尚、塗布方法に応じて溶剤の添加量が調整
され、所定粘度に調整される。

【００４０】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。

【００４１】露光処理としては、塗布膜中に含まれる光
硬化可能なモノマーが光重合されるネガ型であるため、
塗布膜全面に低圧、高圧、超高圧の水銀灯系の露光光を
照射する。尚、露光条件は、１０〜２０ｍＷ／ｃｍ²の
露光光を約５〜３０秒程度照射して行う。これにより、
塗布膜は、光硬化可能なモノマーの光重合反応を起し、
光硬化されることになる。

【００４２】〔セラミックスリップ材〕セラミックスリ
ップ材は、セラミック粉末、必要に応じてガラスフリッ
ト、光硬化可能なモノマー、バインダー、溶剤を均質混
練して形成する。

【００４３】セラミック粉末は、クリストバライト、石
英、コランダム（αアルミナ）、ムライト、コージライ
トなどの絶縁セラミック材料、ＢａＴｉＯ₃、Ｐｂ₄Ｆ
ｅ₂Ｎｂ₂Ｏ₁₂、ＴｉＯ₂などの誘電体セラミック材
料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト（広
義の意味でセラミックという）なとの磁性体セラミック
材料などが挙げられ、その平均粒径１．０〜６．０μ
ｍ、好ましくは１．５〜４．０μｍに粉砕したものを用
いる。尚、セラミック材料は２種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。

【００４４】ガラスフリットは、焼成処理することによ
ってコージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出するものであればよく、例えば、Ｂ₂Ｏ
₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化
物を含むガラスフリットが挙げられる。この様なガラス
フリットは、ガラス化範囲が広くまた屈伏点が６００〜
８００℃付近にあるため、８５０〜１０５０℃程度の低
温焼成に適し、内部導体パターン２となる導体膜２１と
の焼結挙動が近似しているためである。尚、このガラス
フリットの平均粒径は、１．０〜６．０μｍ、好ましく
は１．５〜３．５μｍである。

【００４５】上述のセラミック材料とガラス材料との構
成比率は、８５０〜１０５０℃の比較的低温で焼成する
場合には、セラミック材料が１０〜６０ｗｔ％、好まし
くは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０
ｗｔ％、好ましくは７０〜５０ｗｔ％である。

【００４６】尚、セラミック材料として、誘電体セラミ
ック材料や磁性体セラミック材料とともに用いる場合に
は、セラミック材料の固有の特性を低下させることがあ
るため、ガラスフリットは必要に応じて添加する。

【００４７】光硬化可能なモノマーは、基板平滑層１６
に用いた材料ものが使用できる。これは、露光条件を略
同一とするためである。光硬化可能なモノマーは、露光
処理後の現像処理によって露光部分以外の部分が容易に
除去できるように所定量添加される。例えば、固形成分
（セラミック材料及びガラス材料) に対して５〜１５ｗ
ｔ％以下である。バインダーは、固形分との濡れ性も重
視する必要があり、基板平滑層１６に用いた材料ものが
使用できる。添加量としては固形分に対して２５ｗｔ％
以下が好ましい。

【００４８】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００であり、好ましくは５〜１００である。

【００４９】付加量が少ない場合は水への溶解性、固定
成分の粉末の分散性が悪くなり、多い場合は熱分解性が
悪くなるため、付加量は、水への溶解性、分散性、熱分
解性を考慮して、上述の範囲で適宜付加される。

【００５０】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００５１】〔導電性ペースト〕内部導体パターン２及
び表面配線パターン４、ビアホール導体３を形成するた
めの導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ
などのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など
導体材料粉末、例えば銀系粉末と、低融点ガラス成分
と、バインダーと溶剤とを均質混練したものが用いら
れ、好ましくは上述の光硬化可能なモノマーを添加して
いる。また、表面配線パターン５にもこのペーストを用
いても構わない。

【００５２】〔積層工程〕このようにして、支持基板１
５上に基板平滑層１６を形成し、セラミックスリップ
材、導電性ペーストを準備した後、実質的な積層工程を
行う。尚、支持基板１５は、最終的に複数の積層体基板
が抽出できるよう複数の積層体基板の領域を同時に形成
するが、ここでは、１つの積層体基板の領域について説
明する。

【００５３】まず、積層工程として、図２の（ｂ）の工
程として、図３（ｂ）に示すように、支持基板１５の基
板平滑層１６上に、積層体基板１の下面側の表面配線パ
ターン４となる全面導体膜４０を形成する。具体的に
は、支持基板１５の各積層体基板となる領域内の略全面
に渡り上述の導電性ペーストのスクリーン印刷法やドク
ターブレード法で形成し、乾燥処理（バッチ式乾燥炉、
インライン式乾燥炉で１２０℃以下）して形成する。
尚、全面導体膜４０は、図中では、平滑層１６の表面全
面に形成しているが、表面配線パターン４の形状を考慮
して、少なくともその形状を含む領域に形成すればよ
い。

【００５４】次に、図２の（ｃ）の工程のとして、図３
（ｃ）に示すように、上述の表面配線パターン４となる
全面導体膜４０に選択的な露光処理・現像処理を行い、
所定パターンの導体膜４１を形成する。

【００５５】露光処理は、表面配線パターン４となるパ
ターン部分のみに露光光が照射されるような所定パター
ンを有するフォトターゲットを、全面導体膜４０上に近
接又は載置して、基板平滑層１６を形成した時の露光条
件（低圧、高圧、超高圧の水銀灯系の１０〜２０ｍＷ／
ｃｍ²の露光光を約５〜３０秒程度照射する）で処理を
行う。

【００５６】現像処理は、選択的な露光処理を行った全
面導体膜４０に有機系のクロロセン、１，１，１−トリ
クロロエタン、アルカリ系溶剤などの現像溶剤を、例え
ばスプレー現像法やパドル現像法によって噴射したり、
接触したり現像処理を行う。

【００５７】その後、必要に応じて洗浄及び乾燥を行な
う。

【００５８】上述の選択的な露光処理・現像処理によっ
て全面導体膜４０は、フォトターゲットの形状の制御に
よって、表面配線パターン４となる所定形状の導体膜４
１を形成する。即ち、電源供給用の配線やアース電位の
配線など比較的大電流が流れるパターン幅を広くしたり
することが簡単に行える。

【００５９】また、フォトターゲットを用いた露光は、
一般に、半導体チップなどの微細表面加工などに用いら
れるものであるため、フォトターゲットによって制御さ
れて形成される表面配線パターン４となる導体膜４１
は、非常に微細加工に適し、高密度、高精度の表面配線
パターン４となる導体膜４１が達成される。

【００６０】次に、図２の（ｄ）の工程として、図３
（ｄ）に示すように、セラミック層１ａとなるセラミッ
ク塗布膜１０ａを形成する。このセラミックスリップ材
塗布膜１０ａは、基板平滑層１６上に形成した所定形状
の導体膜４１を覆うように、各領域を越えて支持基板１
５の基板平滑層１６の全面に形成する。具体的には、上
述のセラミックスリップ材をドクターブレード法などで
塗布し、乾燥処理（バッチ式乾燥炉、インライン式乾燥
炉で１２０℃以下）を行う。この塗布膜１０ａを形成す
る際、例えばドクターブレード法のブレードの高低制御
を行い、塗布膜１０ａの厚みを、セラミック層１ａの厚
み例えば１００μｍ程度に対応するように制御を行う。

【００６１】次に、図２の（ｅ）の工程として、図３
（ｅ）に示すように、セラミック塗布膜１０ａに選択的
な露光処理・現像処理を行い、ビアホール導体３となる
貫通孔、実際には貫通凹部３０を形成する。

【００６２】露光処理は、セラミック層１ａの厚みを貫
通するビアホール導体３となる位置に貫通凹部３０を形
成するため、この部分のみに露光光が照射されないよう
な所定パターンを有するフォトターゲットをセラミック
塗布膜１０ａ上に近接又は載置して、上述の露光条件
（低圧、高圧、超高圧の水銀灯系の１０〜２０ｍＷ／ｃ
ｍ²の露光光を約５〜３０秒程度照射する）で処理を行
う。

【００６３】現像処理は、選択的な露光処理を行った塗
布膜１０ａに有機系のクロロセン、１，１，１−トリク
ロロエタン、アルカリ系溶剤などの現像溶剤を、例えば
スプレー現像法やパドル現像法によって噴射したり、接
触したり現像処理を行う。その後、必要に応じて洗浄及
び乾燥を行なう。

【００６４】上述の選択的な露光処理・現像処理によっ
てビアホール導体３となる貫通穴３０の形状、径など
は、微細加工に適したフォトターゲットの形状の制御に
よって、任意に設定できることになる。即ち、供給用の
配線やアース電位の配線など比較的大電流が流れる配線
間を接続するビアホール導体３の形状を大きくすること
が簡単に行え、また、ビアホール導体３の位置ずれがな
く、ビアホール導体３の導通信頼性が大きく向上する。

【００６５】次に、図２の（ｆ）の工程として、図３
（ｆ）に示すように、セラミック塗布膜１０ａに形成し
た貫通凹部３０にビアホール導体３となる導体３１を充
填するとともに、セラミック塗布膜１０ａの略全面に、
セラミック層１ａとセラミック層１ｂとの層間の内部導
体パターン２、特に配線導体２２となる全面導体膜２０
を形成する。

【００６６】具体的には、上述の導電性ペーストをスク
リーン印刷法、ドクターブレード法などによって、塗布
膜１０ａの貫通凹部３０内に、ビアホール導体３となる
導体３１を充填するとともに、同時に、塗布膜１０ａ上
に、内部導体パターン２となる全面導体膜２０を形成す
る。その後、乾燥処理を行う。

【００６７】尚、全面導体膜２０は、図では塗布膜１０
ａ上の全面に形成しているが、内部導体パターン２の形
状を考慮して、少なくともその形状と、また、貫通凹部
３０をを含む領域に形成すればよい。

【００６８】尚、貫通凹部３０の形状が大きい場合に
は、まず、導電性ペーストをディスペンサーなどを用い
て貫通凹部３０内に充填し、その後、内部導体パターン
２となる全面導体膜２０を形成しても構わない。

【００６９】次に、図２の（ｇ）の工程として、図３
（ｇ）に示すように、上述の内部導体パターン２となる
全面導体膜２０に選択的な露光処理・現像処理を行い、
セラミック層１ａとセラミック層１ｂとの間の配線導体
２２となる所定パターンの導体膜２１を形成する。

【００７０】露光処理は、内部導体パターン２となるパ
ターン部分のみに露光光が照射されるような所定パター
ンを有するフォトターゲットを、全面導体膜２０上に近
接又は載置して、上述の露光条件（低圧、高圧、超高圧
の水銀灯系の１０〜２０ｍＷ／ｃｍ²の露光光を約５〜
３０秒程度照射する）で処理を行う。

【００７１】現像処理は、選択的な露光処理を行った全
面導体膜２０に有機系のクロロセン、１，１，１−トリ
クロロエタン、アルカリ系溶剤などの現像溶剤を、例え
ばスプレー現像法やパドル現像法によって噴射したり、
接触したり現像処理を行う。

【００７２】その後、必要に応じて洗浄及び乾燥を行な
う。

【００７３】上述の選択的な露光処理・現像処理によっ
て全面導体膜２０は、フォトターゲットの形状の制御に
よって、内部導体パターン２となる所定形状の導体膜２
１を形成する。即ち、供給用の配線やアース電位の配線
など比較的大電流が流れるパターン幅を広くしたり、さ
らに、微細加工に適したフォトターゲットによって、内
部導体パターン２となる導体膜２１を高密度、高精度の
パターンとすることができる。

【００７４】次に、図２の（ｄ）の工程を繰り返して、
セラミック層１ａとなる塗布膜１０ａ上に、セラミック
層１ｂとなる塗布膜１０ｂを形成する。具体的には、セ
ラミック塗布膜１０ａ上に形成された内部導体パターン
２となる導体膜２１を覆うように、上述のセラミックス
リップ材をドクターブレード法などによって塗布し、乾
燥する。

【００７５】これにより、セラミック塗布膜１０ｂの表
面は、塗布膜１０ｂに覆われたビアホール導体３となる
導体３１や内部導体パターン２となる導体膜２１の形状
や積層状況に係わらず、塗布表面を均一な平坦面とする
ことができる。

【００７６】次に、図２の（ｅ）の工程を行い、塗布膜
１０ｂに選択的な露光処理・現像処理によりビアホール
導体３となる貫通凹部３０を形成する。

【００７７】次に、図２の（ｆ）の工程を行い、塗布膜
１０ｂの貫通凹部３０に、スクリーン印刷法又はドクタ
ーブレード法によって、上述の導電性ペーストを充填す
るとともに、塗布膜１０ｂ上にセラミック層１ｂとセラ
ミック層１ｃとの間の内部導体パターン２、特に容量電
極パターン２ａ、配線導体２２となる全面導体膜２０を
形成する。

【００７８】次に、図２の（ｇ）の工程を行い、塗布膜
１０ｂ上に形成した全面導体膜２０に選択的な露光処理
・現像処理を行い、セラミック層１ｂとセラミック層１
ｃとの間の内部導体パターン２、特に容量電極パターン
２３ａ、配線導体２２となる所定パターンの導体膜２１
を形成する。

【００７９】このようにして、図２の（ｄ）の工程〜図
２の（ｇ）を順次繰り返して、セラミック塗布膜１０ｄ
上に、所定パターンの内部導体パターン２となる導体膜
２１を形成する。

【００８０】例えば、セラミック層１ｃは、主に容量成
分を発生するための層となるため、セラミック層１ｃと
なる塗布膜を形成する場合には、容量成分の特性に応じ
て、例えば塗布膜１０ｃの厚みを、ブレードの高低制御
によって、例えばセラミック層１ｃの厚み２０μｍに対
応するように形成する。

【００８１】また、塗布膜１０ｃ上に、内部導体パター
ン２となる導体膜２１を形成する場合には、容量電極パ
ターン２３ｂ、マイクロストリップ線路導体膜２４とな
るように全面導体膜２０のエチッグ制御によって行う。

【００８２】さらに、セラミック層１ｄは、主に所定共
振特性を発生するための層となるため、セラミック層１
ｄとなる塗布膜を形成する場合には、共振特性に応じ
て、例えば塗布膜１０ｄの厚みを、ブレードの高低制御
によって、例えばセラミック層１ｄの厚み３５０μｍに
対応するように形成する。

【００８３】また、塗布膜１０ｄ上に、内部導体パター
ン２となる導体膜２１を形成する場合には、アース導体
膜２５となるように全面導体膜２０をエチッグ処理す
る。

【００８４】次に、図２の（ｈ）の工程として、セラミ
ック層１ｅとなるセラミック塗布膜１０ｅを形成する。
このセラミックスリップ材塗布膜１０ｅは、塗布膜１０
ｄ上に形成した所定形状の導体膜２１を覆うように、各
領域を越えて塗布膜１０ｄ全面に形成する。

【００８５】次に、図２の（ｉ）の工程として、図３
（ｈ）に示すように、セラミック塗布膜１０ｅに選択的
な露光処理・現像処理を行い、ビアホール導体３となる
貫通凹部３０を形成する。

【００８６】次に、図２の（ｊ）の工程として、図３
（ｉ）に示すうよに、セラミック塗布膜１０ｅに形成し
た貫通凹部３０に導電性ペーストを充填して、ビアホー
ル導体３となる導体３１を形成する。

【００８７】この貫通孔の充填は、貫通凹部３０部分に
選択的に充填処理し、乾燥処理するだけでもよいし、ま
た、導電性ペーストで塗布膜１０ｅ上に全面導体膜を形
成し、ビアホール導体部分のみを露光処理して、その他
の部分を現像処理して除去しても構わない。積層体基板
の積層工程はこれで完了する。

【００８８】尚、積層工程を終了した後に、各積層体基
板１の形状に応じて、各領域を区画する分割溝をプレス
成型などによって形成することが望ましい。

【００８９】〔剥離工程〕次に、図２の（ｋ）の工程と
して、図３（ｊ）に示すように、支持基板１５から基板
平滑層１６、表面配線パターン４となる導体膜４１を含
むセラミック塗布膜１０ｅ〜１０ａ、内部導体パターン
２となる導体膜２１、ビアホール導体３となる導体３１
から成る積層体基板を剥離する。

【００９０】上述のように剥離界面は、支持基板１５と
基板平滑層１６との界面となり、積層体基板側に基板平
滑層１６が存在することになる。従って、剥離を機械的
に、例えば支持基板１５を湾曲させてり、剥離界面にカ
ッター刃を平面状に摺動したりしても、積層体基板その
ものに悪影響（剥離による亀裂など）がなく安定して剥
離することができる。

【００９１】尚、その他に、支持基板１５と基板平滑層
１６の界面部分に、１２０℃（乾燥処理の温度）以上で
発泡性反応を起こす樹脂部材を設けたり、また基板平滑
層１６自身に発泡性反応を起こす樹脂材を混合させてお
き、加熱処理して剥離を容易にしても構わない。また、
支持基板１５と基板平滑層１６の界面部分に有機溶剤に
よって溶解するシートを介在させておき、有機溶剤に浸
漬したりしても構わない。有機溶剤によって溶解するシ
ートを用いる場合には、セラミックスリップ材、導電性
ペーストにバイダー、光硬化可能なモノマーに水系を用
い、溶剤に純水などを用いることが重要となる。

【００９２】〔焼成工程〕次に、図２の（ｌ）の工程と
して、図３（ｋ）に示すように、支持基板１５から剥離
した基板平滑層１６、表面配線パターン４となる導体膜
４１を含む積層体基板を焼成処理する。焼成処理は、脱
バインダ過程と焼結過程からなる。

【００９３】脱バインダ過程は、セラミック塗布膜１０
ａ〜１０ｅ、内部導体パターン２となる導体膜２１、ビ
アホール導体３となる導体３１、表面配線パターン４と
なる導体膜４１に含まれる有機成分及び基板平滑層１６
を焼失するためのものであり、例えば６００℃以下の温
度領域で行われる。

【００９４】また、焼結過程は、塗布膜１０ａ〜１０ｅ
のガラス成分を結晶化させて、セラミック粉末の粒界に
均一に分散させ、積層体基板１に一定強度を与え、同時
に、内部導体パターン２となる導体膜２１、ビアホール
導体３となる導体３１、表面配線パターン４となる導体
膜４１の導電材料、例えば、銀系粉末を粒成長させて、
低抵抗化させるとともに、セラミック層１ａ〜１ｅと一
体化させるものである。これは、ピーク温度８５０〜１
０５０℃に達する温度領域で行われる。

【００９５】焼成雰囲気は、導電性ペーストの材料など
によって異なり、上述のようにＡｇ系導体の場合は、大
気（酸化性）雰囲気又は中性雰囲気で行われ、Ｃｕ系導
体の場合は、還元性雰囲気又は中性雰囲気で行われる。

【００９６】これにより、塗布膜１０ａ〜１０ｅはセラ
ミック層１ａ〜１ｅとなり、導体膜２１は内部導体パタ
ーン２に、導体３１はビアホール導体３に、導体膜４１
は表面配線パターン４となり、焼成された大型積層体基
板となる。

【００９７】〔表面処理工程〕次に、図２の（ｍ）の工
程として、図３（ｌ）に示すように、焼成処理された大
型積層体基板の両主面に表面処理を行う。

【００９８】例えば、大型積層体基板の上面側主面（図
１の積層セラミック回路基板では下面側主面）に、セラ
ミック層１ｅに形成したビアホール導体３と接続するよ
うに、例えば銅系導電性ペーストの印刷・乾燥、焼きつ
けにより、表面配線パターン５を形成する。ここで、銅
系の表面配線パターン５と銀系導体のビアホール導体３
とが接合することになる。このため、銀と銅との共晶温
度を考慮して、銅系の導電性ペーストは低温（例えば７
８０℃以下）焼成可能なものを選択し、しかも、銅の酸
化を防止するために還元性雰囲気や中性雰囲気中で行う
ことが重要である。

【００９９】その後、必要に応じて、両主面に、厚膜抵
抗膜６や保護膜などを焼きつけを行い、各種電子部品７
を搭載する。

【０１００】ここで、積層セラミックスリップ材回路基
板１０の上面側主面の表面配線パターン４は、積層体基
板１の積層工程で形成され、その表面は積層体基板１の
表面と同一平面となる。従って、例えば厚膜抵抗体膜６
を形成するにあたり、厚膜抵抗体膜６の端部（表面配線
パターン４が被覆される部位）に段差ができず、厚膜抵
抗体膜６の段切れが発生しない。また、ＩＣチップなど
の電子部品７を搭載するにあたっても、電子部品７の接
合面は、支持基板１５によってその表面が平坦化されて
いるため、電子部品７の接合に必要な最小な面積になる
ように設定すればよく、従来のグリーンシート多層によ
る電子部品の接合面のように、表面配線パターンの凹部
を考慮した面積にする必要がなく、これにより、表面配
線パターン４の高密度配線化が可能となる。

【０１０１】その後、焼成前に形成した分割溝にそっ
て、大型積層体基板を所定形状の積層体基板に分割す
る。これによって、図１に示す構造の積層セラミック回
路基板が完成する。

【０１０２】尚、上述の実施例について、積層体基板１
の一方主面側の表面配線パターン４を積層工程の一部で
形成したが、積層体基板１の他方主面側の表面配線パタ
ーン５を積層工程の最終工程で形成して、積層体基板の
焼成と一体的におこなっても構わない。即ち、塗布膜１
０ｅの貫通凹部３０にビアホール導体３となる導体３１
を充填するために塗布膜１０ｅ上に全面導体膜を形成し
た際に、表面配線パターン５の形状になるように全面導
体膜を選択的な露光処理と現像処理を行うことによって
達成される。

【０１０３】また、分割溝について、上述の製造工程で
は支持基板１５から積層体基板１を剥離する前に形成し
たが、要は焼成前に形成することが重要であり、支持基
板１５を剥離した後に、積層体基板の両主面側に形成し
てもかまわない。また、分割溝にそって行う分割処理に
ついて、上述の製造工程は、表面処理工程の最後におこ
なっているが、電子部品７を搭載する前に分割処理して
も構わない。

【０１０４】以上のように、上述の製造方法による積層
工程が、セラミック層１ａ〜１ｅとなるセラミック塗布
膜１０ａ〜１０ｅは、光硬化可能なモノマーを有するセ
ラミックスリップ材の塗布、乾燥によって形成し、ビア
ホール導体３となる導体３１は、塗布膜の選択的な露光
処理・現像処理によって形成された貫通凹部３０に導電
性ペーストの充填によって形成し、さらに、内部導体パ
ターン２となる所定配線導体２２、容量電極パターン２
３ａ、２３ｂ、マイクロストリップ線路導体膜２４、ア
ース導体膜２５は、塗布膜上に形成された導体膜２０を
選択的な露光処理・現像処理によって形成する。

【０１０５】従って、スリップ材（導電性ペースト）の
全面塗布と、その選択的な露光処理・現像処理を繰り返
して積層体基板を形成することになり、露光条件・現像
条件を画一化することができ、露光・現像条件の制御が
緩和され、生産性が向上する。

【０１０６】また、セラミック層となるセラミック塗布
膜が、スリップ材の全面塗布によって形成されるため、
その塗布膜の膜厚が、内部導体パターンの構成やビアホ
ール導体の構成などに影響されにくく、塗布面を常に平
坦となることができ、特にドレードの高低制御によっ
て、簡単にその膜厚の制御が可能となり、配線導体２２
間などの接続特性、容量素子の容量特性、マイクロスト
リップ線路などの共振特性に応じて、最適なセラミック
層の厚みを選択して簡単に形成することができる。

【０１０７】しかも、その塗布膜面上の各種処理、例え
ば内部導体パターン２の形成などにおいて、その形状を
非常に精度よく行えるため、容量特性、共振回路特性な
どを非常に安定化させることができる。

【０１０８】さらに、ビアホール導体となる導体は、セ
ラミック塗布膜の選択的な露光処理・現像処理によって
形成された貫通凹部に充填することによって形成される
ため、回路に流れる電流に応じて、ビアホール導体の形
状・径などを任意とすることができ、例えば、積層基板
内に形成した容量素子を例えば電源主回路のノイズ除去
などに用いる場合、容量電極パターン２３ａ、２３ｂと
電源配線導体やアース導体に接続するビアホール導体の
径を非常に大きくすることができる。

【０１０９】また、積層体基板内の内部導体パターン
２、ビアホール導体３などが、露光処理時の位置精度に
よって決定されるため、隣接する内部配線パターン間及
びビアホール導体との位置合わせの精度が向上し、全体
として積層位置ずれがなく、ビアホール導体の接続信頼
性が高く、内部回路に形成された受動素子、能動素子の
特性が安定化した積層セラミック回路基板となる。

【０１１０】尚、上述の実施例では、積層体基板１の両
主面の表面配線パターン４、５において、例えば表面配
線パターン５となる導体膜を、セラミック塗布膜１０ｅ
に形成した貫通凹部３０に導電性ペーストを充填する際
に、セラミック塗布膜１０ｅ上に全面導体膜を形成し、
その全面導体膜の選択的な露光処理・現像処理によって
積層体基板１の焼成前に形成しても構わない。また、逆
に、積層体基板１の表面配線パターン４を、積層体基板
１を焼成した後に、導電性ペーストの印刷・焼きつけに
よって形成しても構わない。この場合、図２の工程図に
おいて、（ｂ）の工程、（ｃ）の工程は省略され、図２
の（ｍ）の工程で表面配線パターン４を形成することに
なる。

【０１１１】また、塗布膜の形成方法として、セラミッ
クスリップ材をドクターブレード法によって形成し、塗
布膜の厚みをブレードの高低制御によって達成している
が、例えばセラミックスリップ材を全面スクリーン印刷
によって形成してもよい。この場合、塗布膜の厚みはス
クリーン印刷時におけるスキージの高低制御によって行
っても構わない。

【０１１２】また、内部導体パターン２の形成は、受動
素子、能動素子の特性安定のためには、内部導体パター
ン２となる導体膜２１を、全面導体膜２０の形成・選択
的な露光処理・現像処理によって形成しているが、塗布
膜１０ａ〜１０ｄ上に、通常の導電性ペースト、即ち光
硬化モノマーを含まない導電性ペーストを用いて、通常
のスクリーン印刷でもって、導体膜１０ａ〜１０ｄ上に
所定形状に導体膜を直接形成しても構わない。

【０１１３】

【発明の効果】以上のように本発明によれば、積層体基
板が、光硬化可能なモノマーを有するセラミックスリッ
プ材と、光硬化可能なモノマーを有する導電性ペースト
を用いて、セラミックスリップ材の塗布、乾燥によりセ
ラミック塗布膜を形成し、そのセラミック塗布膜の選択
的な露光処理・現像処理によってビアホール導体となる
貫通凹部を形成し、また、導電性ペーストの塗布又は印
刷によって塗布膜上に所定形状の導体膜を形成して、貫
通凹部にビアホール導体となる導体を充填しているの
で、導体膜を形成するにあたり、ブレードやスキージの
高さを制御することによって簡単にセラミック層の厚み
を任意に変えることができる。

【０１１４】これによって、積層体基板の回路に、容量
成分、インダクタンス成分を達成するため、所定導体パ
ターンが形成されているが、これらの内部導体パターン
を挟むセラミック層の厚みが導体パターンの動作目的に
対応する複数種類のセラミック層であるため、受動素子
や能動素子などの任意の電子部品素子を形成することが
でき、しかも、その特性を非常に安定化させることがで
きる。

【図面の簡単な説明】

【図１】本発明に係る積層セラミック基板の断面図であ
る。

【図２】本発明の積層セラミック基板の製造を説明する
ための工程図である。

【図３】（ａ）〜（ｌ）は本発明の積層セラミック基板
の製造の主要工程における断面図である。

【符号の説明】

１０・・・・・・積層セラミック回路基板１・・・・・・・積層体基板１ａ〜１ｅ・・・セラミック層１０ａ〜１０ｅ・・・絶縁膜２・・・・・・・内部配線パターン２２・・・・・・配線導体２３ａ、２３ｂ・・容量電極パターン２４・・・・・・マイクロストリップ線路導体膜２５・・・・・・アース導体膜３・・・・・・・ビアホール導体３０・・・・・・貫通凹部３１・・・・・・ビアホール導体となる導体４、５・・・・・表面配線パターン１５・・・・・・支持基板

Claims

【特許請求の範囲】

【請求項１】（１）光硬化可能なモノマーを有するセラ
ミックスリップ材の塗布・乾燥処理よってセラミック層
となる塗布膜を形成する工程、（２）前記塗布膜に選択
的な露光処理・現像処理を施すことよって塗布膜に貫通
孔を形成する工程、（３）前記塗布膜上に及び貫通孔内
に、導電性ペーストを印刷・充填・乾燥処理して、塗布
膜上に内部導体パターとなる導体膜を形成するととも
に、貫通孔内にビアホール導体となる導体を形成する工
程、の各工程（１）〜（３）を順次繰り返えして、支持
基板上に積層体基板を形成するとともに、前記支持基板
上から前記積層体基板を剥離して、焼成処理を行い、複数のセラミック層を積層して成る積層体基板内に、内
部導体パターン、ビアホール導体から成る所定回路を配
置して成る積層セラミック回路基板であって、前記積層体基板は、厚みの異なる複数のセラミック層で
構成されていることを特徴とする積層セラミック回路基
板。