JPH07176444A

JPH07176444A - 積層インダクタ部品の製造方法

Info

Publication number: JPH07176444A
Application number: JP11938594A
Authority: JP
Inventors: Akira Imoto; 晃井本; Masafumi Hisataka; 将文久高; Yuzuru Matsumoto; 譲松本; Akihiro Sakanoue; 聡浩坂ノ上; Kazumasa Furuhashi; 和雅古橋; Hiroshi Suenaga; 弘末永; Junichi Nakamura; 淳一中村
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1993-10-29
Filing date: 1994-05-31
Publication date: 1995-07-14

Abstract

(57)【要約】【目的】コイルパターン間の接続信頼性が向上し、そ
の接続部分の導体抵抗が低下でき、積層数の増加やコイ
ルパターンの形状に係わらず、常に安定して、塗布膜や
コイルパターンの導体膜を安定且つ確実に形成できる積
層インダクタ部品の製造方法を提供する。【構成】基体１５上に、光硬化可能なモノマーを含有
するガラス・セラミックのスリップ材を塗布・乾燥して
セラミック層となる塗布膜１０ａ〜１０ｅを形成し、前
記塗布膜１０ａ〜１０ｅを選択的な露光処理、現像処理
して、ビアホール導体３となる部分に貫通凹部３０を形
成し、該貫通凹部３０内に導電性ペーストを充填して前
記ビアホール導体３となる導体３０を形成し、前記塗布
膜１０ａ〜１０ｅ上に導電性ペーストを印刷して前記コ
イルパターン２となる導体膜２０を形成し、これらを繰
り返した後に、焼成処理する積層インダクタ部品の製造
方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光硬化モノマーを含有
するセラミックのスリップ材の塗布と導電性ペーストの
印刷を繰り返して製造する積層インダクタ部品の製造方
法に関するものである。

【０００２】

【従来の技術】複数のセラミック層と複数のコイルパタ
ーンとを積層されるとともに、ビアホール導体を介して
隣接するセラミック層間のコイルパターンを接続した積
層インダクタ部品の製造方法として大きく２つの製造方
法が知られている。

【０００３】その一つの方法は、積層・焼成後にセラミ
ック層となるグリーンシートに、ビアホール導体となる
導体、約１ターン分のコイルパターンとなる導体膜を形
成し、積層順序に合わせてグリーンシートを複数積層
し、その後、この積層体を一体的に焼成処理するグリー
ンシート多層方法があった。

【０００４】また、耐熱支持基板上に、絶縁膜をセラミ
ックペーストのスクリーン印刷で形成し、その後、半タ
ーン、例えばＬ字状のコイルパターンとなる導体膜を導
電性ペーストのスクリーン印刷で形成し、続いてＬ字状
のコイルパターンとなる導体膜の一端が露出するよう
に、絶縁膜を絶縁性ペーストのスクリーン印刷で印刷形
成し、この絶縁膜上に、先のＬ字状のコイルパターンと
なる導体膜の一端と接続し、且つそのパターンと対象形
状のＬ字状のコイルパターンとなる導体膜を導電性ペー
ストのスクリーン印刷で形成し、さらに、Ｌ字状のコイ
ルパターンとなる導体膜の一端が露出するように、絶縁
膜を絶縁性ペーストのスクリーン印刷で印刷形成し、こ
の工程を順次繰り返して積層体を形成した後、絶縁膜及
び各コイルパターンとなる導体膜を一体的に焼成処理す
る印刷多層方法があった。

【０００５】

【発明が解決しようとする課題】しかし、前者のグリー
ンシート多層方法では、各グリーンシートにビアホール
導体となる両主面に貫通した開口を有する貫通穴を形成
し、この貫通穴内に導電性ペーストを充填しなくてはな
らない。

【０００６】また、インダクタンス特性を向上させる１
つとしては、コイルパターン、ビアホール導体の導体抵
抗を下げる必要があり、積層インダクタの小型化を無視
すれば、コイルパターンの幅を大きくすることにより達
成できるものの、ビアホール導体部分で抵抗を下げるこ
とが困難である。例えば、貫通穴の開口径を大きくする
と、導電性ペーストを貫通穴内に充填・保持できず、導
体抜けが発生してしまうためである。

【０００７】また、この導電性ペーストの充填は、グリ
ーンシートを敷紙上に載置して印刷・充填されるが、敷
紙とグリーンシートとを分離する際に、貫通穴内に充填
した導電性ペーストが敷紙に奪われてしまい、貫通穴内
に保持した導電性ペーストの表面が凹んでしまい、コイ
ルパターン間の導通不良が発生することがある。さら
に、上述のグリーンシートを高い精度で位置合わせし、
積層しなくてはならないという問題点があった。

【０００８】後者の印刷多層方法の場合、基本的には、
絶縁ペーストによって所定形状に印刷形成された絶縁膜
上に、半ターン分ずつのコイルパターンを形成し、これ
を繰り返しているため、所望のコイルのターン数を得る
ためには積層印刷数が増加してしまい、低背化が困難で
あった。

【０００９】また、コイルパターン間の接続部分はコイ
ルパターンの一端が露出するように絶縁膜を印刷せず、
コイルパターンの中央部付近の非接続部分は導電性ペー
ストと絶縁ペーストとの交互の印刷重畳するため、積層
数が増加してしまうと、表面が積層歪みが発生してしま
い、安定した導電性ペーストや絶縁ペーストの印刷が困
難となってしまう。

【００１０】また、この積層歪みが防止するため、接続
部分を各層によって変位させることも考えられるが、接
続部分の変位に応じて、絶縁ペースト、導電性ペースト
のスクリーン印刷のスクリーンを複数用意しなくてはな
らない。

【００１１】また、導体抵抗を下げるため、コイルパタ
ーンの幅を大きくすると、コイルの専有面積が増大し、
小型化することができず、また、導体膜の厚みを増加さ
せると、実際の工程で行う印刷後の乾燥処理でデラミネ
ーョンが発生してしまう。尚、種々の検討した結果、導
体の厚みは３０μｍ程度が上限である。

【００１２】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、特に、コイルパターン間を
接続するビアホール導体の導体抵抗を低下させ、且つ積
層数の増加やコイルパターンの形状に係わらず、常にセ
ラミック塗布膜の表面が均一となり、コイルパターンの
形成が容易となる積層インダクタ部品の製造方法を提供
する。

【００１３】

【課題を解決するための手段】本発明は、セラミック層
を複数積層して成る積層体に、各セラミック層間に配置
したコイルパターンの導体層と、該導体層どうしを接続
するためにセラミック層の厚み方向に形成されたビアホ
ール導体とからなるコイルを内装した積層インダクタ部
品の製造方法において、支持基体上に、（１）光硬化可能なモノマーを含有するセラミックスリ
ップ材の塗布・乾燥によってセラミック層となるセラミ
ック塗布膜を形成する工程（２）前記セラミック塗布膜に選択的な露光処理・現像
処理により、前記セラミック塗布膜の一部を除去してビ
アホール導体となる貫通部を形成する工程（３）前記貫通部に導電性ペーストの充填により、ビア
ホール導体となる導体を形成するとともに、前記セラミ
ック塗布膜上に、導電性ペーストの印刷により、コイル
パターンの導体層となる導体膜を形成する工程の各工程
を選択的に順次繰り返して前記未焼成の積層体を形成し
た後、焼成工程で焼成処理した積層インダクタ部品の製
造方法である。

【００１４】ここで、貫通部は、１層あたりの塗布膜の
厚み方向を「貫通」しているが、その貫通の下部開口か
ら下部のコイルパターンとなる導体膜によって閉塞され
て、全体として、「凹部」形状となるため、本発明で
は、グリーンシート多層方法の貫通孔と区別するため、
特に「貫通凹部」と表記する。

【００１５】

【作用】本発明によれば、焼成されたセラミック層とな
るセラミック塗布膜は、光硬化可能なモノマーを含むス
リップ材を用いて、支持基体やその前工程で形成された
セラミック塗布膜や導体膜を覆うようにして塗布して形
成する。

【００１６】従って、塗布膜の下部の積層状況にかかわ
らず、塗布した塗布膜の表面は、常に均一な平坦面とな
ることができる。

【００１７】また、ビアホール導体となる導体は、この
塗布膜の選択的な露光処理、現像処理によって貫通凹部
を形成する工程と、この貫通凹部に導電性ペーストを充
填する工程とで形成する。

【００１８】従って、ビアホール導体は、露光処理、現
像処理による貫通凹部のパターンによって任意な形状
（任意な形、任意な直径）が可能であり、導体抵抗を考
慮した比較的大きなビアホール導体を容易に形成するこ
とができる。また、この貫通凹部は、下開口が前工程で
形成された導体膜によって閉塞されて、全体が凹部形状
であるため、充填した導電性ペーストが流出したり、ペ
ースト抜けが発生することがないため、導電性ペースト
の充填を確実に行うことができる。

【００１９】さらに、コイルパターンとなる導体膜が、
常に表面が均一な塗布膜上に形成されることになるた
め、安定したコイルパターンを形成することができる。

【００２０】また、コイルパターンとなる導体膜とビア
ホール導体となる導体の接続位置制御は、選択的な露光
処理の位置精度によって規定されるため、ビアホール導
体とコイルパターンとの接続信頼性が大きく向上する。

【００２１】

【実施例】以下、本発明の積層インダクタ部品の製造方
法を図面に基づいて説明する。

【００２２】図１は、本発明にかかる積層インダクタ部
品の斜視図であり、図２は、積層体の分解斜視図であ
り、図３〜図１４はその製造方法の説明図である。尚、
説明は５層のセラミック層からなる積層インダクタ部品
を用いて説明する。

【００２３】図１、図２において、１は積層体であり、
１ａ〜１ｅはセラミック層、２はコイルパターン、３は
ビアホール導体、４、５は端子電極である。

【００２４】積層体１の対向する端部には、一連に接続
したコイルパターン２の一端及び他端に接続する端子電
極４、５が形成されている。

【００２５】図２に示すように、積層体１は、セラミッ
ク層１ａ〜１ｅ、該セラミック層１ａ〜１ｅの層間に配
されたコイルパターン２、異なる層間に配された隣接す
るコイルパターン２を接続するためのビアホール導体３
とから構成されている。

【００２６】セラミック層１ａ〜１ｅは、クリストバラ
イト、石英、コランダム（αアルミナ）、ムライト、ジ
ルコニア、コージェライトなどの絶縁体セラミック成分
とガラス成分、絶縁体セラミック成分単体、Ｍｎ・Ｚｎ
フェライト、Ｎｉ・Ｚｎフェライトなどの磁性体セラミ
ック成分とガラス成分、磁性体セラミック成分単体の材
料などから成り、その厚みは４０〜１２０μｍである。
このような複数のセラミック層１ａ〜１ｅ間には、コイ
ルパターン２が配置されている。尚、本発明においては
各種フェライトなどの磁性体材料も、広義でセラミック
材料として取扱ものとする。

【００２７】コイルパターン２は、Ａｕ単体、Ａｕ−Ｐ
ｔなどの金系、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｄ−Ｐ
ｔなどの銀系、Ｃｕ単体、Ｃｕ−Ｐｄなどの銅系、Ｍ
ｏ、Ｗなど高融点金属系などの金属材料、さらに必要に
応じてガラス成分が成っている。

【００２８】また各セラミック層１ａ〜１ｄに配置され
たコイルパターン２の一端は、各セラミック層１ｂ〜１
ｅに配置されたコイルパターン２の他端に、ビアホール
導体３を介して接続されている。これにより、各セラミ
ック層１ａ〜１ｅ間のコイルパターン２、ビアホール導
体３によって、一連のコイルとが達成されることにな
る。尚、セラミック層１ａとセラミック層１ｂとの間に
配置されたコイルパターン２の他端及びセラミック層１
ｄとセラミック層１ｅとの間に配置されたコイルパター
ン２の一端は、外部に導出するようにするため、コイル
パターンの形状が若干異なり、例えば概略Ｌ字状やその
端部が延出されている。

【００２９】このセラミック層１ａとセラミック層１ｂ
との間に配置されたコイルパターン２の他端及びセラミ
ック層１ｄとセラミック層１ｅとの間に配置されたコイ
ルパターン２の一端は、例えば、積層体１の端部に延出
し、端子電極４、５に接続する。

【００３０】さらに、セラミック層１ｂとセラミック層
１ｃとの間、セラミック層１ｃとセラミック層１ｄとの
間のコイルパターン２は、概略１ターン分のパターンが
形成されているものの、一端側に接続するビアホール導
体３の位置が互いに変位している。

【００３１】ビアホール導体３もコイルパターン２と同
様に金系、銀系、銅系、高融点の金属材料からなってい
る。

【００３２】端子電極４、５は、例えば銀系や銅系の下
地導体層、Ｎｉメッキ層、半田メッキ層などの表面層な
どから成り、導電性ペーストの塗布後、焼きつけで下地
導体層を形成し、続いてメッキ処理で表面層を形成す
る。尚、下地導体層と、表面層との間に中間メッキ層な
形成しても構わない。

【００３３】この端子電極４、５は積層体１の端面に形
成され、端子電極４は、例えばセラミック層１ａとセラ
ミック層１ｂとの間に配置されたコイルパターン２の他
端に電気的に接続し、端子電極４は、例えばセラミック
層１ａとセラミック層１ｂとの間に配置されたコイルパ
ターン２の他端に電気的に接続している。

【００３４】これにより、端子電極４と端子電極５との
間には、所定数積層されたコイルパターン２・・・、ビ
アホール導体３・・・によって一連のコイルが配置され
ることになる。

【００３５】次に、本発明の積層型インダク部品を構成
する積層体１の製造方法を説明する。図３〜図１４は積
層体の主要工程の概略平面図と概略断面図を示し、
（ａ）は概略平面図であり、（ｂ）はＸ−Ｘ線の断面図
である。図１５はその工程図を示すものである。

【００３６】まず、図１５に示すように、製造方法は、
支持基体１５の準備し、セラミック層１ａ〜１ｅとなる
スリップ材の形成し、コイルパターン２となる導体膜、
ビアホール導体３となる導体を形成する際の導電性ペー
ストを形成する積層前工程と、支持基体１５上にセラミ
ック層１ａ〜１ｅとなる塗布膜、コイルパターン２とな
る導体膜、ビアホール導体３となる導体を形成して積層
体を形成する積層工程と、積層体を焼成処理する焼成工
程とから主になっている。

【００３７】積層前工程の支持基体１５の準備に関し
て、支持基体１５は、耐熱性樹脂、ガラス、セラミック
などの平板基板が例示でき、この支持基体１５から積層
体を剥離する場合には、支持基体１５の表面に水溶性シ
ートや発泡反応を行う発泡層を形成したりする。

【００３８】セラミック層１ａ〜１ｅとなるスリップ材
は、セラミック粉末、必要に応じてガラス材料、光硬化
可能なモノマー、有機バインダと、有機又は水系溶剤を
均質混練して得られる。

【００３９】セラミック粉末としては、クリストバライ
ト、石英、コランダム（αアルミナ）、ムライト、ジル
コニア、コージェライト、Ｍｎ・Ｚｎフェライト、Ｎｉ
・Ｚｎフェライトなどの粉末、これらの２種以上の組み
合わせなどが例示でき、その粉末の平均粒径は、好まし
くは１．０〜６．０μｍ、更に好ましくは１．５〜４．
０μｍである。

【００４０】特に、コランダムは、コスト的に有利とな
り、コージェライト等の粉末、Ｍｎ・Ｚｎフェライト、
Ｎｉ・Ｚｎフェライトは、コイル特性的に有利となる。

【００４１】尚、セラミック粉末の平均粒径が１．０〜
６．０μｍと設定したのは、平均粒径が１．０μｍ未満
では、均質混合してスリップ化することが難しくなり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなる。逆に平均粒径が６．０μｍを超えると緻密で強
度の高い積層体が得られない。

【００４２】ガラス材料としては、複数の金属酸化物を
含むガラスフリットであり、コイルパターンの材料など
にもってことなるが、積層体を焼成するした後、コージ
ェライト、ムライト、アノーサイト、セルジアン、スピ
ネル、ガーナイト、ウイレマイト、ドロマイト、ペタラ
イト及びその置換誘導体の結晶を少なくとも１種析出す
るものが好ましい。特に、アノーサイトまたはセルジア
ンを析出する結晶化ガラスフリットを用いると、より強
度の高い積層体が得られ、また、コージェライトまたは
ムライトを析出し得る結晶化ガラスフリットを用いる
と、焼成後の熱膨張率が低いため、この積層インダクタ
部品上に所定回路を形成して、ＩＣ等のシリコンチップ
を配置する場合に有効となる。

【００４３】上述のセラミック層の強度、熱膨張率を考
慮した最も好ましいガラス材料としては、Ｂ₂Ｏ₃、Ｓ
ｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化物を含
むガラスフリットである。

【００４４】また、このようなガラスフリットでは、ガ
ラス化範囲が広くまた屈伏点が６００〜８００℃付近に
ある為、８５０〜１０５０℃程度の低温焼成に適し、且
つコイルパターン２、ビアホール導体３となる銅系、銀
系及び金系の導電材料の焼結挙動に適している。

【００４５】ガラス材料はスリップ材中には、フリット
の状態で混合されている。このフリットの平均粒径は、
１．０〜５．０μｍ、好ましくは１．５〜３．５μｍで
ある。尚、ガラスフリットの平均粒径を、１．０〜５．
０μｍと設定したのは、１．０μｍ未満の場合は、スリ
ップ化することが困難なであり、後述の露光時に露光光
が乱反射して充分な露光ができなくなる。逆に平均粒径
が５．０μｍを超えると分散性が損なわれ、具体的には
絶縁材料であるセラミック粉末間に均等に溶解分散でき
ず、強度が非常に低下してしまう。

【００４６】上述のガラス材料は、特に絶縁体セラミッ
ク材料などと共に使用され、比較的低温で焼成可能にす
るために用いられるものであり、例えば磁性体材料の場
合には、ガラス材料を用いることなく比較的低温で焼成
することができるため、ガラス材料が不要となることも
ある。尚、上述のセラミック材料とガラスフリットとを
混合して固形成分として用いる場合、その構成比率は、
８５０〜１０５０℃の比較的低温で焼成する場合には、
セラミック材料が１０〜６０ｗｔ％、好ましくは３０〜
５０ｗｔ％であり、ガラス材料が９０〜４０ｗｔ％、好
ましくは７０〜５０ｗｔ％である。

【００４７】ここで、セラミック材料が１０ｗｔ％未
満、且つガラス材料が９０ｗｔ％を越えると、セラミッ
ク層にガラス質が増加しすぎ、セラミック層の強度等か
らしても不適切であり、また、セラミック材料が６０ｗ
ｔ％を越え、且つガラス材料が４０ｗｔ％未満となる
と、後述の露光時に露光光が乱反射して充分な露光がで
きなり、焼成後のセラミック層の緻密性も損なわれる。

【００４８】上述のセラミックやガラスなどの固形成分
の他に、スリップ材の構成材料としては、焼結によって
消失される光硬化可能なモノマー、有機バインダーと、
有機溶剤とを含んでいる。

【００４９】光硬化可能なモノマーは、低温短時間の焼
成工程に対応するために、熱分解性に優れたものであ
り、光硬化可能なモノマーとしては、スリップ材の塗布
・乾燥後の露光によって、光重合される必要があり、遊
離ラジカルの形成、連鎖生長付加重合が可能で、２級も
しくは３級炭素を有したモノマーが好ましく、例えば少
なくとも１つの重合可能なエチレン系基を有するブチル
アクリレート等のアルキルアクリレートおよびそれらに
対応するアルキルメタクリレートが有効である。

【００５０】また、テトラエチレングリコールジアクリ
レート等のポリエチングリコールジアクリレートおよび
それらに対応するメタクリレートなどが挙げられる。

【００５１】光硬化可能なモノマーは、露光処理によっ
て塗布膜１０ｅが硬化され、現像処理によって露光部分
以外の部分が容易に除去できるように所定量添加され
る。例えば、固形成分に対して５〜１５ｗｔ％以下であ
る。

【００５２】有機バインダーは、光硬化可能なモノマー
同様に熱分解性の良好なものでなくてはならない。同時
にスリップの粘性を決めるものである為、固形分との濡
れ性も重視せねばならず、本発明者の検討によればアク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。添加量としては固形分に対して２５
ｗｔ％以下が好ましい。

【００５３】尚、溶剤として、有機系溶剤の他に、水系
溶剤を用いることができるが、この場合、光硬化可能な
モノマー及び有機バインダは、水溶性である必要があ
り、モノマー及びバインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば２〜３００あり、好ましくは５〜１００であ
る。付加量が少ない場合は水への溶解性、固定成分の粉
末の分散性が悪くなり、多い場合は熱分解性が悪くなる
ため、付加量は、水への溶解性、分散性、熱分解性を考
慮して、上述の範囲で適宜付加される。

【００５４】何れの系のスリップ材においても光硬化可
能なモノマー及び有機バインダは上述したように熱分解
性の良好なものでなくてはならないが、具体的には６０
０℃以下で熱分解が可能でなくてはならない。更に好ま
しくは５００℃以下である。

【００５５】熱分解温度が６００℃を越えると、セラミ
ック層内に残存してしまい、カーボンとしてトラップ
し、基板を灰色に変色させたり、セラミック層の絶縁抵
抗までも低下させてしまう。またボイドとなりデラミネ
ーションを起こすことがある。

【００５６】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００５７】次に導電性ペーストは、Ａｕ単体、Ａｕ
−Ｐｔなどの金系、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｄ
−Ｐｔなどの銀系、Ｃｕ単体、Ｃｕ−Ｐｄなどの銅系、
Ｍｏ、Ｗなど高融点金属系などの金属材料と、低融点ガ
ラス成分と、有機バインダーと有機溶剤とを均質混練し
たものが用いられる。尚、この他に、光硬化モノマーを
用いても構わない。

【００５８】金属材料は、積層体の焼成温度、即ち塗布
膜の焼結挙動と近似させることが重要である。例えば、
スリップ材の固形成分として絶縁体セラミック粉末とガ
ラス粉末とを用いて、また、磁性体セラミック粉末を用
いて、低温焼成（８５０〜１０５℃で焼成）する場合に
は、金属材料は金系、銀系、銅系材料が例示でき、ま
た、スリップ材の固形成分として、絶縁体セラミック単
体を用いる場合には、ＰｔやＰｄの比率が高い金系、銀
系、銅系材料や高融点金属が用いられる。

【００５９】低融点ガラス成分は、特に積層体の焼成温
度、即ち塗布膜の焼結挙動と近似させるものであり、そ
のガラス成分の屈伏点を７００〜８００℃となるものを
使用することが重要である。

【００６０】また、有機バンイダー、有機溶剤、さら
に、必要に応じて混練する光硬化モノマーはスリップ材
と同一である。

【００６１】次に、積層工程を説明する。

【００６２】まず、図３に示すように、支持基体１５の
表面にスリップ材を用いてセラミック層１ａとなる塗布
膜１０ｅを形成する。

【００６３】具体的には、塗布膜１０ｅは、例えば固形
成分としてガラス−セラミックから成るスリップ材を塗
布し、乾燥処理して、４０〜１２０μｍ程度になるよう
に、塗布、乾燥して形成する。尚、実施例では、塗布膜
１０ｅにビアホール導体が形成されていないため、選択
的な露光・現像処理は省略できるが、塗布膜１０ｅ全面
に露光処理のみを行うことが望ましい。

【００６４】ここで、塗布方法は、塗布膜１０ｅ上の表
面を均一にするために用いられるために、例えば、ドク
ターブレード法（ナイフコート法）、ロールコート法、
印刷法などが挙げられる。特に、ドクターブレード法で
は、支持基体１５などの表面（塗布面）状況にかかわら
ず、塗布膜１０ｅの表面をブレードでさらえるために、
塗布後の塗布膜の表面が平坦化することができる。

【００６５】また、乾燥方法としては、バッチ式乾燥
炉、インライン式乾燥炉を用いて行われ、乾燥条件は、
１２０℃以下が望ましい。また、急激な乾燥は、表面に
クラックを発生される可能性があるため、急加熱は避け
ることが重要となる。

【００６６】さらに、露光処理は、塗布膜１０ｅの全面
に、低圧、高圧、超高圧の水銀灯系露光光を、例えば強
度１０〜２０ｍＪ／ｃｍ²程度、時間１５〜３０秒程度
照射して、塗布膜１０ｅ中の光硬化モノマーに重合反応
を起こして、硬化を行う。

【００６７】次に、図４に示すように、塗布膜１０ｅの
表面に、セラミック層１ｅとセラミック層１ｄとの間に
配置されるコイルパターンとなる導体膜２０を形成す
る。

【００６８】具体的には、例えば導電性材料として、銀
系導体材料を有し、且つ光硬化モノマーを含有するＡｇ
系導電性ペーストを用いてスクリーン印刷によって所定
形状に印刷し、乾燥を行い、露光による光硬化を行う。
この導体膜２０は、約１ターン分のコイルパターンであ
り、その一端は、塗布膜１０ｅの端部にまで延出してい
る。また、導体膜２０の幅は、部品の小型化と導体抵抗
の低減化の許容範囲で決定され、膜厚は８〜１５μｍ程
度が好ましい。

【００６９】ここで、光硬化処理は、上述の塗布膜１０
ｅの光硬化処理と同様の条件で行う。この導体膜２０の
光硬化処理は、次の塗布膜１０ｄを形成し、選択的な露
光・現像によって、この導体膜２０の一部が露出するこ
とになるが、この現像処理時に、導体膜２０が侵されな
いようにするものであり、現像処理の条件を制御するこ
とにより、あえて導体膜２０を光硬化させる必要がない
ことでできる。

【００７０】次に、図５に示すように、塗布膜１０ｅ、
導体膜２０を完全に被覆するように、セラミック層１ｄ
となる塗布膜１０ｄを形成する。この工程が、本発明の
課題の解決手段に記載する工程（１）に相当するもので
ある。

【００７１】具体的には、図３に示す塗布膜１０ｅと同
様に、上述のスリップ材を用いて塗布・乾燥を行う。

【００７２】次に、図６、図７に示すように、塗布膜１
０ｄの厚み方向を貫くビアホール導体３となる貫通凹部
を形成する。この工程は、本発明の課題の解決手段に記
載する工程（２）に相当するものである。

【００７３】具体的には、図６に示すように、塗布膜１
０ｄにおいてビアホール導体３となる部分に貫通凹部３
０が形成されるように、溶化部３０’を選択的に露光処
理して形成する露光処理と、図７に示すように、塗布膜
１０ｄにおいてビアホール導体３となる部分に貫通凹部
３０が形成されるように、溶化部３０’を選択的に露光
処理して形成する露光処理と、この露光処理によって形
成して溶化部３０’を現像処理して貫通凹部３０を形成
する現像処理とから成る。

【００７４】選択的な露光処理に関して、塗布膜１０ｄ
の光硬化モノマーが、露光光の照射によって光重合され
るネガ型であるため、貫通凹部３０となる溶化部３０’
のみが露光光が照射されないようにして行われる。これ
は、例えば、塗布膜１０ｄの表面に、貫通凹部３０とな
る溶化部３０’のみが露光処理されないように所定パタ
ーンが形成されたフォトターゲットを、塗布膜１０ｄの
表面に載置、又は近接配置して、上述の露光条件で露光
処理を行う。

【００７５】次に、露光処理した塗布膜１０ｄを現像処
理し、溶化部３０’を除去して、塗布膜１０ｄに貫通凹
部３０を形成する。これにより、貫通凹部３０の下部に
は、図４で形成したコイルパターン２となる導体２０の
一部が露出することになる。

【００７６】この現像処理として、クロロセン、１，
１，１−トリクロロエタン、アルカリ現像溶剤を例えば
スプレー現像法やパドル現像法によって、少なくとも溶
化部３０’に噴射したり、接触したりして現像処理を行
う。具体的な現像条件として、例えばスプレー方で３０
秒程度の噴射により行われる。その後、必要に応じて洗
浄及び乾燥を行なう。

【００７７】尚、貫通凹部３０から露出する導体膜２０
は光硬化処理されているために、この現像処理の際に侵
されることがない。また、この現像液の濃度、現像条件
を適宜制御して、光硬化処理されない導体膜２０が侵さ
れない現像液及び現像条件を用いれば、導体膜２０の光
硬化処理は不要となる。

【００７８】次に、図８に示すように、塗布膜１０ｄの
貫通凹部３０にビアホール導体３となる導体３１を充填
し、同時に塗布膜１０ｄ上に、セラミック層１ｄとセラ
ミック層１ｃとの間に配置されるコイルパターン２を形
成する。この工程は、本発明の課題の解決手段に記載す
る工程（３）に相当するものである。

【００７９】塗布膜１０ｄの貫通凹部３０にビアホール
導体３となる導体３１を、導電性ペーストの充填によっ
て形成する。具体的には、後述の導体膜２０を形成する
印刷ど同時に行うこともできるし、また、ディスペンサ
ーなどを用いて貫通凹部３０に導電性ペーストの供給に
よって行う。

【００８０】セラミック層１ｄとセラミック層１ｃとの
間に配されるコイルパターン２となる導体２０は、図４
で説明したように、導電性ペーストを所定形状に印刷可
能なスクリーン印刷により印刷形成し、乾燥処理後、露
光処理により光硬化を行う。

【００８１】これにより、導体膜２０は、概略１ターン
分のコイルパターンであり、その一端は、実質的にビア
ホール導体３となる導体３１を被うように、また一体的
に形成されることになる。その後、少なくとも導体膜２
０を光硬化のための露光処理を行う。

【００８２】次に、図９に示すように、塗布膜１０ｄ、
導体膜２０を完全に被覆するように、セラミック層１ｃ
となる塗布膜１０ｃを上述のスリップ材を用いて塗布・
乾燥を行う。即ち、本発明の課題の解決手段に記載する
工程（１）を繰り返すものである。次に、図１０、図
１１にに示すように、セラミック層１ｃの厚み方向を貫
くビアホール導体３に相当する塗布膜１０ｃの所定位置
に、貫通凹部３０となる溶化部３０’を露光処理して形
成し、この溶化部３０’を現像処理により除去して、貫
通凹部３０を形成する。これにより、貫通凹部３０の下
部には、図８の工程で形成したコイルパターン２となる
導体２０の他端が露出することになる。

【００８３】即ち、本発明の課題の解決手段に記載する
工程（２）を繰り返すものである。次に、図１２に示す
ように、塗布膜１０ｃの貫通凹部３０に、ビアホール導
体３となる導体３１を形成するとともに、セラミック層
１ｃとセラミック層１ｂとの間に配されるコイルパター
ン２となる導体膜２０を形成する。即ち、本発明の課題
の解決手段に記載する工程（３）を繰り返すものであ
る。尚、セラミック層１ｃとセラミック層１ｂとの間の
導体膜２０の形状と、セラミック層１ｄとセラミック層
１ｃとの間の導体膜２０の形状とでは若干異なるため、
同一スクリーンを用いることはできない。

【００８４】以上のように、塗布膜１０ｃ上にコイルパ
ターン２となる導体膜２０を形成した後、工程（１）を
行い、この塗布膜１０ｃ上にコイルパターン２となる導
体膜２０が完全に被覆されるように、セラミック層１ｂ
となる塗布膜１０ｂを形成する。続いて、工程（２）を
行い、塗布膜１０ｂのビアホール導体３となる位置に貫
通凹部３０を形成すべく、選択的露光・現像処理を行
う。

【００８５】次に、図１３に示すように、塗布膜１０ｂ
に形成した貫通凹部３０にビアホール導体３となる導体
３１を充填するするとともに、塗布膜１０ｂ上にコイル
パターン２となる導体膜２０を形成する。即ち、工程
（３）を行う。

【００８６】尚、塗布膜１０ｂ上に形成される導体膜２
０は、約半ターン分のコイルパターンであり、導体膜２
０の他端が塗布膜１０ｂの端部に延出している。

【００８７】次に、図１４に示すように、最上層のセラ
ミック層１ａとなる塗布膜１０ａを、塗布膜１０ｂ上に
導体膜２０が被われるように形成する。尚、塗布膜１０
ａは全面に露光処理を施して、光硬化を行っても構わな
い。

【００８８】これにより、積層体１の積層工程が終了す
る。即ち、積層体１の積層は、少なくとも塗布膜１０ｂ
〜１０ｃは工程（１）であるスリップ材の塗布・乾燥に
より形成され、ビアホール導体３と導体は、工程（２）
である平面的に全面に形成された塗布膜１０ｂ〜１０ｃ
に対して選択的な露光処理・現像処理によって貫通凹部
が形成された後に、工程（３）の一部である導電性ペー
ストの充填によって形成され、コイルパターン２となる
導体膜は、工程（３）の一部である導電性ペーストの所
定形状の印刷によって形成され、基本的にはこの工程
（１）〜（３）の選択的な繰り返しによって達成される
ものである。尚、塗布膜１０ｅ、１０ｅには、実施例で
はビアホール導体３となる導体３１を形成する必要がな
く、選択的な露光処理・現像処理が不要となるが、例え
ば、端子電極４、５に相当する端子が、積層体の主面に
形成する場合には、塗布膜１０ｅや１０ｅにも選択的な
露光処理・現像処理が必要となる。

【００８９】次に、塗布膜１０ａ〜１０ｅ、導体膜２
０、導体３１とから成る未焼成状態の積層体を、個々の
積層体１に分割可能にするためにプレス成型により分割
溝を形成し、支持基体１５と積層体１とを分離したり、
また、支持基体１５と積層体１とを分離した後、個々の
積層体１の寸法を考慮して裁断したりする。

【００９０】次に、未焼成状態の積層体１を焼成する。

【００９１】焼成工程は、脱バインダ過程と焼結過程か
らなる。脱バインダ過程は、塗布膜１０ａ〜１０ｅ、コ
イルパターン２となる導体２０及びビアホール導体３の
導体３１に含まれる有機成分を消失するためであり、例
えば６００℃以下である。また、焼結過程は、塗布膜１
０ａ〜１０ｅのガラス成分を充分に軟化させて、セラミ
ック粉末の粒界に均一に充填させ、積層体１の一定強度
を達成させ、同時に、導体２０、３１の銀系粉末を粒成
長させて、低抵抗化させるとともに、セラミック層と一
体化させるものであり、酸化性雰囲気又は中性雰囲気で
ピーク温度８５０〜１０５０℃で行う。これにより、塗
布膜１０ａ〜１０ｅはセラミック層１ａ〜１ｅに、導体
膜２０はコイルパターン２に、導体３０はビアホール３
となる。

【００９２】その後、焼成された積層体１を、必要に応
じて分割溝に沿って分割を行い、端子電極４、５を形成
する。端子電極４はセラミック層１ａとセラミック層１
ｂとの間に配置されたコイルパターン２が露出する側の
端面に、端子電極５はセラミック層１ｄとセラミック層
１ｅとの間に配置されたコイルパターン２が露出する側
の端面に、夫々銀などの導電性ペーストを印刷・浸漬・
転写などの厚膜手法によって導体膜が形成され、その後
焼きつけ処理することにより下地導体膜が形成される。
さらに、電解メッキ法や無電解メッキ法などによって、
単層または積層構造のメッキ層を被着する。例えば、銀
などの下地導体膜上に、Ｎｉメッキ、半田メッキなどを
施す。

【００９３】以上のような本発明の積層インダクタ部品
の製造方法においては、セラミックセラミック層１ａ〜
１ｅとなる塗布膜１０ａ〜１０ｅが、スリップ材をドク
ターブレード法などの塗布方法で形成されるため、任意
の厚みで形成することができるとともに、塗布する表
面、即ち支持基体１５の表面や前までの積層工程で形成
した塗布膜１０ａ〜１０ｄの表面の形状にかかわらず、
その塗布した塗布膜１０ａ〜１０ｅの表面を均一な平坦
面とすることができる。

【００９４】これにより、積層数が増加しても、塗布膜
の表面は常に均一な平坦面であるため、この塗布膜上に
導体膜を形成するにあたり、高精度で形成でき、しか
も、積層ずれなどが一切起こらない。

【００９５】また、塗布膜１０ａ〜１０ｅに形成される
ビアホール導体３となる貫通凹部３０が、選択的な露光
処理と現像処理によって形成されるため、貫通凹部３０
の開口形状、開口径、即ちビアホール導体３の形状、径
を任意の大きさで簡単に形成できる。従って、コイルパ
ターン２の導体抵抗を考慮して、比較的大きな径のビア
ホール導体３をも非常に簡単に且つ確実に形成できる。

【００９６】さらに、ビアホール導体３となる導体３１
を形成するための貫通凹部３０に導電性ペーストを充填
する場合には、実際には凹部形状の貫通凹部３０に導電
性ペーストを充填するため、ビアホール導体３を緻密に
形成することができ、しかもコイルパターン２との接続
が確実に行うことができる。

【００９７】また、本実施例では、ビアホール導体３の
形成位置が、露光処理時に用いるフォトターゲット（薄
膜技術の微細加工に使用するもの）の位置制御によって
決定されるため、位置精度が従来に比較して格段に向上
し、簡単となる。従って、簡単且つ安定した積層構造を
達成できる積層インダクタ部品となる。

【００９８】尚、上述の実施例においては、最も基本的
なインダクタ部品で説明したが、図１６に示すように、
積層体１の厚み方向に貫通穴を形成し、コイルパターン
２、ビアホール導体３で構成されるコイルの中心部に、
フェライトコア部材６を配置しても構わない。特に、こ
れはセラミック層１ａ〜１ｇに絶縁体セラミック材料を
用いた場合に有効である。フェライトコア部材６は未焼
成状態の積層体１にフェライトコア部材６が配置される
プレス成型によって貫通穴を形成したり、また、ビアホ
ール導体３となる貫通凹部３０を形成する時に、各塗布
膜１０ａ〜１０ｅに露光・現像によって形成しても構わ
ない。

【００９９】また、端子電極４、５を積層体１の端面以
外に、積層体の表面又は裏面に形成しても構わない。こ
の場合には、一連に接続されたコイルパターン２の両端
から積層体１の主面にビアホール導体を延出させること
によって達成される。

【０１００】さらに、積層体１には、複数のコイルパタ
ーン２を形成しても構わないし、また、この複数のコイ
ルパターン２どうしを容量結合させて、Ｌ−Ｃのフィル
タ回路、共振回路、トランスを構成しても構わない。

【０１０１】さらに、積層体の一部に、コイルパターン
２と接続する内部配線を内装したり、さらに表面にコイ
ルパターン２と接続する表面配線を形成したり、電子部
品を搭載したりしても構わない。

【０１０２】さらに、支持基体１５に焼成済みセラミッ
ク基板を用いて、支持基体から積層体を剥離せず、この
支持基体を積層体の一部として用いることができる。こ
の場合、焼成済みセラミック基板表面に予めコイルパタ
ーンを形成しておいても構わない。

【０１０３】さらに、上述の製造方法では、スリップ材
として、ガラス−セラミックの場合で説明したが、スリ
ップ剤の固形成分として、Ｍｎ・Ｚｎフェライト、Ｎｉ
・Ｚｎフェライトなどの磁性体材料を用いても構わな
い。この場合、所定フェライト焼結体を造粒して用いる
ことになるが、固形成分にガラス成分と用いては所定フ
ェライトのもつ透磁率などの特性を低下させることがあ
るため、好ましくはＭｎ・Ｚｎフェライト、Ｎｉ・Ｚｎ
フェライトなどの磁性体セラミック材料を単独に用いる
ことが好ましい。尚、Ｎｉ・Ｚｎフェライトなどの焼結
体の温度など考慮すると、コイルパターン２となる導体
膜の金属成分として、金系、銀系、銅系などの材料を簡
単に用いることができる。

【０１０４】

【発明の効果】以上のように本発明によれば、コイルパ
ターン間の接続信頼性が向上し、その接続部分の導体抵
抗が低下でき、積層数の増加やコイルパターンの形状に
係わらず、常に安定して、塗布膜やコイルパターンの導
体膜を安定且つ確実に形成できる積層インダクタ部品の
製造方法となる。

【図面の簡単な説明】

【図１】本発明に係る積層インダクタ部品の外観斜視図
である。

【図２】図１中の積層体の分解斜視図である。

【図３】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図４】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図５】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図６】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図７】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図８】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図９】本発明の積層インダクタ部品の製造方法の一製
造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図１０】本発明の積層インダクタ部品の製造方法の一
製造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図１１】本発明の積層インダクタ部品の製造方法の一
製造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図１２】本発明の積層インダクタ部品の製造方法の一
製造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図１３】本発明の積層インダクタ部品の製造方法の一
製造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図１４】本発明の積層インダクタ部品の製造方法の一
製造工程を説明する図であり、（ａ）はその平面図、
（ｂ）は（ａ）中Ｘ−Ｘ線の断面図である。

【図１５】本発明の積層インダクタ部品の製造方法の一
製造工程を説明する工程流れ図である。

【図１６】本発明に係る他の積層インダクタ部品の断面
図である。

【符号の説明】

１・・・・・・・積層体１ａ〜１ｅ・・・セラミック層１０ａ〜１０ｅ・・・塗布膜２・・・・・・・コイルパターン２０・・・・・・コイルパターンとなる導体３・・・・・・・ビアホール導体３１・・・・・・ビアホール導体となる導体部材３０・・・・・・貫通凹部４、５・・・・・端子電極

フロントページの続き (72)発明者坂ノ上聡浩鹿児島県国分市山下町１番１号京セラ株式会社鹿児島国分工場内 (72)発明者古橋和雅鹿児島県国分市山下町１番１号京セラ株式会社鹿児島国分工場内 (72)発明者末永弘鹿児島県国分市山下町１番１号京セラ株式会社鹿児島国分工場内 (72)発明者中村淳一鹿児島県国分市山下町１番１号京セラ株式会社鹿児島国分工場内

Claims

【特許請求の範囲】

【請求項１】セラミック層を複数積層して成る積層体
に、各セラミック層間に配置したコイルパターンの導体
層と、該導体層どうしを接続するためにセラミック層の
厚み方向に形成されたビアホール導体とからなるコイル
を内装した積層インダクタ部品の製造方法において、下
記（１）〜（３）の工程を選択的に順次繰り返した後、
焼成工程を行うことを特徴とする積層インダクタ部品の
製造方法。支持基体上に、（１）光硬化可能なモノマーを含有するセラミックスリ
ップ材の塗布・乾燥によってセラミック層となるセラミ
ック塗布膜を形成する工程（２）前記セラミック塗布膜の一部を除去してビアホー
ル導体の貫通部を形成するために、前記セラミック塗布
膜に選択的な露光処理・現像処理する工程（３）前記貫通部に導電性ペーストを充填して、前記ビ
アホール導体となる導体を形成するとともに前記セラミ
ック塗布膜上に、導電性ペーストを印刷してコイルパタ
ーンの導体層となる導体膜を形成する工程。