JPH07326517A

JPH07326517A - 積層インダクタ基板

Info

Publication number: JPH07326517A
Application number: JP6119386A
Authority: JP
Inventors: Takanori Ikuta; 貴紀生田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1994-05-31
Filing date: 1994-05-31
Publication date: 1995-12-12
Anticipated expiration: 2018-12-10
Also published as: JP3476906B2

Abstract

(57)【要約】【目的】コイルと所定回路網とを積層体に一体化する
にあたり、コイルからの漏洩磁束を完全に遮断して、信
頼性の高い回路動作を達成できる積層インダクタ基板を
提供する。【構成】第１の発明は、セラミック層１ａ〜１ｇを複数
積層して成る積層体１に、各層間に配置されたコイルパ
ターン２ｂ〜２ｇ、各層に形成されコイルパターン２ｂ
〜２ｇどうしを接続するビアホール導体３ｂ〜３ｆから
成るコイルを内装するとともに、内部配線８、ビアホー
ル導体９によって所定回路を内層して成る積層インダク
タ基板であって、前記コイルの周囲に、異なる層間に配
置された導体パターン４ｂ〜４ｇ、５ｂ〜５ｇとその導
体パターン４ｂ〜４ｇ、５ｂ〜５ｇの両端を接続するビ
アホール導体６ａ〜６ｂ、７ａ〜７ｂによる閉ループ回
路が積層方向に多数配置したり、シールド壁４４、５４
が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミック層もしくは
磁性体材料の層からなる積層体内に、該層間に配置した
コイルパターンによって構成されるコイル、内部配線に
よって構成される所定回路網を内装した積層インダクタ
基板に関するものであり、特に、コイルの側面方向への
漏洩磁束防止に優れた積層インダクタに関するものであ
る。

【０００２】

【従来の技術】一般に、インダクタ部品は、コア部材に
絶縁被覆された導線を巻回して構成され、シールドケー
スに収納され、所定プリント配線基板に実装されてい
た。

【０００３】また、近時、電子機器などの実装機器の小
型化の要求に伴い、積層セラミック技術を応用した積層
インダクタがある。この構造は、複数のセラミック層か
ら成る積層体において、各セラミック層の各層間にコイ
ルパターンを形成し、また各セラミック層にビアホール
導体を形成して、複数のコイルパターンとビアホール導
体とでコイルを達成するとともに、各セラミック層の各
層間に所定回路となる内部配線を形成し、また各セラミ
ック層にビアホール導体を形成して、所定回路を達成し
た積層インダクタ基板がある（特開昭６３−２９９１０
号参照）。

【０００４】さらに、上述のコイルの漏洩磁束を防止す
る方法としては、本出願人は先に、コイルの周囲に、積
層体の積層方向を貫く例えば４つの複数のビアホール導
体を形成した積層インダクタを提案した。

【０００５】この積層インダクタは、図８に示すよう
に、例えば積層体８０は、例えば９層のセラミック層８
１ａ〜８１ｆ、８１ｘ、８１ｙから構成されており、セ
ラミック層８１ｘ、８１ａ〜８１ｆの各層間には所定タ
ーン数、例えば１ターンのコイルパターン８２ａ〜８２
ｆが配置されており、さらに、セラミック層８１ａ〜８
１ｅには、各コイルパターン８２ａ〜８２ｅの他端と各
コイルパターン８２ｂ〜８２ｆの一端とを接続するため
のビアホール導体８３ａ〜８３ｅが形成されている。こ
れにより、コイルパターン８２ａの一端からコイルパタ
ーン８２ｆの他端で一連のコイルが達成される。

【０００６】このコイルからの漏洩磁束を防止するため
に、例えば、セラミック層８１ｘ、８１ｙ上に短絡導体
膜８４ｘ、８４ｙを形成し、各セラミック８１ｘ、８１
ａ〜８１ｆの周囲には、短絡導体膜８４ｘ、８４ｙを接
続するビアホール導体８５ａ〜８５ｄが形成されてい
る。

【０００７】これにより、短絡導体膜８４ｘ、８４ｙ及
びビアホール導体８５ａ〜８５ｄによって、コイルの周
囲には４つの閉ループ回路が形成されることになる。

【０００８】

【発明が解決しようとする課題】ここで、この積層イン
ダクタ内に、所定回路網を内装する積層インダクタ基板
において、コイルの特性や回路の構成によもよるが、例
えばコイルをトランスとして用いる場合、所定コイルを
達成するためのコイルパターンの積層数と、所定回路網
を形成するに必要な内部配線の積層数とでは、コイルパ
ターンの積層数が多く必要となる。

【０００９】このような場合、短絡導体膜８４ｘ、８４
ｙ、ビアホール導体８５ａ〜８５ｄから成る閉ループ回
路の開口が大きくなり、コイルからの漏洩磁束を閉ルー
プ回路で、充分に電流に変化させることができず、若干
量の漏洩磁束が発生してしまうという問題が発生してい
た。

【００１０】これにより、所定回路網に悪影響を与えて
しまい、所定回路の動作に誤動作を与えることが考えら
れる。

【００１１】本発明は、上述の問題点に鑑みて、案出さ
れたものであり、その目的は、コイルと所定回路網とを
積層体に一体化するにあたり、コイルからの漏洩磁束を
完全に遮断して、信頼性の高い回路動作を達成すること
ができる積層インダクタ基板を提供することにある。

【００１２】

【課題を解決するための手段】第１の発明の積層イダク
タ基板は、セラミック層もしくは磁性体層を複数積層し
て成る積層体に、各層間に配置されたコイルパターン、
各層に形成されコイルパターンどうしを接続するビアホ
ール導体から成るコイルを内装するとともに、各層に配
置した内部配線から成る所定回路網を内装して成る積層
インダクタ基板において、前記コイルの周囲に導体パタ
ーンとその導体パターンの両端を接続するビアホール導
体による閉ループ回路を積層方向に多数配置したもので
ある。

【００１３】第２の発明の積層インダクタ基板は、セラ
ミック層もしくは磁性体層を複数積層して成る積層体
に、各層間に配置されたコイルパターン、各層に形成さ
れコイルパターンどうしを接続するビアホール導体から
成るコイルを内装するとともに、各層に配置した内部配
線から成る所定回路網を内装して成る積層インダクタ基
板において、前記コイルの周囲に、積層体の積層方向に
貫くシールド壁が形成されたものである。

【００１４】

【作用】第１、第２の発明のいずれによっても、複数積
層したセラミック層内に配置されたコイルの周囲に、異
なる層間に配置された導体パターンとその導体パターン
の両端を接続するビアホール導体による閉ループ回路を
積層方向に多数配置した（第１の発明）、又は積層方向
の厚みを貫くようにシールド壁が配置されている（第２
の発明）。

【００１５】従って、コイル周囲へのコイルの漏洩磁束
を、積層方向に配置された複数の閉ループ回路で、ま
た、積層方向に壁状に形成されたシールド壁によって有
効に遮断することができ、同一積層体内に形成した回路
網に対して悪影響を与えることがなく、安定した回路動
作が可能となる。

【００１６】

【実施例】以下、本発明の積層インダクタ基板を図面を
用いて詳説する。

【００１７】図１は、第１の発明の積層インダクタ基板
の外観斜視図であり、図２は断面図を示す、図３は積層
体のコイル部分の分解斜視図を示す。

【００１８】図１において、積層インダクタ基板１０
は、セラミック層もしくは磁性体材料層が複数積層され
た積層体１とから主に構成されて、必要に応じて積層体
１の主面に端子電極、接続用パッドを含む表面配線２
０、やチップ状電子部品、リード型電子部品、ＩＣチッ
プなどの電子部品３０が搭載されている。尚、実施例で
は、コイル特性を向上させるために積層体１のコイルの
中心部に貫通穴１１を形成し、この貫通穴１１に積層方
向の上下から概略Ｅ字状の部材４０ａ、４０ｂからなる
コア部材４０を配置している。

【００１９】積層体１は、図２、３に示すように、アル
ミナなどを絶縁体セラミック、Ｍｎ・Ｚｎフェライトな
どの磁性体材料（広義でセラミックとする）と必要に応
じて添加するガラス成分を含むセラミック層１ａ〜１ｇ
が積層されており、その各セラミック１ａ〜１ｇ層間に
は、コイル成分を構成するコイルパターン２ｂ〜２ｇ、
このコイルと接続する所定回路とを構成する内部配線８
・・・とが配置されている。尚、図３では、セラミック
層１ｃ〜１ｇとの層間の内部配線８・・・を省略してい
る。

【００２０】また、積層体１には、コイル成分の中心軸
を貫通穴１１が形成されおり、この貫通穴１１に２つの
Ｅ字状部材４０ａ、４０ｂを組み合わせて成るコア部材
４０が配置される。

【００２１】コイル成分は、各セラミック層１ａと１
ｂ、１ｂと１ｃ・・・に配置されたコイルパターン２
ｂ、２ｃ・・・と、各セラミック層１ｂ〜１ｆを貫くビ
アホール導体３ｂ〜３ｆとによって達成される。

【００２２】即ち、コイルパターン２ｂの他端は、ビア
ホール導体３ｂを介してコイルパターン２ｃの一端に接
続し、コイルパターン２ｃの他端は、ビアホール導体３
ｃを介してコイルパターン２ｄの一端に接続し、コイル
パターン２ｄの他端は、ビアホール導体３ｄを介してコ
イルパターン２ｅの一端に接続し、コイルパターン２ｅ
の他端は、ビアホール導体３ｅを介してコイルパターン
２ｆの一端に接続し、コイルパターン２ｆの他端は、ビ
アホール導体３ｆを介してコイルパターン２ｇの一端に
接続している。これにより、コイルパターン２ｂの一端
からコイルパターン２ｇの他端で所定ターン数のコイル
が達成されることになる。

【００２３】尚、コイルパターン２ｂの一端、コイルパ
ターン２ｇの他端は、積層体１の回路を構成する内部配
線８に接続されたり、また、積層体の主面に導出されて
表面配線２０などに接続される。

【００２４】回路網は、各セラミック層１ａと１ｂ、１
ｂと１ｃ・・・に配置された内部配線８・・、及び所定
回路網に応じて各内部配線８間を接続するビアホール導
体９・・から構成されており、さらに、内部配線８の一
部は、積層体１の主面の表面配線２０などに接続されて
いる。

【００２５】ここで、本発明の特徴的なことは、コイル
パターン２ｂ〜２ｇ、ビアホール導体３ｂ〜６ｇから成
るコイル成分と内部配線８・・・、ビアホール導体９・
・・から成る所定回路網との間に、即ちコイル成分の周
囲、図では対向する二辺に、導体パターン４ｂ〜４ｇ、
５ｂ〜５ｇとビアホール導体６ａ、６ｂ、７ａ、７ｂか
ら成る複数の、例えば５つの閉ループ回路を積層方向に
配置したことである。

【００２６】例えば、一方側の導体パターン４ｂと導体
パターン４ｃとをその両端でビアホール導体６ａ、６ｂ
とで接続して第１の閉ループ回路を構成し、導体パター
ン４ｃと導体パターン４ｄとをその両端でビアホール導
体６ａ、６ｂｃとで接続して第２の閉ループ回路を構成
し、導体パターン４ｄと導体パターン４ｅとをその両端
でビアホール導体６ａ、６ｂとで接続して第３の閉ルー
プ回路を構成し、導体パターン４ｅと導体パターン４ｆ
とをその両端でビアホール導体６ａ、６ｂとで接続して
第４の閉ループ回路を構成し、導体パターン４ｆと導体
パターン４ｇとをその両端でビアホール導体６ａ、６ｂ
とで接続して第５の閉ループ回路を構成する。尚、コイ
ルの他方側も同様に導体パターン５ｂ〜５ｅ、ビアホー
ル導体７ａ、７ｂによって５つの閉ループ回路を形成し
ている。

【００２７】尚、図２において、導体パターン４ｂ〜４
ｅ、ビアホール導体６ａ、５ｂによって形成される閉ル
ープ回路群を「４」で表記して、導体パターン５ｂ〜５
ｅ、ビアホール導体７ａ、７ｂによって形成される閉ル
ープ回路群を「５」で表記している。また、何れかの閉
ループ回路は内部配線８・・・や表面配線２０のアース
電位に接続することが望ましい。

【００２８】また、別の構造として、図４に示すよう
に、各セラミック層１ａ〜１ｇの間に上述のコイルパタ
ーン２ａ〜２ｂ（総称して２と記す）を配置するととも
に、セラミック層１ａと１ｂとの間に導体パターン４１
ｂ、５１ｂを、セラミック層１ｃ〜１ｆとの間に並設さ
れた導体パターン４１ｃ〜４１ｆ、４２ｃ〜４２ｆ、５
１ｃ〜５１ｆ、５２ｃ〜５２ｆを、セラミック層１ｂ〜
１ｆに導体パターン４１ｇ、５１ｇを夫々配置する。ま
た、セラミック層１ｂ〜１ｆの導体パターン４１ｂ〜４
１ｇ、４２ｃ〜４２ｆ、５１ｂ〜５１ｇ、５２ｃ〜５１
ｆの両端位置に、セラミック層１ｂ〜１ｆの厚みを貫く
ビアホール導体６１ｂ〜６１ｆ、６２ｂ〜６２ｆ、７１
ｂ〜７１ｆ、７２ｂ〜７２ｆを形成する。

【００２９】これにより、コイルの一方側において、導
体パターン４１ｂと導体パターン４１ｃとをその両端で
ビアホール導体６１ｂ、６２ｂとで接続して第１の閉ル
ープ回路を構成し、導体パターン４２ｃと導体パターン
４２ｄとをその両端でビアホール導体６１ｃ、６２ｃと
で接続して第２の閉ループ回路を構成し、導体パターン
４１ｄと導体パターン４１ｅとをその両端でビアホール
導体６１ｄ、６２ｄとで接続して第３の閉ループ回路を
構成し、導体パターン４２ｅと導体パターン４２ｆとを
その両端でビアホール導体６１ｅ、６２ｅとで接続して
第４の閉ループ回路を構成し、導体パターン４１ｆと導
体パターン４１ｇとをその両端でビアホール導体６１
ｆ、６２ｆとで接続して第５の閉ループ回路を構成され
ることになる。尚、コイルの他方側も導体パターン５１
ｂ〜５１ｇ、５２ｃ〜５１ｆ及びビアホール導体７１ｂ
〜７１ｆ、７２ｂ〜７２ｆによって５つの閉ループ回路
が構成される。

【００３０】さらに、別の構造として、図５に示すよう
に、各セラミック層１ａ〜１ｇの間に上述のコイルパタ
ーン２ａ〜２ｂ（総称して２と記す）を配置するととも
に、セラミック層１ａ〜１ｇとの間に導体パターン４３
ｂ〜４３ｇ、５３ｂ〜５３ｇを配置し、また、セラミッ
ク層１ｂ〜１ｆの導体パターン４３ｂ〜４３ｇ、５３ｂ
〜５１ｇの両端位置にビアホール導体６３ａ〜６３ｃ、
６４ａ〜６４ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃを形
成する。

【００３１】これにより、例えばコイルの一方側におい
て、３つの閉ループ回路が形成されている。即ち、導体
パターン４３ｂと導体パターン４３ｄと、その両端を接
続するセラミック層１ｂ、１ｃの厚み貫らぬくビアホー
ル導体６３ａ、６４ａとによって第１の閉ループ回路を
構成し、導体パターン４３ｃと導体パターン４３ｆと、
その両端を接続するセラミック層１ｃ、１ｄ、１ｅの厚
み貫らぬくビアホール導体６３ｂ、６４ｂとによって第
２の閉ループ回路を構成し、導体パターン４３ｅと導体
パターン４３ｇと、その両端を接続するセラミック層１
ｅ、１ｆの厚み貫らぬくビアホール導体６３ｃ、６４ｃ
とによって第３の閉ループ回路を構成する。尚、コイル
の他方側においても、導体パターン５３ｂ〜５３ｇ、ビ
アホール導体７３ａ〜７３ｃ、７４ａ〜７４ｃによって
３つの閉ループ回路が構成されている。尚、図４、図５
においては、コア部材４０が配置される貫通穴、所定回
路を達成するための内部配線、表面配線２０を省略し
た。

【００３２】上述の図３〜図５において、図３では、各
セラミック層１ｂ〜１ｇの厚み分で、積層方向に５つの
閉ループ回路を配置し、且つ導体パターン４ｂ〜４ｇ、
５ｂ〜５ｇが共用しており、図４では各セラミック層１
ｂ〜１ｇの厚み分、積層方向に５つの閉ループ回路を構
成し、且つ導体パターン４１ｂ〜４１ｇ、４２ｃ〜４２
ｆ、５１ｂ〜５１ｇ、５２ｃ〜５２ｆが独立されてお
り、図５では複数の層、２層又は３層の厚み分で、積層
方向に複数の閉ループ回路を構成され、その閉ループ回
路が互いに重なりあっている。

【００３３】以上のように、コイルパターン２ｂ〜２ｇ
から成るコイルの周囲で、積層体１の積層方向に複数の
閉ループ回路が複数が配置されているので、閉ループ回
路の開口を小さくすることができ、コイル成分から発生
する漏洩磁束を有効に防止することができる。

【００３４】これにより、内部配線８・・・から成る所
定回路網側に影響を与えることがなく、特に、積層イン
ダクタに所定回路網を複合化した積層インダクタ基板に
おいては、極めて有効な構造と言える。

【００３５】上述のような積層インダクタ基板の製造方
法としは、多層セラミック基板の製造方法に用いられる
周知の方法すべて適用できる。最も一般的なグリーンシ
ート多層方法で、図３の積層体を例に簡単に説明する。

【００３６】まず、アルミナや各種フェライト（本発明
では広義にフェライト焼結体をセラミックという）など
のセラミック粉末、必要に応じてガラスフリットの固形
成分に有機ビヒクルなどを混合して、スリップ材化し、
ドクターブレード法などでテープ化し、所定形状のグリ
ーンシートを作成する。

【００３７】その後、セラミック層１ｂ〜１ｆに対応す
るグリーンシートに、コイル構造、所定回路構造、閉ル
ープ回路の構造に応じて、ビアホール導体３ｂ〜３ｆ、
６ａ、６ｂ、７ａ、７ｂ、９となる貫通穴をパンチ加工
により形成する。

【００３８】次に、セラミック層１ｂ〜１ｆに対応する
グリーンシートに形成した貫通穴に導電性ペーストを充
填印刷するとともに、各グリーンシート上に、コイルパ
ターン２ｂ〜２ｄ、導体パターン４ｂ〜４ｇ、５ｂ〜５
ｇ、内部配線８・・・となる導体膜を導電性ペーストの
印刷により形成する。

【００３９】尚、セラミック層１ａ、１ｇとなるグリー
ンシートには、内部配線８と表面配線２０との接続に応
じて、またコイルパターン２ａ、２ｇと表面配線２０と
の接続に応じて、ビアホール導体となる貫通穴を形成
し、導電性ペーストの充填を行う。

【００４０】このようして得られたグリーンシートをセ
ラミック層１ａ〜１ｇの積層順序を考慮して、積層・圧
着を行う。また、最終的な積層インダクタ基板の形状と
なるように分割溝を形成するとともに、必要に応じて、
コイルの中心軸にコア部材が配置される貫通穴をプレス
成型で形成する。

【００４１】次に、焼成処理を行う。焼成処理は脱バイ
ンダー工程と焼結工程とから成る。

【００４２】その後、必要に応じて、表面配線２０を焼
きつけ処理により形成し、所定形状に分割を行い、電子
部品３０やコア部材４０を搭載・装着する。

【００４３】次に、本発明の第２の発明について、図６
の断面図及び、図７の積層体１の分解斜視図を用いて説
明する。

【００４４】コイルパターン２ｂ〜２ｇから構成される
コイルの周囲、例えば、内部配線８からなる所定回路と
分離するように、積層体１の積層方向を貫くようにシー
ルド壁４４、５４が形成されている。

【００４５】具体的には、シールド壁４４、５４は、セ
ラミック層１ｂ〜１ｆの厚みを貫く直線状の導体４４ｂ
〜４４ｆ、５４ｂ〜５４ｆ及びセラミック層１ｇ上に形
成した直線状の導体膜４４ｇ、５４ｇとが積層方向に互
いに接続して構成されている。ここで、セラミック層１
ｇの厚みを貫通していないのは、例えば積層体１の表面
に露出すると表面配線２０（裏面側にも表面配線を形成
することは任意にできる）の設計の制約事項となるの
で、例えば、シールド壁４４、５４をアース電位とする
ためには、あえてセラミック層１ａや１ｇを貫通するよ
うに形成して、表面の露出部分でもってアース導体と接
続しても構わない。

【００４６】これにより、コイル成分の漏洩磁束はシー
ルド壁４４、５４によって完全に遮断され、漏洩磁束に
よる回路の誤動作が完全に防止することができる。

【００４７】ここで、コイルの周囲に、積層方向に渡っ
て一面の壁状の導体膜を形成することは、通常のグリー
ンシート多層方法では不可能であり、また、セラミック
ペーストと導電性ペーストの選択的な印刷のと繰り返し
による印刷多層であっても、積層数が増加するとシール
ド壁の周辺において積層ずれが発生してしまい実質的に
不可能である。

【００４８】このような構造を達成するために、以下の
選択的な露光処理・現像処理を行う製造方法によって達
成される。

【００４９】まず、積層工程に用いる支持基板、セラミ
ック層となるセラミックスリップ材、導電性ペーストを
準備する。

【００５０】支持基板は、セラミック基板、ガラス基
板、耐熱性樹脂フィルムなどが例示でき、支持基板から
積層体を剥離することを容易にするため、支持基板の表
面に水溶性シートや発泡反応を行う発泡層を形成しても
構わない。

【００５１】セラミックスリップ材は、セラミック粉
末、必要に応じてガラス材料、光硬化可能なモノマー、
有機バインダと、有機又は水系溶剤を均質混練して得ら
れる。

【００５２】セラミック粉末としては、クリストバライ
ト、石英、コランダム（αアルミナ）、ムライト、ジル
コニア、コージェライト等の粉末、Ｍｎ−Ｚｎフェライ
ト、Ｎｉ−Ｚｎフェライトの焼結体などが例示できる。

【００５３】ガラス材料としては、複数の金属酸化物を
含むガラスフリットであり、焼成処理した後にコージェ
ライト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウイレマイト、ドロマイト、ペタライ
ト及びその置換誘導体の結晶を少なくとも１種析出する
ものが好ましい。その一例として、Ｂ₂Ｏ₃、Ｓｉ
Ｏ₂、Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化物を含む
ものである。

【００５４】光硬化可能なモノマーは、熱分解性に優れ
たものであり、スリップ材の塗布・乾燥後の露光によっ
て光重合されるものであり、遊離ラジカルの形成、連鎖
生長付加重合が可能で、２級もしくは３級炭素を有した
モノマーが好ましく、例えば少なくとも１つの重合可能
なエチレン系基を有するブチルアクリレート等のアルキ
ルアクリレートおよびそれらに対応するアルキルメタク
リレートが有効である。また、テトラエチレングリコー
ルジアクリレート等のポリエチングリコールジアクリレ
ートおよびそれらに対応するメタクリレートなどが挙げ
られる。

【００５５】有機バインダーは、スリップの粘性を決め
るものである為、固形分との濡れ性も重視せねばなら
ず、アクリル酸もしくはメタクリル酸系重合体のような
カルボキシル基、アルコール性水酸基を備えたエチレン
性不飽和化合物が好ましい。

【００５６】溶剤として、有機系溶剤の他に、水系溶剤
を用いることができるが、この場合、光硬化可能なモノ
マー及び有機バインダは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００あり、好ましくは５〜１００である。

【００５７】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。

【００５８】次に、導電性ペーストは、Ａｕ単体、Ａｕ
−Ｐｔなどの金系、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｄ
−Ｐｔなどの銀系、Ｃｕ単体、Ｃｕ−Ｐｄなどの銅系、
Ｍｏ、Ｗなど高融点金属系などの金属材料と低融点ガラ
ス成分と有機バインダーと有機溶剤、光硬化モノマーと
を均質混練したものが用いられる。

【００５９】金属材料は、積層体の焼成温度、即ちセラ
ミック層１ａ〜１ｇの焼結挙動と近似させることが重要
であり、例えば、スリップ材にガラス−セラミック等セ
ラミック材料を用いて、低温焼成（８５０〜１０５℃で
焼成）する場合には、金系、銀系、銅系材料が用いられ
る。また、スリップ材に主にアルミナセラミックを用い
る場合には、ＰｔやＰｄの比率が高い金系、銀系、銅系
材料や高融点金属が用いられる。

【００６０】低融点ガラス成分は、特に積層体の焼成温
度、即ちセラミック層１ａ〜１ｇの焼結挙動と近似させ
るものであり、そのガラス成分の屈伏点を７００〜８０
０℃となるものを使用することが重要である。

【００６１】また、有機バンイダー、有機溶剤、さら
に、必要に応じて混練する光硬化モノマーはスリップ材
と同一である。

【００６２】次に、積層工程を説明する。

【００６３】まず、支持基板の表面にスリップ材を用い
てセラミック層１ｇとなる塗膜を形成する。具体的に
は、塗膜は、例えば固形成分としてガラス−セラミック
から成るスリップ材を塗布し、乾燥処理して、４０〜１
２０μｍ程度になるように、塗布、乾燥して形成する。
実施例では、セラミック層１ｇにビアホール導体が形成
されていないため、選択的な露光・現像処理は省略でき
るが、塗膜を全面に露光処理のみを行うことが望まし
い。

【００６４】ここで、塗布方法は、塗膜の表面を均一に
するために用いられるために、例えば、ドクターブレー
ド法（ナイフコート法）、ロールコート法、印刷法など
が挙げられる。特に、ドクターブレード法では、支持基
板などの表面（塗布面）状況にかかわらず、塗布した塗
膜の表面をブレードでさらえるために、塗布後の塗膜の
表面が平坦化することができる。

【００６５】また、乾燥方法としては、バッチ式乾燥
炉、インライン式乾燥炉を用いて行われ、乾燥条件は、
１２０℃以下が望ましい。また、急激な乾燥は、表面に
クラックを発生される可能性があるため、急加熱は避け
ることが重要となる。

【００６６】さらに、露光処理は、塗膜の全面に、低
圧、高圧、超高圧の水銀灯系露光光を、例えば強度１０
〜２０ｍＪ／ｃｍ²程度、時間１５〜３０秒程度照射し
て、塗膜中の光硬化モノマーに重合反応を起こして、硬
化を行う。

【００６７】次に、上述の塗布した塗膜の表面に、セラ
ミック層１ｇとラミック層１ｅとの層間に配置されるコ
イルパターン２ｇ、内部配線８、導体パターン４４ｇと
なる導体膜を形成する。

【００６８】具体的には、例えば導電性材料として、銀
系導体材料を有し、且つ光硬化モノマーを含有するＡｇ
系導電性ペーストを用いてスクリーン印刷によって所定
形状に印刷し、乾燥を行い、露光による光硬化を行う。

【００６９】ここで、光硬化処理は、上述の塗膜の光硬
化処理と同様の条件で行う。この導体膜の光硬化処理
は、次のセラミック層１ｆとなる塗膜を形成し、選択的
な露光・現像した時、この導体膜の一部が露出すること
になるが、この現像液によって導体膜が侵されないよう
にするものである。尚、現像処理の条件を制御すること
により、あえて導体膜を光硬化させる必要がないことで
できる。

【００７０】次に、セラミック層１ｇとなる塗膜上に形
成された導体膜を完全に被覆するように、セラミック層
１ｆとなる塗膜を形成する。

【００７１】具体的には、セラミック層１ｇとなる塗膜
と同様に上述のスリップ材を用いて塗布・乾燥を行う。

【００７２】次に、セラミック層１ｆの厚み方向を貫く
ビアホール導体３ｆ、９、シールド壁４４、５４（４４
ｆ、５４ｆ）となる貫通凹部を塗膜に形成する。

【００７３】具体的には、セラミック層１ｆとなる塗膜
においてビアホール導体３、７、シールド壁４４、５４
の一部４４ｆ、５４ｆとなる部分に貫通凹部（下側開口
が塗膜や導体によって閉塞されているので、貫通凹部と
いう）が形成されるように溶化部を選択的に露光処理で
形成するとともに、この溶化部を現像処理によって除去
することによって達成される。

【００７４】上述の選択的な露光処理は、塗膜中の光硬
化モノマーが、露光光の照射によって光重合されるネガ
型であるため、貫通凹部となる溶化部のみが露光光が照
射されないようにして行われる。これは、例えば、塗膜
の表面に、貫通凹部となる溶化部のみが露光処理されな
いように所定パターンが形成されたフォトターゲットを
載置して、上述の露光条件で露光処理を行う。

【００７５】上述の現像処理は、クロロセン、１，１，
１−トリクロロエタン、アルカリ現像溶剤を例えばスプ
レー現像法やパドル現像法によって、少なくとも溶化部
に噴射したり、接触したりして現像処理を行う。具体的
な現像条件として、例えばスプレー方で３０秒程度の噴
射により行われる。その後、必要に応じて洗浄及び乾燥
を行なう。

【００７６】次に、セラミック層１ｆとなる塗膜の貫通
凹部にビアホール導体３、７、シールド壁４４、５４の
一部となる導体を充填し、同時に塗膜上に、セラミック
層１ｆとセラミック層１ｄとの間に配置されるコイルパ
ターン２ｆ、内部配線８となる導体膜を形成する。

【００７７】具体的には、上述の導電性ペーストを用い
て、印刷などにより、貫通凹部に導体を充電し、同時に
コイルパターン２ｆ、内部配線８となる導体膜を形成す
る。

【００７８】また、ディスペンサーなどを用いて貫通凹
部に導電性ペーストの供給によって行った後、コイルパ
ターン２ｆ、内部配線８となる導体膜を印刷しても構わ
ない。

【００７９】次に、導電性ペーストを所定形状に印刷可
能なスクリーン印刷により印刷形成し、乾燥処理後、露
光処理により光硬化を行う。

【００８０】同様にして、セラミック層１ｄとなる塗膜
をスリップ材の塗布・乾燥により形成し、ビアホール導
体３ｄ、９、シールド壁４４、５４の一部４４ｄ、５４
ｄとなる貫通凹部を選択的な露光・現像処理によって形
成し、塗膜の貫通凹部にビアホール導体３ｄ、９、シー
ルド壁４４、５４の一部４４ｄ、５４ｄとなる導体を充
填するとともに、コイルパターン２ｄ、内部配線８・・
となる導体膜を形成し、最後にセラミック層１ａとなる
塗膜をスリップ材の塗布・乾燥により形成する。

【００８１】尚、セラミック層１ａにビアホール導体９
を形成する場合、上述のように塗膜の選択的な露光処理
・現像処理後、導電性ペーストで貫通凹部を充填して、
未焼成の積層体が完成する。

【００８２】次に、積層インダクタ基板の形状に応じて
プレス成型により分割溝を形成し、支持基板と積層体と
を分離したり、また、支持基板と積層体とを分離した
後、個々の積層体本体の寸法を考慮して裁断したりす
る。

【００８３】次に、未焼成状態の積層体を焼成する。

【００８４】焼成工程は、脱バインダ過程と焼結過程か
らなる。脱バインダ過程は、塗膜、コイルパターン２、
内部配線６となる導体膜及びビアホール導体３、９、シ
ールド壁４４、５４となる導体に含まれる有機成分を焼
失するためであり、例えば６００℃以下である。

【００８５】また、焼結過程は、塗膜のガラス成分を充
分に軟化させて、セラミック粉末の粒界に均一に充填さ
せ、積層体の一定強度を達成させ、同時に、導体膜の銀
系粉末を粒成長させて、低抵抗化させるとともに、絶縁
層と一体化させるものであり、酸化性雰囲気又は中性雰
囲気でピーク温度８５０〜１０５０℃で行う。これによ
り、各塗膜はセラミック層１ａ〜１ｅに、導体膜はコイ
ルパターン２ｂ〜２ｆ、内部配線８に、導体はビアホー
ル導体３ｂ〜３ｆ、９、シールド壁４４、５４となる。

【００８６】その後、焼成された積層体１を必要に応じ
て端子電極を含む表面配線２０を導電性ペーストの焼き
つけにより形成し、また分割溝に沿って分割を行い、さ
らに各種電子部品やコア部材４を配置する。

【００８７】以上のような本発明の積層インダクタ基板
の製造方法においては、光硬化モノマーを含むスリップ
材を用いてセラミック層１ａ〜１ｅを形成され、また、
塗膜の選択的な露光処理・現像処理によって、塗膜中の
任意の箇所にビアホール導体３ｂ〜３ｆ、９やシールド
壁４４、５４となる貫通凹部を形成し、この貫通凹部へ
の導電性ペーストの充填によってビアホール導体３ｂ〜
３ｆ、９やシールド壁４４、５４の一部を簡単に形成す
ることができる。

【００８８】従って、シールド壁４４、５４がセラミッ
ク層１ｂ〜１ｆの全幅を貫きセラミック層を分断するよ
うな形状であっても、ビアホール導体３の形状、径を任
意の大きさで簡単に形成でき、コイルの漏洩磁束を完全
に遮断することができ、内部配線８などから成る所定回
路の動作に誤動作を与えることが皆無となる。

【００８９】尚、上述の実施例において、閉ループ回路
やシールド壁４４、５４がコイルの周囲の対向する２辺
に形成させれているが、コイルを全て取り囲むように、
４辺に夫々形成したり、また、コイルの全周囲を取り囲
む１つのシールド壁を形成しても構わない。

【００９０】また、上述の実施例では、積層体１内に１
つのコイルが形成されているが、複数のコイルを形成し
て、これらをコア部材で結合したトランス部品としても
構わない。

【００９１】さらに、支持基板に焼成済みセラミック基
板を用いて、支持基板から積層体を剥離せず、この支持
基板を積層体の一部として用いることができる。この場
合、焼成済みセラミック基板表面に予めコイルパターン
を形成しておいても構わない。

【００９２】

【発明の効果】以上、本発明によればコイルから発生す
る漏洩磁束を閉ループ回路で、またシールド壁によって
遮断することができ、同一積層体内に配置した内部配線
からなる所定回路網に悪影響を与えることがなく、安定
した回路動作が可能となる。

【００９３】また、積層体の積層方向にシールド壁を形
成する場合であっても、光モノマーを含有するスリップ
材で塗膜を形成し、この塗膜を選択的な露光処理・現像
処理、さらに現像処理によって形成された貫通凹部に導
体を充填することによって、簡単、且つ確実に積層イン
ダクタ基板を形成することができる。この時、積層数の
増加やコイルパターンの形状に係わらず、常に安定し
て、塗膜やコイルパターンの導体膜を安定且つ確実に形
成できる。

【図面の簡単な説明】

【図１】第１の発明に係る積層インダクタ基板の外観斜
視図である。

【図２】第１の発明に係る積層インダクタ基板の断面図
である。

【図３】図１中の積層体の分解斜視図である。

【図４】第１の発明の他の積層インダクタ基板の積層体
のの分解斜視図である。

【図５】第１の発明の別の積層インダクタ基板の積層体
の分解斜視図である。

【図６】第２の発明に係る積層インダクタ基板の断面図
である。

【図７】第２の発明に係る積層インダクタ基板の積層体
の分解斜視図である。

【図８】従来の積層インダクタ部品の積層体の分解斜視
図である。

【符号の説明】

１・・・・・・積層体１ａ〜１ｇ・・・・シート２ｂ〜２ｇ・・・・コイルパターン３ｂ〜３ｆ・・・・ビアホール導体４ｂ〜４ｇ、５ｂ〜５ｇ・・・・導体パターン６ａ、６ｂ、７ａ、７ｂ・・・・ビアホール導体 41b 〜41g 、42c 〜42f 、51b 〜51g 、52c 〜52f ・・
・導体パターン 61b 〜61f 、 62b 〜62f 、71b 〜71f 、72b 〜72f ・・
・ビアホール導体４３ｂ〜４３ｇ、５３ｂ〜５３ｇ・・・導体パターン 63a 〜63c 、 64a 〜64c 、73a 〜73c 、 74a 〜74c ・・
・ビアホール導体 8 ・・・・・内部配線 9 ・・・・・ビアホール導体 44、54・・・シールド壁

Claims

【特許請求の範囲】

【請求項１】セラミック層もしくは磁性体層を複数積
層して成る積層体に、各層間に配置されたコイルパター
ン、各層に形成されコイルパターンどうしを接続するビ
アホール導体から成るコイルを内装するとともに、各層
に配置した内部配線から成る所定回路網を内装して成る
積層インダクタ基板において、前記コイルの周囲に、異なる層間に配置した導体パター
ンとその導体パターンの両端に形成したビアホール導体
との接続によって形成した閉ループ回路を積層方向に複
数配置したことを特徴する積層インダクタ基板。
【請求項２】セラミック層もしくは磁性体層を複数積
層して成る積層体に、各層間に配置されたコイルパター
ン、各層に形成されコイルパターンどうしを接続するビ
アホール導体から成るコイルを内装するとともに、各層
に配置した内部配線から成る所定回路網を内装して成る
積層インダクタ基板において、前記コイルの周囲に、積層体の積層方向に貫くシールド
壁が形成されていることを特徴する積層インダクタ基
板。