JP3389383B2 - 高周波複合回路ブロックおよびその製造方法 - Google Patents

高周波複合回路ブロックおよびその製造方法

Info

Publication number
JP3389383B2
JP3389383B2 JP28382995A JP28382995A JP3389383B2 JP 3389383 B2 JP3389383 B2 JP 3389383B2 JP 28382995 A JP28382995 A JP 28382995A JP 28382995 A JP28382995 A JP 28382995A JP 3389383 B2 JP3389383 B2 JP 3389383B2
Authority
JP
Japan
Prior art keywords
insulating layer
molded body
circuit block
shield
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28382995A
Other languages
English (en)
Other versions
JPH09130045A (ja
Inventor
晃 井本
譲 松本
則光 深水
道信 中宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28382995A priority Critical patent/JP3389383B2/ja
Publication of JPH09130045A publication Critical patent/JPH09130045A/ja
Application granted granted Critical
Publication of JP3389383B2 publication Critical patent/JP3389383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の回路機能を
有する高周波複合回路ブロックに係わり、例えば、電圧
制御発振器(VCO),ミキサ部,フィルター素子, 発
振子,コイル,コンデンサ等の回路機能が内部に複数形
成された高周波複合回路ブロック及びその製造方法に関
するものである。
【0002】
【従来の技術】近年、電子機器は小型軽量化、携帯化が
進んでおり、それに用いられる回路ブロックもその動向
に呼応する形で、小型軽量薄型化、表面実装化、複合化
が押し進められている。
【0003】特に携帯通信等の高周波を利用した通信機
器においては、セラミックスの優れた誘電特性等と多層
化技術からセラミック回路ブロックが従来より多用され
ており、近年では、回路ブロックを単一機能のものから
複合化することが求められてきている。例えば、電圧制
御発振器(VCO)はセラミック基板内部にストリップ
ラインを設けてブロック化しているが、更にセラミック
基板の集積度をあげる目的で、ミキサ部を取り込んで1
ブロック化しようとする動向がある。即ち、高周波複合
回路ブロック内に、電圧制御発振器とミキサ部の2つの
回路機能を形成しようとするものである。
【0004】
【発明が解決しようとする課題】しかしながら、電圧制
御発振器のような高周波領域において用いられる発信回
路は、他の回路機能であるミキサ部からのノイズの影響
を受け易いという問題があった。即ち、電圧制御発振器
とミキサ部が同一ブロック内に形成される場合には、電
圧制御発振器がミキサ部の影響を受け、発振器としての
性能が劣化するという問題があった。
【0005】このような問題を解決するために、電圧制
御発振器からミキサ部を離して形成することが考えられ
るが、この方法では、近年における小型化の要求に対し
て逆行するという問題があった。
【0006】本発明は上記問題を解決するものであり、
その目的は、複数の回路機能を1ブロック内に内蔵する
にあたって問題となる回路干渉を防ぐことができる高周
波複合回路ブロックおよびその製造方法を提供するもの
である。
【0007】
【課題を解決するための手段】本発明の高周波複合回路
ブロックは、850〜1050℃で焼成可能なセラミッ
クまたはガラスセラミックからなる絶縁層を複数積層し
てなる絶縁基体と、この絶縁基体内に形成された複数の
回路機能とを具備してなる高周波複合回路ブロックであ
って、前記回路機能間に、相互の干渉を防止するための
金系、銀系または銅系の金属材料からなるシールド壁
を、導電性ペーストを用いて前記絶縁層の積層方向に
数の絶縁層にわたって連続し、かつ絶縁層の平面方向に
連続して形成してなるものである。ここで、シールド壁
は閉ループ状に形成されていることが望ましい。
【0008】本発明の高周波複合回路ブロックの製造方
法は、850〜1050℃で焼成可能なセラミックまた
はガラスセラミックからなる絶縁層材料、光硬化可能な
モノマー、有機バインダを含有するスリップ材を薄層化
し乾燥して絶縁層成形体を形成する工程と、シールド壁
の形成位置を除いた前記絶縁層成形体の表面に露光処理
を施す工程と、前記絶縁層成形体を現像処理してシール
ド壁を形成する位置にシールド用貫通溝を形成する工程
と、該シールド用貫通溝内に金系、銀系または銅系の金
属材料を含有する導電性ペーストを充填する工程と、前
記絶縁層成形体の表面に前記導電性ペーストを印刷して
回路機能の一部を構成する所定の内部配線パターンを形
成する工程と、露光処理した前記絶縁層成形体に露光処
理前の絶縁層成形体を積層する工程と、露光処理から積
層までの工程を繰り返して形成され、前記シールド用貫
通溝内に充填された導電性ペーストが前記絶縁層成形体
の積層方向に複数の絶縁層成形体にわたって連続し、か
つ絶縁層成形体の平面方向に連続して形成された積層成
形体を850〜1050℃で焼成する工程とを具備して
なるものである。
【0009】
【作用】本発明によれば、複数の回路機能を1ブロック
内に一体化形成するにあたって、回路機能間にシールド
壁を形成することにより、小型化を阻害せずに回路機能
間の干渉を防止することができる。また、シールド壁の
形成位置により、外部からのノイズやブロック表面に搭
載された電子部品からのノイズも阻止することが可能と
なる。さらに、その製造方法が容易であるため、製造コ
ストが安価になるという利点がある。
【0010】即ち、従来のセラミック多層回路ブロック
の製造方法は、ガラスセラミックスやセラミックスなど
の原料を含有するスリップ材を形成し、ドクターブレー
ド法などによってグリーンシートを作成し、次に、グリ
ンーシートにビアーホール導体となる位置にNCパンチ
や金型などでビアホール用貫通孔を形成し、次に内部配
線のパターン及びビアーホール導体に応じてグリンーシ
ート上に導電性ペーストを印刷・充填し、次に、これら
のシートを複数積層して、この積層体を一括同時焼成す
る、いわゆるグリーンシート積層方式によるものであっ
た。
【0011】しかしながら、このグリーンシート積層方
式による製造方法にて積層方向にシールドを形成しよう
とすると、絶縁層となるグリーンシートを作成したのち
に、NCパンチや金型などでシールド用貫通溝を形成し
なくてはならず、グリーンシートを次工程以降で取り扱
うことが困難であった。更に、理想的にはシールドは面
方向に閉ループ状態にしたいが、それに対応するために
NCパンチや金型などでシールド用貫通溝を形成するこ
とは不可能であった。
【0012】本発明では、光硬化可能なモノマーを含有
するスリップ材で絶縁層成形体を作成し、露光・現像処
理を施した絶縁層成形体を焼成することにより、本発明
の高周波複合回路ブロックを作製するので、シールド壁
を前記絶縁層の積層方向に形成し、例えば、回路機能を
囲むように閉ループ状に形成することができ、回路機能
間の干渉や外部からのノイズを遮断するシールド壁を容
易に、かつ安価に製造することができる。即ち、例え
ば、絶縁層成形体を、露光現像処理された絶縁層成形体
の上に積層した後、露光現像してシールド壁を形成する
ことができるため、シールド用貫通溝の形成が絶縁層形
成体の積層後に行うことができ、従来のグリーンシート
積層方式では不可能な絶縁層の面方向における閉ループ
状のシールド壁を形成することができる。
【0013】
【実施例】本発明の高周波複合回路ブロックを図面を用
いて詳細に説明する。図1および図2は本発明の高周波
複合回路ブロックを示すもので、これらの図では、電圧
制御発振器Xとミキサ部Yの2つの回路機能を有するブ
ロックが複合化されている。図において、符号1は絶縁
基体を示している。この絶縁基体1は誘電体としての機
能を有するものである。
【0014】この絶縁基体1には、入出力端子,電源端
子,グランド端子等の端面電極2が形成されている。こ
の端面電極2はリード端子として形成しても良い。この
絶縁基体1の表面には表面電極3が形成されており、こ
の表面電極3には厚膜抵抗体4、抵抗器,コンデンサ等
のチップ部品6が接続されている。さらに、絶縁基体1
にはキャビティ部が形成され、このキャビティ部には半
導体ベアチップ7が配置され、この半導体ベアチップ7
はワイヤを介して表面電極3に接続されている。
【0015】絶縁基体1は、図2に示すように、絶縁層
10a〜10hを複数積層して構成され、また、内部配
線11やビアホール導体13,チップ部品6,半導体ベ
アチップ7等により2つの回路機能X,Yが形成されて
いる。本発明の複数の回路機能とは、一つの回路機能が
他方の回路機能に影響を及ぼす虞があるものであれば、
どのようなものであっても良く、回路機能としては、例
えば、フィルター素子,発振子,コイル,コンデンサ等
それぞれが単独の場合もあるが、これらの複数の組み合
わせからなる場合もある。図2においては、電圧制御発
振器Xとミキサ部Yを図示した。
【0016】絶縁層10a〜10hはガラスセラミック
スまたはセラミックスからなるもので、実施例ではガラ
スセラミック材料により形成した。絶縁層10a〜10
hの厚みは40〜150μmとされている。このような
複数の絶縁層10a〜10h間に形成されている内部配
線11は、金系,銀系,銅系の金属材料からなるもの
で、本実施例では銀系導体を用いた。
【0017】また、絶縁層10a〜10h間の内部配線
11は、絶縁層10a〜10hの厚み方向に形成された
ビアホール導体13によって接続されているものもあれ
ば、容量結合等で分布定数的に接続されるものもある。
このビアホール導体13も内部配線11と同様に金系,
銀系,銅系の金属材料からなるもので、本実施例では銀
系導体を用いた。
【0018】そして、絶縁基体1には、電圧制御発振器
Xとミキサ部Yの二つの回路機能の間に、絶縁層10a
〜10hの積層方向にシールド壁17が形成されてい
る。このシールド壁17は、ビアホール導体13と同様
に金系,銀系,銅系の金属材料からなるもので、本実施
例では銀系導体を用いた。
【0019】このシールド壁は17は、図2に示すよう
に電圧制御発振器Xとミキサ部Yとの間を遮断して形成
されている。回路機能Xのシールドを、図3に示すよう
に、シールド壁17と端面電極2aにより行っている。
即ち、シールド壁17により電圧制御発振器Yとのシー
ルドを、端面電極2aにより外部とのシールドを行って
いる。
【0020】尚、この実施例では、回路機能Xを挟持す
るように、対向してシールド壁17と端面電極2aを形
成した例について説明したが、図4に示すように、端面
電極2aの代わりに絶縁基体1内にシールド壁17を形
成し、シールド壁17により回路機能Xを挟持するよう
にしても良い。
【0021】さらに、図5に示すように回路機能を取り
囲むように閉ループ状のシールド壁17を形成しても良
い。このような面方向に閉ループ状のシールド壁17を
形成することは、従来の上記したグリーンシート積層方
式では不可能なため、本発明の方法による必要がある。
そして、シールド壁17を閉ループ状に形成することに
より、電磁波等の侵入,放出をより確実に遮断すること
ができる。
【0022】さらに、図4および図5において、上下の
開口部に図3の内部配線11a,11bに相当するよう
な内部配線を接続し、シールド壁17と内部配線により
絶縁層の面方向に閉ループ状のシールド壁17を形成す
るとともに、絶縁層の積層方向に閉ループ状のシールド
壁17を形成しても良いことは勿論である。この場合に
は、さらに電磁波等の侵入,放出を確実に遮断すること
ができる。
【0023】次に、本発明の高周波複合回路ブロックの
製造方法について説明する。先ず、絶縁層10a〜10
hとなるスリップ材を作成する。このスリップ材は溶剤
系であり、ガラスセラミックス材料、光硬化可能なモノ
マー、有機バインダ、有機溶剤を均質混練して得られた
ものである。
【0024】ガラスセラミックス材料は、850〜10
50℃で焼成されるいわゆる低温焼成セラミックスとし
て優れており、セラミック材料とガラス材料(以下、両
者を合わせて固形成分という)を用いる。このようなセ
ラミック材料としては、クリストバライト,石英,コラ
ンダム(αアルミナ),ムライト,ジルコニア,コージ
ェライト等の粉末であり、その平均粒径は、好ましくは
1.0〜6.0μm、更に好ましくは1.5〜4.0μ
mである。これらのセラミック材料は2種以上混合して
も良い。特に、セラミック材料としてコランダムを用い
た場合、コスト的に有利となる。
【0025】ここで、セラミック材料の平均粒径が1.
0μm未満の場合は、スリップ化することが困難とな
り、後述の露光時に露光する光が乱反射して充分な露光
ができなくなる。逆に平均粒径が6.0μmを超えると
緻密な絶縁層が得にくい。
【0026】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、850〜1050℃で焼成した後
に、コージェライト,ムライト,アノーサイト,セルジ
アン,スピネル,ガーナイト,ウィレマイト,ドロマイ
ト,ペタライト及びその置換誘導体の結晶を少なくとも
1種析出するものであれば、強度の高い絶縁層が形成可
能となる。特に、アノーサイトまたはセルジアンを析出
する結晶化ガラスフリットを用いると、より強度の高い
絶縁層が得られる。
【0027】上述の絶縁層の強度、熱膨張率を考慮した
最も好ましいガラス材料としては、B2 3 、Si
2 、Al2 3 、ZnO、アルカリ土類酸化物を含む
ガラスフリットがある。この様なガラスフリットは、ガ
ラス化範囲が広くまた屈伏点が600〜800℃付近に
ある為、850〜1050℃程度で焼成する場合、低温
焼成多層セラミックスに用いる内部配線、ビアホール導
体となる銅系、銀系及び金系の導電材料の焼結挙動に類
似しており、適している。
【0028】夫々の成分の作用として、B2 3 、Si
2 は、主にネットワークフォーマーとして、Al2
3 は、主にインターミディエイトとして、ZnO、アル
カリ土類酸化物は、主に更にネットワークモディファイ
ヤーとして作用する。
【0029】このようなガラス材料は、上述の所定成分
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は、1.0〜5.0μm、好ましくは1.
5〜3.5μmである。
【0030】ここで、平均粒径が1.0μm未満の場合
は、スリップ化することが困難となり、後述の露光時に
露光する光が乱反射して充分な露光ができなくなる。逆
に平均粒径が5.0μmを超えると分散性が損なわれ、
具体的には絶縁材料であるセラミック粉末間に均等に溶
解分散できず、強度が非常に低下してしまう。上述のセ
ラミック材料とガラス材料との構成比率は、セラミック
材料が10〜50重量%、好ましくは20〜35重量%
であり、ガラス材料が90〜50重量%、好ましくは8
0〜65重量%である。
【0031】ここで、セラミック材料が10重量%未
満、且つガラス材料が90重量%を越えると、絶縁層に
ガラス質が増加しすぎ、絶縁層の強度等からしても不適
切であり、また、セラミック材料が50重量%を越え、
且つガラス材料が50重量%未満となると、後述の露光
時に露光する光が乱反射して充分な露光ができなり、焼
成後の絶縁層の緻密性も損なわれるからである。
【0032】本実施例では、SiO2 、Al2 3 、Z
nO、MgO、B2 3 を主成分とする結晶化ガラス粉
末70重量%と、セラミック材料であるアルミナ粉末3
0重量%とからなるガラス−セラミック粉末を用いた。
【0033】光硬化可能なモノマーは、低温で短時間の
焼成工程に対応するために、熱分解性に優れたものでな
くてはならない。光硬化可能なモノマーとしては、スリ
ップ材の塗布・乾燥後の露光によって光重合される必要
があり、遊離ラジカルの形成、連鎖生長付加重合が可能
で、2級もしくは3級炭素を有したモノマーが好まし
く、例えば少なくとも1つの重合可能なエチレン系基を
有するブチルアクリレート等のアルキルアクリレートお
よびそれらに対応するアルキルメタクリレートが有効で
ある。また、テトラエチレングリコールジアクリレート
等のポリエチングリコールジアクリレートおよびそれら
に対応するメタクリレートも有効である。
【0034】光硬化可能なモノマーは、露光で硬化さ
れ、現像で露光以外部分が容易に除去できるような範囲
で添加され、例えば固形分100重量部に対して5〜1
5重量部以下である。
【0035】本実施例では、光硬化可能なモノマーとし
て、ポリオキシエチル化トリメチロールプロパントリア
クリレートを用いた。
【0036】有機バインダは、光硬化可能なモノマーと
同様に熱分解性の良好なものでなくてはならない。同時
にスリップの粘性を決めるものであるため、固形分との
濡れ性も重視せねばならず、本発明者の検討によればア
クリル酸もしくはメタクリル酸系重合体のようなカルボ
キシル基、アルコール性水酸基を備えたエチレン性不飽
和化合物が好ましい。添加量としては固形分100重量
部に対して25重量部以下が好ましい。
【0037】本実施例では、有機バインダとしてアルキ
ルメタクリレートを用いた。
【0038】スリップ材における光硬化可能なモノマー
及び有機バインダは上述したように熱分解性の良好なも
のでなくてはならないが、具体的には600℃以下で熱
分解が可能でなくてはならない。更に好ましくは500
℃以下である。熱分解温度が600℃を越えると、絶縁
層内に残存してしまい、カーボンとしてトラップし、基
体を灰色に変色させたり、絶縁層の絶縁抵抗及びQ値ま
でも低下させてしまう。またボイドとなりデラミネーシ
ョンを起こすことがある。
【0039】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類,アシロイン
エステル類化合物などが挙げられる。
【0040】そして、これらガラスセラミックス材料、
光硬化可能なモノマー、有機バインダ、可塑剤を、有機
溶剤であるエチルカルビトールアセテートに混合し、Z
rO2 ボールを用いたボールミルで約48時間混練して
絶縁層用のスリップ材が作成される。
【0041】尚、上述の実施例では溶剤系スリップ材を
作成しているが、上述のように親水性の官能基を付加し
た光硬化可能なモノマー、例えば多官能基メタクリレー
トモノマー、有機バインダ、例えばカルボキシル変性ア
ルキルメタクリレートを用いて、イオン交換水で混練し
た水系スリップ材を用いても構わない。
【0042】次に、内部配線11、ビアホール導体1
3、シールド壁17となる導電性ペーストを作成する。
導電性ペーストは、低融点で且つ低抵抗の金属材料であ
る例えば銀粉末と、B2 3 −SiO2 −BaOガラ
ス,CaO−B2 3 −SiO2ガラス,CaO−Al
2 3 −B2 3 −SiO2 ガラス等の硼珪酸系低融点
ガラスと、例えばエチルセルロース等の有機バインダと
を、例えば2,2,4−トリメチル−1,3−ペンタジ
オ−ルモノイソブチレ−ト等の有機溶剤に混合し、ボー
ルミルで均質混練して作成される。特に、焼成温度が8
50〜1050℃である場合には、金属材料としては、
比較的低融点であり、且つ低抵抗材料が選択され、ま
た、低融点ガラス成分も、絶縁層となる絶縁層成形体
(スリップ材を塗布、乾燥したもの)との焼結挙動を考
慮して、その屈伏点が700℃前後となるものが使用さ
れる。
【0043】この後、上述の絶縁層用スリップ材を、用
意した支持基板上に塗布して乾燥を行い、最下層となる
絶縁層成形体を形成する。絶縁層用スリップ材の塗布方
法としては、例えば、ドクターブレード法(ナイフコー
ト法),ロールコート法,印刷法などがあるが、特に塗
布後の絶縁層成形体の表面が平坦化することが容易なド
クターブレード法などが好適である。尚、絶縁層用スリ
ップ材は、薄層化の方法に応じて所定の粘度に調整され
る。
【0044】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生させる可能性があるため、急加熱は避けることが
重要となる。
【0045】支持基板としては、ガラス基板,有機フィ
ルム,アルミナセラミックなどが例示できる。この支持
基板は、焼成工程前で取り外されるが、特にアルミナセ
ラミックなどの場合には、同時に焼成を行い、完成品の
高周波複合回路ブロックの一部を構成するようにしても
構わない。従って、このアルミナ支持基板に、内部配線
や表面配線を形成しておいても構わない。
【0046】具体的には、図6(a)に示すように、ま
ず、絶縁層用スリップ材を、支持基板33上に、上述の
スリップをドクターブレード法によって塗布し、乾燥し
て、絶縁層10hとなる絶縁層成形体35hを形成す
る。支持基板33としてマイラーフイルムを用い、この
支持基板33は焼成工程前に取り外される。塗布後の乾
燥条件は60〜80℃で20分乾燥であり、薄層化・乾
燥された絶縁層成形体35hの厚みは40μmである。
【0047】この絶縁成形体35hにはビアーホル導体
が形成されないため、直ちに、図2中の内部配線11a
となる内部配線パターンの印刷・乾燥を行う。具体的に
は、図6(b)に示すように上述の導電性ペーストを所
定配線パターンの形成可能なスクリーン(図示せず)を
介して、印刷・乾燥することにより、内部配線パターン
36aが形成される。
【0048】次に、下から2層目となる絶縁層10gを
形成する。具体的には、図10(c)に示すように、絶
縁層10gとなる絶縁層成形体35gを、絶縁層成形体
35h上の内部配線パターン36aを全て被覆するよう
に、絶縁層成形体35hと同様に塗布・乾燥により形成
する。
【0049】この後、絶縁層成形体35gにシールド用
貫通溝及びビアホール用貫通孔の形成を行う。シールド
用貫通溝及びビアホール用貫通孔は、露光処理、現像処
理、洗浄・乾燥処理により形成される。尚、シールド壁
及びビアホール導体の形成の不要な絶縁層については、
この貫通溝,孔の形成、そして次に続く導電性ペースト
の充填工程は省略される。
【0050】露光処理は、具体的には、図10(d)に
示すように、絶縁層成形体35g上にシールド用貫通溝
及びビアホール用貫通孔が形成される領域が遮光される
ようなフォトターゲット37を載置して、超高圧水銀灯
(10mW/cm2 )を光源として用いて露光を行な
う。
【0051】露光処理は、例えば、フォトターゲット3
7を絶縁基板上に近接または載置して、貫通溝,孔以外
の領域に、低圧、高圧、超高圧の水銀灯系の露光光を照
射する。これにより、貫通溝,孔以外の領域では、光硬
化可能なモノマーが光重合反応を起こす。従って、貫通
溝,孔部分のみが現像処理によって除去可能な溶化部と
なる。尚、実際には、フォトターゲット37を絶縁層成
形体に接触させて露光した方が露光精度は向上する。ま
た、最適露光時間は絶縁層成形体の厚み、シールド用貫
通溝の幅、ビアホール用貫通孔の直径などで決まる。露
光装置は所謂写真製版技術に用いられる一般的なもので
よい。
【0052】これにより、シールド用貫通溝及びビアホ
ール用貫通孔が形成される領域の絶縁層成形体35gに
おいては、光硬化可能なモノマの光重合反応がおこら
ず、貫通溝,孔が形成される領域以外の絶縁層成形体3
5gにおいては、光重合反応が起こる。ここで光重合反
応が起こった部位を不溶化部といい、光重合反応が起こ
らない部位を溶化部という。尚、40μm程度の絶縁層
成形体35gは、超高圧水銀灯(10mW/cm2 )を
5〜10秒程度照射すれば露光を行うことができる。
【0053】現像処理は、フォトターゲット37を除去
した後、絶縁層成形体35gの溶化部をスプレー現像法
やパドル現像法によって、現像液で除去するもので、具
体的には1,1,1−トリクロロエタンを用いてスプレ
ー法で現像を行う。その後、必要に応じて洗浄及び乾燥
を行ない、図6(e)に示すように、シールド用貫通溝
38およびビアホール用貫通孔39を形成する。
【0054】次に、シールド壁及びビアホール導体とな
る導体部材を、絶縁層成形体に形成されたシールド用貫
通溝38およびビアホール用貫通孔39に導電性ペース
トを充填し、乾燥することにより形成する。充填方法
は、例えばスクリーン印刷方法で行なう。具体的には、
上述の工程で形成したシールド用貫通溝38およびビア
ホール用貫通孔39内に上述の導電性ペーストを充填
し、乾燥する。シールド用貫通溝38およびビアホール
用貫通孔39に相当する部位のみに印刷可能なスクリー
ンを用いて、印刷によってビアホール導体13及びシー
ルド壁17となる導体部材を形成し、その後、50℃に
おいて10分乾燥する。
【0055】次に、絶縁層成形体35gの表面に内部配
線11となるパターンを導電性ペーストを用いて印刷・
乾燥して形成する。印刷方法は、例えばスクリーン印刷
方法で行なう。具体的には、図10(f)に示すよう
に、絶縁層10gと絶縁層10fとの間に配置される内
部配線11を:絶縁層成形体35h上に形成した内部配
線パターン36aと同様のスクリーン印刷法にて形成
し、乾燥し、内部配線パターン36を形成する。
【0056】そして、図7に示すように、絶縁層用スリ
ップ材の塗布・乾燥工程を繰り返し、下から3層目の絶
縁層成形体を形成する。即ち、絶縁層10fとなる絶縁
層成形体35fを塗布・印刷して形成し、さらに露光・
現像処理によりシールド用貫通溝38を形成し、シール
ド壁17となる導電性ペーストを印刷充填し、内部配線
11となる内部配線パターン36の形成を繰り返す。こ
のような工程を繰り返して最上層の絶縁層成形体35a
を形成し、露光・現像処理により貫通溝,孔を形成し、
導電性ペーストを印刷充填して、図7に示すような8層
の絶縁層を有する積層成形体41を形成する。
【0057】この後、表面電極3となる導体膜を最上層
の絶縁層成形体35aの表面に印刷・乾燥により形成す
る。これは、各絶縁層成形体35a〜35h、内部配線
11となる配線パターン36、ビアホール導体13およ
びシールド壁17となる導体部材の一括焼成時に、表面
電極3となる導体膜をも一括的に焼成しようとするもの
である。
【0058】次に、必要に応じて、積層成形体41の形
状をプレスで整えたり、分割溝を形成したり、また、支
持基板33を取り外す。
【0059】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、絶縁層成形体35a
〜35h及び内部配線パターン36、導体部材に含まれ
ている有機バインダ、光硬化可能なモノマを消失する過
程であり、本焼成工程は、ピーク温度850〜1050
℃、例えば、ピーク温度900℃で30分焼成する。
【0060】これにより、図2に示したように、8層の
絶縁層10a〜10hからなる絶縁基体1内に、シール
ド壁17、内部配線11、ビアホール導体13が形成さ
れ、さらに、表面電極3が形成された高周波複合回路ブ
ロックが得られる。
【0061】その後、表面処理として、さらに、厚膜抵
抗体4や厚膜保護膜の印刷・焼きつけ、メッキ処理、さ
らに半導体ベアチップ7やチップ部品6の接合を行う。
【0062】尚、図1においては、絶縁基体1の上面側
のみに表面電極3、厚膜抵抗体4、チップ部品6が形成
されているが、絶縁基体1の下面側にも形成してもよ
い。この時に、高周波複合回路ブロックの製造方法とし
ては、絶縁体成形体35gを塗布・乾燥後、下面側に延
びるビアホール導体を形成するために、露光・現像処理
を行う必要がある。
【0063】また、絶縁層10hにはビアホール導体を
形成しなくとも、全面を露光・現像処理を行っても構わ
ない。
【0064】また、表面電極3は、絶縁層10a〜10
hの焼成された積層体の表面に、印刷・乾燥し、所定雰
囲気で焼きつけを行っても構わない。例えば、内部配線
11にAg系導体を用い、表面電極3としてCu系導体
を用いる場合、絶縁層成形体35a〜35hと内部配線
11の配線パターンからなる積層成形体を、酸化性雰囲
気又は中性雰囲気で焼成し、焼成された積層体の表面
に、Cu系導体の印刷・乾燥を行い、中性雰囲気又は還
元性雰囲気において780℃(AgとCuの共晶点)以
下の温度で焼成する。
【0065】また、支持基板33がアルミナセラミック
基板を用いた場合には、焼成前に取り外すことなく、多
層セラミック回路基板の下部層としてそのまま残存させ
ても構わない。この場合、支持基板33であるアルミナ
セラミック基板にビアホール導体や内部配線パターンを
予め形成しても良い。
【0066】このような製造方法によれば、ビアホール
導体13となる貫通孔が、フォトターゲット37を用い
て、露光・現像処理によって作成されるために、フォト
ターゲット37のパターンによっては、複数種類の径の
貫通穴を任意に形成するとことができる。これは、例え
ば、多層セラミック回路基板中にアース導体の内部配線
や電源で電圧の内部配線を用いる場合、導電率を考慮し
て、孔径を任意に設定できるため極めて有益である。
【0067】また、従来の製造方法、即ち、金型やNC
パンチの打ち抜きや、スリップ材の印刷パターンによる
接続では得ることができない径、例えば80μmで、さ
らに相対位置精度の高い貫通穴の形成が可能であるた
め、高密度の内部配線パターンを有する多層セラミック
回路基板を容易に製造できる。
【0068】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の配線パターンの積層状態に係わらず、常
に平面状態が維持でき、絶縁層成形体上に配線パターン
を形成するにあたって、非常に精度が高くなる。
【0069】
【0070】また、本発明における高周波複合回路ブロ
ックとは、基板状のものも含む意味であり、多層セラミ
ック基板も含まれる。
【0071】
【発明の効果】以上のように、本発明によれば、高周波
複合回路ブロック内に形成された複数の回路機能間の干
渉を、小型化を阻害せずに防止することができる。ま
た、シールド壁の形成位置により、外部からのノイズを
阻止することもできる。特にブロックの平面方向及び厚
み方向に閉ループ状のシールドを形成できることは、干
渉回避に最適である。さらに、その製造方法が容易であ
るため、製造コストが安価になるという利点がある。
【図面の簡単な説明】
【図1】本発明に係る高周波複合回路ブロックの斜視図
である。
【図2】図1のA−A線における断面図である。
【図3】図2におけるシールド構造を示す説明図であ
る。
【図4】シールド構造の他の例を示す説明図である。
【図5】シールド構造のさらに他の例を示す説明図であ
る。
【図6】本発明の高周波複合回路ブロックの製造工程を
示す説明図である。
【図7】本発明の高周波複合回路ブロックの積層成形体
を示す断面図である。
【符号の説明】
1・・・絶縁基体 2・・・端面電極 3・・・表面電極 4・・・厚膜抵抗体 6・・・チップ部品 7・・・半導体ベアチップ 10a〜10h・・・絶縁層 11・・・内部配線 13・・・ビアホール導体 17・・・シールド壁 35a〜35h・・・絶縁層成形体 36・・・内部配線パターン 37・・・フォトターゲット 41・・・積層成形体 X,Y・・・回路機能
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−335771(JP,A) 特開 昭57−28398(JP,A) 特開 平5−191056(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 1/02 H05K 9/00 H01P 3/08

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】850〜1050℃で焼成可能なセラミッ
    クまたはガラスセラミックからなる絶縁層を複数積層し
    てなる絶縁基体と、この絶縁基体内に形成された複数の
    回路機能とを具備してなる高周波複合回路ブロックであ
    って、前記回路機能間に、相互の干渉を防止するための
    金系、銀系または銅系の金属材料からなるシールド壁
    を、導電性ペーストを用いて前記絶縁層の積層方向に
    数の絶縁層にわたって連続し、かつ絶縁層の平面方向に
    連続して形成してなることを特徴とする高周波複合回路
    ブロック。
  2. 【請求項2】シールド壁は閉ループ状に形成されている
    ことを特徴とする請求項1記載の高周波複合回路ブロッ
    ク。
  3. 【請求項3】850〜1050℃で焼成可能なセラミッ
    クまたはガラスセラミックからなる絶縁層材料、光硬化
    可能なモノマー、有機バインダを含有するスリップ材を
    薄層化し乾燥して絶縁層成形体を形成する工程と、シー
    ルド壁の形成位置を除いた前記絶縁層成形体の表面に露
    光処理を施す工程と、前記絶縁層成形体を現像処理して
    シールド壁を形成する位置にシールド用貫通溝を形成す
    る工程と、該シールド用貫通溝内に金系、銀系または銅
    系の金属材料を含有する導電性ペーストを充填する工程
    と、前記絶縁層成形体の表面に前記導電性ペーストを印
    刷して回路機能の一部を構成する所定の内部配線パター
    ンを形成する工程と、露光処理した前記絶縁層成形体に
    露光処理前の絶縁層成形体を積層する工程と、露光処理
    から積層までの工程を繰り返して形成され、前記シール
    ド用貫通溝内に充填された導電性ペーストが前記絶縁層
    成形体の積層方向に複数の絶縁層成形体にわたって連続
    し、かつ絶縁層成形体の平面方向に連続して形成され
    積層成形体を850〜1050℃で焼成する工程とを具
    備してなることを特徴とする高周波複合回路ブロックの
    製造方法。
JP28382995A 1995-10-31 1995-10-31 高周波複合回路ブロックおよびその製造方法 Expired - Fee Related JP3389383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28382995A JP3389383B2 (ja) 1995-10-31 1995-10-31 高周波複合回路ブロックおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28382995A JP3389383B2 (ja) 1995-10-31 1995-10-31 高周波複合回路ブロックおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH09130045A JPH09130045A (ja) 1997-05-16
JP3389383B2 true JP3389383B2 (ja) 2003-03-24

Family

ID=17670702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28382995A Expired - Fee Related JP3389383B2 (ja) 1995-10-31 1995-10-31 高周波複合回路ブロックおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3389383B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030128A1 (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール

Also Published As

Publication number Publication date
JPH09130045A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
JP2001216839A (ja) 導電性ペースト及び多層基板の製法
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JP3236785B2 (ja) 積層セラミック基板の製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP3236769B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2004179181A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JPH10275979A (ja) セラミック基板および分割回路基板
JP3550283B2 (ja) 高周波複合回路基板
JP2004202831A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JP3323083B2 (ja) セラミック積層体の製造方法
JP3667948B2 (ja) 高周波複合回路ブロック
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JPH07297077A (ja) 積層コンデンサ基板の製造方法
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP3297532B2 (ja) 積層コンデンサ基板
JP4610113B2 (ja) セラミック多層基板の製法
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JPH11186733A (ja) 高周波複合回路ブロック
JP2001185851A (ja) 多層基板の製法
JP3591805B2 (ja) 高周波回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees