JP2001044644A

JP2001044644A - 多層回路基板およびその製法

Info

Publication number: JP2001044644A
Application number: JP11212784A
Authority: JP
Inventors: Norimitsu Fukamizu; 則光深水; Sentaro Yamamoto; 泉太郎山元; Yuzuru Matsumoto; 譲松本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-07-27
Filing date: 1999-07-27
Publication date: 2001-02-16

Abstract

(57)【要約】【課題】絶縁基板表面に形成された表面導体間の浮遊容
量を小さくすることができる多層回路基板およびその製
法を提供する。【解決手段】絶縁基体１の表面に、複数の表面導体３を
形成してなる多層回路基板において、複数の表面導体３
間における絶縁基体１表面に凹部７を形成してなるもの
で、表面導体３が電極パッド３ａであることが望まし
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層回路基板およ
びその製法に関し、特に携帯通信用電話機等の高周波回
路無線機に利用する高周波モジュール基板等の多層回路
基板およびその製法に関する。

【０００２】

【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、更には複
合モジュール化が押し進められている。このような動向
の中で、セラミックを用いた高周波モジュール基板が、
素子内蔵による小型化や低誘電損失性等の特徴から多用
されている。

【０００３】このセラミックを用いた高周波モジュール
基板は、比較的高誘電率（比誘電率１５〜２０程度）
で、かつ、低損失誘電体材料を用いて共振器を内蔵する
ことにより小型化が可能である等の特徴を有している。

【０００４】そして、近年においては、高周波モジュー
ル基板では、さらに小型化を推し進めるため、素子の内
蔵化に加えて、ＩＣ、抵抗、インダクタ、コンデンサ等
の超小型チップ部品を表面に高密度実装する要求が高ま
っている。

【０００５】

【発明が解決しようとする課題】高周波モジュール基板
では、上記したように、絶縁基体材料として高誘電率材
料を用いることにより、共振器のストリップライン長を
短縮して基板の小型化に寄与できるが、その反面、絶縁
基体に形成された表面導体間で、不要あるいは不測な浮
遊容量が大きくなるという問題があった。

【０００６】例えば、外部端子間の間隔が０．２ｍｍ以
下のコンデンサ等の超小型チップ部品を、絶縁基体表面
に高密度に実装する場合には、チップ部品のはんだ付け
に必要な一対の電極パッド間の間隔も０．２ｍｍ以下と
なり、高誘電率の絶縁基体材料により電極パッド間に発
生する不要な浮遊容量が無視できなくなり、製品の設計
を困難にするばかりか、ひいては高密度実装が不可能と
なり、これにより、製品の小型化を達成できなくなる虞
があった。

【０００７】本発明は、絶縁基板表面に形成された表面
導体間の浮遊容量を小さくすることができる多層回路基
板およびその製法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の多層回路基板
は、絶縁基体の表面に、複数の表面導体を形成してなる
多層回路基板において、前記表面導体間における前記絶
縁基体表面に凹部を形成してなるものである。このよう
に複数の表面導体間における絶縁基体表面に凹部を形成
したので、表面導体間の高誘電率の基体材料が除去さ
れ、空気が介在した状態となるため、例えば、絶縁基体
を高誘電率の材料から構成した場合でも、表面導体間の
浮遊容量を小さくすることができる。

【０００９】また、特に、表面導体が電極パッドである
場合には、例えば、チップ部品の一対の外部端子を、凹
部を介して対向して形成された一対の電極パッドにそれ
ぞれ接合することにより、凹部を介して形成された一対
の電極パッド間に生じる浮遊容量を小さくすることがで
きる。特に、電極パッドの周囲における絶縁基体表面に
凹部を環状に形成することにより、一対の電極パッド間
に生じる浮遊容量をさらに小さくすることができる。

【００１０】さらに、絶縁基体に共振器を設ける場合に
は、絶縁基体を、例えば比誘電率が１５〜２０程度の高
誘電率材料を用いて形成することにより、共振器を小型
化することができるが、チップ部品の一対の外部端子を
接続する電極パッド間に高い浮遊容量が発生する。そこ
で、このような一対の外部端子を接続する一対の電極パ
ッド間における絶縁基体表面に凹部を形成することによ
り、一対の電極パッド間に発生する浮遊容量を小さくす
ることができる。

【００１１】また、本発明の多層回路基板の製法は、
（ａ）セラミックまたはガラスセラミックからなる絶縁
層材料、光硬化可能なモノマーおよび有機バインダを含
有するスリップ材を作製する工程と、（ｂ）該スリップ
材を薄層化し乾燥して絶縁層成形体を形成する工程と、
（ｃ）該絶縁層成形体に露光処理を施し、硬化させる工
程と、（ｄ）該硬化された絶縁層成形体の表面に、前記
（ｂ）、前記（ｃ）の工程を繰り返すとともに、前記
（ｂ）の工程により得られた最上層の絶縁層成形体に対
して、露光、現像処理を行い、複数の表面導体が形成さ
れる絶縁層成形体表面間に貫通溝を形成して積層成形体
を作製する工程と、（ｅ）前記貫通溝を介して対向して
形成された前記積層成形体表面に、導体ペーストを塗布
する工程と、（ｆ）該積層成形体を焼成して、表面導体
が形成された絶縁基体を作製する工程と、を具備する製
法である。このような製法を採用することにより、本発
明の多層回路基板を容易に小型化できるとともに、突出
した絶縁基体の表面にのみ、例えばスクリーン印刷によ
り導体ペーストを塗布することにより、電極の外形の形
状精度が向上し、浮遊容量のばらつきも少なくなる。

【００１２】

【発明の実施の形態】図１は、本発明の多層回路基板の
斜視図を示すもので、符号１は絶縁基体を示しており、
入出力端子、電源端子、グランド端子等の端子が端面電
極２として示されている。端面電極２は絶縁基体１の側
面に露出して形成されている。

【００１３】また、絶縁基体１の上面には、図２に示す
ように、表面導体３が形成され、この表面導体３は、電
極パッド３ａ、表面配線３ｂから構成されている。表面
導体３のうち電極パッド３ａには、図３に示すように、
ＩＣ、抵抗器、コンデンサ、インダクタ等のチップ部品
４の外部端子５が接続されている。

【００１４】また、絶縁基体１には共振器６が内蔵され
ており、この共振器６は、ストリップライン６ａとグラ
ンド電極６ｂとから構成されている。

【００１５】そして、本発明の多層回路基板では、多数
の表面導体３間における絶縁基体１表面に凹部７が形成
されている。また、電極パッド３ａの周りを囲むように
絶縁基体１表面に凹部７（環状）が形成され、電極パッ
ド３ａ間、または電極パッド３ａと表面配線３ｂとの間
に凹部７が形成されているものもある。電極パッド３ａ
と表面配線３ｂとの間に凹部７を形成したのは、これら
の電極パッド３ａと表面配線３ｂ間の浮遊容量を低減す
るためである。

【００１６】さらに、絶縁基体１には、図３に示すよう
に、チップ部品４の一対の外部端子５を、凹部７を介し
て形成された一対の電極パッド３ａにそれぞれ接合され
ている。この凹部７は、高密度実装を可能とするため、
幅が０．２ｍｍ以下とされており、その深さは、絶縁層
の厚み対応した４０〜１５０μｍとされている。尚、凹
部７は、浮遊容量が問題となる表面導体３間に形成され
ていれば良く、浮遊容量が問題とならない表面導体間に
は形成する必要はない。

【００１７】絶縁基体１は、図３に示すように、絶縁層
１ａ〜１ｈ、内部配線１１、ビアホール導体１２とから
なり、絶縁層１ａ〜１ｈにより絶縁基体１が形成され、
表面には表面導体３が形成されている。

【００１８】絶縁層１ａ〜１ｈは、例えば、ガラスセラ
ミック材料からなり、それぞれの厚みは４０〜１５０μ
ｍとされている。このような絶縁層１ｂと絶縁層１ｃ、
絶縁層１ｄと絶縁層１ｅ、絶縁層１ｆと絶縁層１ｇ間に
は内部配線１１が形成されている。内部配線１１は、金
系、銀系、銅系の金属材料、例えば銀系導体からなって
いる。また、内部配線１１はビアホール導体１２によっ
て接続されているものもあれば、容量結合等で分布定数
的に接続されるものもある。このビアホール導体１２も
内部配線１１と同様に金系、銀系、銅系の金属材料、例
えば銀系導体からなっている。

【００１９】絶縁基体１の表面には、ビアホール導体１
２と接続する表面導体３（電極パッド３ａ）が形成され
ており、この表面導体３上には、必要に応じて厚膜抵抗
体膜や厚膜保護膜が形成されたり、メッキ処理された
り、また、図１に示したように、ＩＣ、インダクタ、抵
抗、コンデンサを含む各種チップ部品４が半田によって
接合されている。

【００２０】本発明の基板の製法を、図４に基いて説明
する。先ず、絶縁層１ａ〜１ｈとなるスリップ材を作製
する。スリップ材は、例えば、ガラスセラミックスまた
はセラミック原料粉末、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで混練して作製され
る。

【００２１】セラミック原料粉末としては、例えば、金
属元素として少なくともＭｇ、Ｔｉ、Ｃａを含有する複
合酸化物であって、その金属元素酸化物による組成式を
（１−ｘ）ＭｇＴｉＯ₃−ｘＣａＴｉＯ₃（但し、式中
ｘは重量比を表し、０．０１≦ｘ≦０．１５）で表され
る主成分１００重量部に対して、硼素含有化合物をＢ₂
Ｏ₃換算で３〜３０重量部、アルカリ金属含有化合物を
アルカリ金属炭酸塩換算で１〜２５重量部添加含有して
なるものが用いられる。

【００２２】尚、上述の実施例では溶剤系スリップ材を
作製しているが、親水性の官能基を付加した光硬化可能
なモノマー、例えば多官能基メタクリレートモノマー、
有機バインダ、例えばカルボキシル変性アルキルメタク
リレートを用いて、イオン交換水で混練した水系スリッ
プ材であっても良い。

【００２３】セラミック原料粉末としては、例えば、ガ
ラス材料であるＳｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、Ｍｇ
Ｏ、Ｂ₂Ｏ₃を主成分とする結晶化ガラス粉末７０重量
％とセラミック材料であるアルミナ粉末３０重量％とか
らなるものも用いられる。セラミック原料粉末は、特に
限定されるものではない。

【００２４】また、ビアホール導体１２、内部配線１１
および表面導体３となる導電性ペーストを作製する。導
電性ペーストは、低融点で且つ低抵抗の金属材料である
例えば銀粉末と、硼珪酸系低融点ガラス、例えばＢ₂Ｏ
₃−ＳｉＯ₂−ＢａＯガラス、ＣａＯ−Ｂ₂Ｏ₃−Ｓｉ
Ｏ₂ガラス、ＣａＯ−Ａｌ₂Ｏ₃−Ｂ₂Ｏ₃−ＳｉＯ₂
ガラスと、有機バインダ、例えばエチルセルロースと
を、有機溶剤、例えば２，２，４−トリメチル−１，３
−ペンタジオールモノイソブチレートに混合し、３本ロ
ーラーにより均質混練して作製される。

【００２５】本発明の多層回路基板の製法は、まず、図
４（ａ）に示すように、支持基板２５上に、上述の導電
性ペーストを塗布し、乾燥し、グランドパターン２６を
形成する。この後、上述のスリップ材を、グランドパタ
ーン２６上にドクターブレード法によって塗布・乾燥し
て、絶縁層１ａを形成する絶縁層成形体３１ａを形成す
る。ここで、支持基板２５としては、マイラーフイルム
を用い、焼成工程前に取り外される。

【００２６】次に、絶縁層成形体３１ａに、図４（ｂ）
に示すように、ビアホール用の貫通孔３５ａの形成を行
う。貫通孔３５ａの形成は、露光処理、現像処理、洗浄
・乾燥処理により行う。露光処理は、絶縁層成形体３１
ａ上に、貫通孔３５ａが形成される領域が遮光されるよ
うなフォトターゲットを載置して、例えば、超高圧水銀
灯（１０ｍＷ／ｃｍ²）を光源として用いて露光を行な
う。

【００２７】これにより、貫通孔３５ａが形成される領
域の絶縁層成形体３１ａにおいては、光硬化可能なモノ
マの光重合反応がおこらず、貫通孔３５ａが形成される
領域以外の絶縁層成形体３１ａでは、光重合反応が起こ
る。ここで光重合反応が起こった部位を不溶化部とい
い、光重合反応が起こらない部位を溶化部という。

【００２８】現像処理は、絶縁層成形体３１ａの溶化部
を現像液で除去するもので、具体的には、例えば、トリ
エタノールアミン水溶液を現像液として用いてスプレー
現像を行う。この現像処理により、図４（ｂ）に示すよ
うに、絶縁層成形体３１ａに貫通孔３５ａを形成するこ
とができる。その後、絶縁層成形体３１ａから現像によ
り生じる不要なカスなどを洗浄、乾燥工程により完全に
除去する。

【００２９】次に、貫通孔３５ａへ導電性ペーストを充
填し、乾燥して、導体部材３６ａを形成する。具体的に
は、図４（ｃ）に示すように、上述の工程で形成した貫
通孔３５ａ内に上述の導電性ペーストを充填し、乾燥す
る。貫通孔３５ａに相当する部位のみに印刷可能なスク
リーンを用いて印刷によって導体部材３６ａを形成し、
その後、８０℃で１０分乾燥する。

【００３０】上記のような工程を繰り返して、絶縁層成
形体３１ａ〜３１ｇが形成された積層体を作製する。こ
の後、図４（ｄ）に示すように、スリップ材をドクター
ブレード法によって塗布・乾燥して、絶縁基体１の最表
面の絶縁層成形体３１ｈを形成する。

【００３１】この絶縁層成形体３１ｈには、複数の表面
導体３が形成される表面間に、前記した露光、現像、乾
燥工程により貫通溝４１を形成する。

【００３２】この後、貫通溝４１を介して対向した絶縁
層成形体３１ｈの表面に、導電性ペーストを塗布する。

【００３３】このようにして作製された積層成形体を、
必要に応じて、プレスで形状を整え、この後、支持基板
２５が除去され、図４（ｄ）に示すような積層成形体が
得られる。

【００３４】そして、積層成形体の両面から、回路ブロ
ックに分割される位置に鋭利な刃を押し付けて、分割溝
を形成する。

【００３５】この後、脱バインダー工程と、本焼成工程
からなる焼成を行ない、脱バインダー工程において、含
まれている有機バインダ、光硬化可能なモノマを消失
し、本焼成工程により焼結する。

【００３６】その後、表面処理として、さらに、厚膜抵
抗体膜や厚膜保護膜の印刷・焼きつけを行ない、メッキ
処理、さらにＩＣチップを含むチップ部品４の接合を行
い、分割溝で分割することにより、本発明の基板が作製
される。

【００３７】発明の多層回路基板の製法によれば、電極
パッドは、その周囲の陥没部をフォトターゲットを用い
て、露光・現像処理によって形成するため、フォトター
ゲットのパターンにより、種々の大きさのものが形成可
能である。場合によっては、電極パッド部を島状に形成
することができる。また、従来の製造方法、即ち、金型
やＮＣパンチの打ち抜きでは得ることができない形状で
且つ相対位置精度の高い形状の形成が可能であるため、
表面導体の外形の形状精度が向上し、浮遊容量そのもの
のばらつきも少なくなる。

【００３８】尚、上記態様では、内部配線１１等の導電
性ペーストとしてＡｕ系、Ａｇ系、Ｃｕ系の低融点金属
材料を用いた低温焼成の多層回路基板の製法で説明した
が、内部配線等の導電性ペーストとして、タングステ
ン、モリブデンなどの高融点金属材料を用いた、１３０
０℃前後で焼成されるセラミック基板に、本発明の製法
を適用しても構わない。この場合、スリップ材のガラス
材料の組成を所定成分とし、さらにセラミック材料との
混合比率を所定に設定する必要がある。

【００３９】

【発明の効果】本発明の多層回路基板では、特に、高誘
電率材料を用いた高周波モジュール基板において、絶縁
基体表面の、例えば電極パッド間に発生する不要な浮遊
容量を低減することができ、結果的に高密度実装が達成
された超小型高周波モジュール基板を得ることができ
る。さらに、その製法は容易であるため、小型化に適
し、量産性に適した高周波モジュール基板を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の多層回路基板を示す斜視図である。

【図２】絶縁基体を示す斜視図である。

【図３】図１のｘ−ｘ線に沿った断面図である。

【図４】本発明の製法を説明するための工程図である。

【符号の説明】１・・・絶縁基体３・・・表面導体３ａ・・・電極パッド３ｂ・・・表面配線４・・・チップ部品５・・・外部端子７・・・凹部６・・・共振器６ａ・・・ストリップライン６ｂ・・・グランド電極３１ａ〜３１ｈ・・・絶縁層成形体

フロントページの続きＦターム(参考） 5E346 BB16 CC08 CC16 CC18 CC41 DD44 FF18 FF45 GG09 GG15 GG28 HH06 HH31

Claims

【特許請求の範囲】

【請求項１】絶縁基体の表面に、複数の表面導体を形成
してなる多層回路基板において、前記表面導体間におけ
る前記絶縁基体表面に凹部を形成してなることを特徴と
する多層回路基板。
【請求項２】表面導体が電極パッドであることを特徴と
する請求項１記載の多層回路基板。
【請求項３】電極パッドの周囲における絶縁基体表面に
凹部が形成されていることを特徴とする請求項１または
２記載の多層回路基板。
【請求項４】絶縁基体に共振器を設けるとともに、チッ
プ部品の一対の外部端子を、凹部を介して対向して形成
された一対の電極パッドにそれぞれ接合してなることを
特徴とする請求項１乃至３のうちいずれかに記載の多層
回路基板。
【請求項５】（ａ）セラミックまたはガラスセラミック
からなる絶縁層材料、光硬化可能なモノマーおよび有機
バインダを含有するスリップ材を作製する工程と、
（ｂ）該スリップ材を薄層化し乾燥して絶縁層成形体を
形成する工程と、（ｃ）該絶縁層成形体に露光処理を施
し、硬化させる工程と、（ｄ）該硬化された絶縁層成形
体の表面に、前記（ｂ）、前記（ｃ）の工程を繰り返す
とともに、前記（ｂ）の工程により得られた最上層の絶
縁層成形体に対して、露光、現像処理を行い、複数の表
面導体が形成される絶縁層成形体表面間に貫通溝を形成
して積層成形体を作製する工程と、（ｅ）前記貫通溝を
介して対向して形成された前記積層成形体表面に、導体
ペーストを塗布する工程と、（ｆ）該積層成形体を焼成
して、表面導体が形成された絶縁基体を作製する工程
と、を具備することを特徴とする多層回路基板の製法。