KR100814375B1

KR100814375B1 - 신호 종단 장치 및 다층 인쇄회로기판

Info

Publication number: KR100814375B1
Application number: KR1020070014476A
Authority: KR
Inventors: 이수행
Original assignee: 이수행
Priority date: 2007-02-12
Filing date: 2007-02-12
Publication date: 2008-03-18

Abstract

인쇄회로기판에서의 신호 전송 왜곡 및 전력 소모를 줄이는 신호 종단 장치가개시된다. 일 실시예에 따른 신호 종단 장치는, 저항 성분; 일단이 저항 성분의 일단과 직렬로 연결되는 DC 차단 커패시터 성분; 저항 성분의 타단이 직접 연결되는 제1 전극; 및 DC 차단 커패시터 성분의 타단이 직접 연결되는 제2 전극을 포함하되, 제1 전극 또는 제2 전극 중 어느 하나는 다층 인쇄회로기판의 오픈 스터브(open stub)를 형성하는 비아의 비아 패드와 접촉하여 전기적으로 연결될 수 있다. 고속 채널의 전송단(transmitting end) 또는 수신단(receiving end)에서 신호 종단이 이루어지는 종래 방식과는 상이하게 기판 비아 상에 신호 종단 장치를 배치하여 효과적인 신호 종단이 이루어지도록 한다.

인쇄회로기판, 신호, 종단(termination), 저항, 커패시터

Description

신호 종단 장치 및 다층 인쇄회로기판{Signal termination apparatus and multi-layer printed circuit board}

도 1a는 종래 다층 인쇄회로기판의 신호 비아 및 그라운드/전원 비아의 단면도.

도 1b는 도 1a에 도시된 다층 인쇄회로기판의 평면도.

도 2는 본 발명의 일 실시예에 따른 신호 종단 장치 내의 저항 성분과 DC 차단 커패시터 성분의 연결 구조.

도 3은 본 발명의 일 실시예에 따른 신호 종단 장치의 외부 사시도.

도 4a 및 4b는 도 3에 도시된 신호 종단 장치의 내부 구조.

도 5는 본 발명의 다른 실시예에 따른 신호 종단 장치의 내부 구조.

도 6a는 본 발명의 일 실시예에 따른 상부에 칩 패키지가 실장되고 하부에 신호 종단 장치가 실장된 다층 인쇄회로기판의 개념도.

도 6b는 본 발명의 다른 실시예에 따른 상부에 커넥터가 연결되고 하부에 신호 종단 장치가 실장된 다층 인쇄회로기판의 개념도.

도 7a는 다층 인쇄회로기판 상에 실장된 두 칩 패키지의 개념도.

도 7b는 도 7a에 도시된 구조에 신호 종단 장치가 추가된 회로 다이어그램.

도 8a는 마더 보드(mother board)에 도터 카드(daughter card)를 부착시킬 때 후면 커넥터(backplane connector)를 사용하는 경우를 도시한 도면.

도 8b는 도 8a에 도시된 구조에 신호 종단 장치가 추가된 회로 다이어그램.

도 9a는 차동 모드 쌍의 상호 연결의 회로 다이어그램.

도 9b는 차동 모드 쌍에서 차동 모드와 공통 모드(common mode)를 동시에 종단하는 회로 다이어그램.

도 10a은 비아의 피치보다 신호 종단 장치의 길이가 작은 경우 신호 종단 구조를 나타낸 도면.

도 10b는 도 10a의 바닥 도면.

본 발명은 신호 종단 장치(signal termination apparatus)에 관한 것으로, 보다 상세하게는 인쇄회로기판에서의 신호 전송 왜곡 및 전력 소모를 줄이는 신호 종단 장치에 관한 것이다.

최근 정보 기기에 있어서, 다층(multi-layer)으로 구성된 인쇄회로기판(printed circuit board) 상에서 고속 신호를 전송할 필요가 있다.

도 1a는 종래 다층 인쇄회로기판의 신호 비아 및 그라운드/전원 비아의 단면도이고, 도 1b는 도 1a에 도시된 다층 인쇄회로기판의 평면도이다.

신호선(signal trace)(15)(설명과 이해의 편의를 위해 일부만 도시됨)은 신 호 비아(signal via)(12)와 접합점(12-1)에서 만난다. 신호 비아(12)는 원통 형상을 가지고 있으나, 이 형상에 한정되지 않는다. 신호 비아(12)의 상단부와 하단부는 패드로 덮여 있다. 제1 상단 비아 패드(14-1)와 제1 하단 비아 패드(14-2)는 신호 비아(12)와 접합된다.

이와 유사하게 제2 상단 비아 패드(19-1)와 제2 하단 비아 패드(19-2)는 그라운드/전원 비아(ground/power via)(18)와 접합된다. 인쇄회로기판은 복수의 다층 구조를 가지는 그라운드/전원 평면(ground/power plane) 층(16)이 그라운드/전원 비아(18)와 만난다. 안티패드(antipad)(16-1)는 신호 비아(12)를 둘러싸고 있으며, 신호 비아(12)와 동심선 상에 위치한 그라운드/전원 평면 층(16)의 원형 홀이다.

비아 패드(14-1, 14-2, 19-1. 19-2)를 제외한 나머지 금속 구조물들은 유전 매체(dielectric medium)(17) 내에 포함되어 다층 인쇄회로기판을 형성한다. 신호선(15)는 이해와 설명의 편의를 위해 일부만이 도시되어 있으며, 실제 신호선(15)는 다른 신호 비아에 연결되어 있다.

신호 비아(12) 중 접합점(12-1)과 제1 하단 비아 패드(14-2) 사이 부분은 스터브(stub)(11)를 형성한다. 신호선(15)으로부터 전달되는 신호가 제1 상단 비아 패드(14-1)로 전달되는 것을 의도했으나, 실제는 접합점(12-1)에서 분기한다.

신호의 일부는 제1 상단 비아 패드(14-1)로 진행하여 칩 패키지(chip package) 또는 커넥터(connector) 같은 장치로 전달된다. 신호의 나머지는 스터브(11)의 개방단(open end)인 제1 하단 비아 패드(14-2)로 향하여 흐르고, 제1 하단 비아 패드(14-2)에 도착했을 때 반대 방향 즉, 접합점(12-1)을 향해 반사된다.

반사된 신호가 접합점(12-1)에 도달한 경우, 신호의 일부는 제1 하단 비아 패드(14-2)로 다시 반사되고 나머지는 신호선(15)와 제1 상단 비아 패드(14-1)를 향하여 분기된다. 반사된 신호가 충분히 약해질 때까지 상술한 반사는 반복된다. 그 결과 수신단인 제1 상단 비아 패드(14-1)에서의 신호 퀄리티가 저하된다.

특히 고속 채널(high speed channel)에서 상술한 것과 같은 인쇄회로기판의 비아에서의 스터브 효과(stub effect)로 인해 신호 왜곡이 발생한다. 인쇄회로기판에서 칩 패키지나 커넥터 등과 연결된 비아(via) 같은 수직 구조물이 고속 채널에서의 신호 왜곡의 주 원인이 된다.

특히 전송선에서의 오픈 스터브(open stub)는 도 1a에 도시된 관통홀 비아(through-hole via) 구조에서 형성된다. 신호 채널을 지나는 고주파수 신호는 상술한 것과 같이 접합점(12-1)과 제1 하단 비아 패드(14-2) 사이에서 반복적으로 반사되고 심각한 신호 저하를 일으킨다.

이러한 인쇄회로기판에서의 비아의 스터브 효과를 방지 또는 최소화하기 위하여 블라인드 비아(blind via), 베리드 비아(buried via), 백드릴드 비아(back-drilled via) 등이 이용된다. 하지만, 이들은 제조 비용이 높거나, 신뢰성 부분에서 문제점이 있다. 따라서, 인쇄회로기판에서 저비용, 고신뢰도로 스터브 효과를 중화시킬 대안이 필요한 실정이다.

따라서, 본 발명은 저비용, 고신뢰도로 스터브 효과를 방지 또는 최소화할 수 있는 신호 종단 장치 및 다층 인쇄회로기판을 제공한다.

또한, 본 발명은 간단한 구조로 다층 인쇄회로기판의 오픈 스터브로 분기되는 고속 신호(high speed signal)의 종단(termination)을 유도하는 신호 종단 장치 및 다층 인쇄회로기판을 제공한다.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

본 발명의 일 측면에 따르면, 다층 인쇄회로기판 상에 실장되는 신호 종단 장치(signal termination apparatus)가 제공될 수 있다.

신호 종단 장치는, 저항 성분; 일단이 저항 성분의 일단과 직렬로 연결되는 DC 차단 커패시터 성분; 저항 성분의 타단이 직접 연결되는 제1 전극; 및 DC 차단 커패시터 성분의 타단이 직접 연결되는 제2 전극을 포함하되, 제1 전극 또는 제2 전극 중 어느 하나는 다층 인쇄회로기판의 오픈 스터브(open stub)를 형성하는 비아의 비아 패드와 접촉하여 전기적으로 연결될 수 있다.

저항 성분과 DC 차단 커패시터 성분은 하나의 표면 실장 기기(surface mount device, SMD) 패키지로 패키징(packaging)될 수 있다. 여기서, DC 차단 커패시터 성분은 일단이 제2 전극에 직접 연결되고, 타단이 서로 이격되는 복수의 전극 층으로 구성되는 제1 다층 전극와, 일단이 저항 성분의 일단에 직렬로 연결되고, 타단이 제1 다층 전극의 전극 층들 사이에 서로 이격되어 위치하는 복수의 전극 층들로 구성되는 제2 다층 전극을 포함할 수 있다. 저항 성분은 박막 저항(thin film resistor)을 포함할 수 있다.

제1 전극과 제2 전극은 다층 인쇄회로기판의 비아 피치(via pitch)에 상응하는 간격만큼 이격되어 있을 수 있다.

또는 저항 성분과 DC 차단 커패시터 성분은 각각 분리 SMD 패키지로 패키징되어 있으며, 각 분리 SMD 패키지는 접합선에 의해 직렬 연결되고, 각각 다층 인쇄회로기판 상에 실장될 수 있다. 접합선은 금속(metal) 또는 솔더 드롭(solder drop)으로 구성될 수 있다.

본 발명의 다른 측면에 따르면, 오픈 스터브에서 신호를 종단시키는 신호 종단 장치를 포함하는 다층 인쇄회로기판이 제공될 수 있다.

다층 인쇄회로기판은, 다층 기판; 다층 기판을 관통하는 둘 이상의 비아; 비아의 양단에 형성되어 있는 비아 패드; 및 비아 중 오픈 스터브(open stub)를 형성하는 측에 형성되어 있는 비아 패드에 실장되고, 비아를 통해 전달되는 신호를 종단시키는 신호 종단 장치를 포함할 수 있다.

여기서, 신호 종단 장치는, 저항 성분과, 일단이 저항 성분의 일단과 직렬로 연결되는 DC 차단 커패시터 성분과, 저항 성분의 타단이 직접 연결되는 제1 전극과, DC 차단 커패시터 성분의 타단이 직접 연결되는 제2 전극을 포함하되, 제1 전극 또는 제2 전극 중 어느 하나는 오픈 스터브를 형성하는 비아의 비아 패드와 접촉하여 전기적으로 연결되고, 다른 하나는 오픈 스터브를 형성하는 비아와 인접한 비아의 비아 패드와 접촉하여 전기적으로 연결될 수 있다. 오픈 스터브를 형성하는 비아는 신호 비아(signal via)이고, 오픈 스터브를 형성하는 비아와 인접한 비아는 신호 비아 또는 그라운드/전원 비아(ground/power via)일 수 있다.

여기서, 저항 성분과 DC 차단 커패시터 성분은 하나의 표면 실장 기기 패키지로 패키징될 수 있다. DC 차단 커패시터 성분은 일단이 제2 전극에 직접 연결되고, 타단이 서로 이격되는 복수의 전극 층으로 구성되는 제1 다층 전극와, 일단이 저항 성분의 일단에 직렬로 연결되고, 타단이 제1 다층 전극의 전극 층들 사이에 서로 이격되어 위치하는 복수의 전극 층들로 구성되는 제2 다층 전극을 포함하고, 저항 성분은 박막 저항을 포함할 수 있다.

제1 전극과 제2 전극은 다층 인쇄회로기판의 비아 피치에 상응하는 간격만큼 이격되어 있을 수 있다.

또는 저항 성분과 DC 차단 커패시터 성분은 각각 분리 SMD 패키지로 패키징되어 있으며, 각 분리 SMD 패키지는 접합선에 의해 직렬 연결되고, 각각 다층 인쇄회로기판 상에 실장될 수 있다. 접합선은 금속 또는 솔더 드롭으로 구성될 수 있다.

또한, 신호 종단 장치의 크기는 다층 인쇄회로기판의 비아 피치보다 작으며, 오픈 스터브를 형성하는 비아에 인접한 비아의 비아 패드는 신호 종단 장치의 일단에 접촉하여 전기적으로 연결되도록 연장되어 있을 수 있다.

그리고 신호 종단 장치는 신호 채널의 싱글 엔드 신호 종단(single ended termination of signal) 또는 차동 모드 쌍의 차동 모드 신호 종단(differential mode termination of signal)을 제공할 수 있다.

그리고 신호 종단 장치는 차동 모드 쌍에서 싱글 엔드 신호 종단과 차동 모드 신호 종단을 복합적으로 동시에 제공할 수 있다.

그리고 신호 종단 장치는 표면 실장 기기 저항(SMD resistor)으로 구성될 수 있다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한 다.

본 발명의 실시예에서 고속 채널에서 스터브에서의 신호 반사를 방지하고, 신호 퀄리티를 유지하기 위하여, 인쇄회로기판 상에 신호 종단 장치(signal termination apparatus)를 실장(mount)하여 스터브의 일단에 연결한다. 신호 종단 장치는 저항 성분(resistor component)과 DC 차단 커패시터 성분(DC blocking capacitor component)를 포함한다.

도 2는 본 발명의 일 실시예에 따른 신호 종단 장치 내의 저항 성분과 DC 차단 커패시터 성분의 연결 구조가 도시되어 있다. 도 2의 (a)를 참조하면, 저항 성분(35)과 DC 차단 커패시터 성분(36)은 직렬로 연결된 구조를 가지고 있다.

도 1에 도시된 신호 비아(12)의 제1 하단 비아 패드(14-2)와 같은 스터브(11)의 일단에 신호 종단을 위한 신호 종단 장치가 연결된다. 신호 종단 장치의 저항 성분(35)은 신호의 에너지를 방산(dissipate)시켜 제1 하단 비아 패드(14-2)와 같은 스터브(11)의 일단에서 신호를 효과적으로 종단시킨다. 그 결과 앞서 설명하였던 다중 반사가 방지되거나 약화된다. 저항 성분(35)의 저항값은 신호 비아(12)의 유효 특성 임피던스(effective characteristic impedance)에 근접한 값이어야 한다. 저항값은 인쇄회로기판 설계에서의 비아 구조에 종속되는 값이다.

신호 비아(12)의 유효 특성 임피던스의 근사값을 얻는 방법은 다음과 같다.

동축 전송선의 커패시턴스는 수학식 1과 같다.

여기서, r과 r2는 각각 동축 전송선 라인의 내부 중심 도체(inner conductor)의 반지름과 동축 전송선 라인의 덮개(jacket)의 내부 반지름이고,

는 유전율(permitivity)이다.

트윈 축(Twin axial) 전송선의 인덕턴스는 수학식 2와 같다.

여기서, s는 트윈 축 전송선을 구성하는 두 도체 간의 거리이며, r3는 도체의 반지름,

는 투과성(permeability)이다.

신호 비아와 그라운드 비아로 구성된 싱글 엔드 라인(single ended line)의 커패시턴스와 인덕턴스는 각각 수학식 1과 수학식 2의 Cc 및 Lt에 근접한 값이다. 여 기서, r = r3 이고, 싱글 엔드 라인의 유효 특성 임피던스의 근사값 Z0는 수학식 3과 같다.

예를 들어, FR4 재질의 유전 상수를 4.4, 비아 반지름(r)을 0.2mm, 안티패드의 반지름(r2)을 0.5mm, 신호 비아와 그라운드 비아 간의 거리(s)를 1mm라 하면, 추정된 유효 특성 임피던스 Z0는 대략 48 옴(ohm)이다.

차동 모드 쌍에서 두 신호 비아 간의 유효 특성 임피던스의 근사값 Z1은 수학식 4와 같다.

여기서, Ld와 Cd는 두 신호 비아 간의 인덕턴스와 커패시턴스이다. 싱글 엔드 경우와 차동 모드 쌍 경우 모두 동일한 비아 피치가 적용된다면 Ld는 Lt와 동일하다. Cd는 직렬 연결된 Cc의 2개의 커패시터의 직렬 연결과 대략 동일하므로, Cd ~ 0.5×Cc이다.

싱글 엔드 경우와 동일한 비아 크기를 가지는 경우 Z1은 대략 68 옴이다. Z1은 2×Z0가 아닌

×Z0에 근접한 값임을 파악할 수 있다. 이는 두 신호 비아 간에 강한 커플링때문이다. Z1은 차동 모드 쌍의 공칭 특성 임피던스(nominal characteristic impedance)인 100 옴 보다 꽤 작은 편이다.

DC 차단 커패시터 성분(36)은 신호 종단 장치를 통해 DC 신호 및 저주파수 신호가 흐르는 것을 차단한다. 고주파수 신호를 종단시키는 것이 주 목적이기 때문이다. 저주파수 신호는 스터브 효과에 의한 반사가 거의 무시할 수준이므로 신호 종단이 필요치 않다. DC 신호와 저주파수 신호는 에너지의 불필요한 소모를 야기한다. 따라서, DC 차단 커패시터 성분(36)은 효율적으로 스터브의 일단에 적용되어 실리콘 칩(silicon chip)의 구동 회로의 전력 소모를 감소시킨다. DC 차단 커패시터 성분(36)은 신호 비아의 유효 특성 임피던스보다 훨씬 작은 임피던스를 가진다.

DC 차단 커패시터의 임피던스 Zdc는 수학식 5와 같다.

여기서, freq는 DC 차단 커패시터를 통과하는 신호의 주파수이고, Cdc는 DC 차단 커패시터의 커패시턴스이다. Zdc가 Z0보다 매우 작은 경우 종단 신호는 DC 차단 커패시터에 의한 영향을 받지 않는다. 예를 들어, Zdc가 4 GHz 조건에서 Z0(상술한 예에서 대략 48 옴 정도)의 1%이기 위해서 Cdc는 약 83pF이다.

도 2의 (b) 및 (c)는 도 2의 (a)에 도시된 신호 종단 장치 내의 저항 성분(35) 및 DC 차단 커패시터 성분(36)의 연결 구조의 다른 예들이다. DC 차단 커패시터 성분(36)을 중심으로 저항 성분들(35-1, 35-2)이 대칭적으로 배열되어 있거나(도 2의 (b) 참조), 저항 성분(35)을 중심으로 DC 차단 커패시터 성분들(36-1, 36-2)이 대칭적으로 배열되어 있다. 즉, 도 2의 (a)에 도시된 회로 성분들이 대칭적으로 배열되어 있다. 이외에도 저항 성분(35)과 DC 차단 커패시터 성분(36)은 다양한 연결 구조에 의해 연결될 수 있다. 연결 구조의 핵심은 저항 성분(35)이 DC 차단 커패시터 성분(36)과 직렬로 연결되어 있다는 것이다.

도 3은 본 발명의 일 실시예에 따른 신호 종단 장치의 외부 사시도이고, 도 4a 및 4b는 도 3에 도시된 신호 종단 장치의 내부 구조이다.

신호 종단 장치는 표면 실장 기기(surface mount device, 이하 'SMD'라 한다) 패키지(21)와 전극(27)을 포함한다.

SMD 패키지(21)는 도 2에 도시된 저항 성분(35)과 DC 차단 커패시터 성분(36)을 내부에 포함하고 있다. 전극(27)은 신호 종단 장치를 인쇄회로기판 상에 실장할 때 인쇄회로기판의 패드(예를 들어, 도 1에 도시된 비아 패드들 등)에 전기적으로 연결되어 있고, SMD 패키지(21) 내의 저항 성분(35), DC 차단 커패시터 성분(36)과 전기적으로 연결되어 있다. SMD 패키지(21)의 크기는 성능 품질(performance quality)을 이유로 최소화되어야 한다. 또한, SMD 패키지(21)의 크기는 양측의 전극(27)의 간격이 다층 인쇄회로기판의 비아 피치(via pitch)에 부합되어야 한다. 비아 피치는 다층 인쇄회로기판에 형성된 비아들 중 인접한 비아 간의 간격을 의미한다.

도 4a를 참조하면, SMD 패키지(21) 내부에 저항 성분(35)과 DC 차단 커패시터 성분(36)이 직렬 연결되어 있으며, 저항 성분(35) 및 DC 차단 커패시터(36)의 양단 중 서로 직렬 연결되지 않은 일단이 외부의 전극(37)과 연결되어 있다.

도 4b는 도 4a에 도시된 신호 종단 장치의 내부 구조를 보다 상세히 나타낸 도면이다. DC 차단 커패시터 성분(36)은 하나의 다층 전극(36-1)이 각 층의 전극 사이에 타 다층 전극(36-2)의 전극을 배치시킴으로써 구성된다. 저항 성분(35)은 박막 저항(thin film resistor)으로 구성된다. 제1 다층 전극(36-1)은 전극(37)과 직접 연결되어 있다. 제2 다층 전극(36-2)은 저항 성분(35)의 일단과 직렬 연결되고, 저항 성분(35)의 타단은 다른 전극(37)과 직접 연결된다.

도 5는 본 발명의 다른 실시예에 따른 신호 종단 장치의 내부 구조이다. 도 2의 (a)에 도시된 저항 성분(35)과 DC 차단 커패시터 성분(36)의 연결 구조의 다른 실시예에 해당한다.

다른 실시예에 따른 신호 종단 장치는 분리 SMD 저항(24)과, 분리 SMD DC 차단 커패시터(23)를 포함한다. 분리 SMD 저항(24)의 제1 전극(39-1)과, 분리 SMD DC 차단 커패시터(23)의 제1 전극(40-1)은 접합선(38)에 의해 연결되어, 도 2a에 도시된 것과 같은 직렬 연결을 형성한다. 접합선(38)은 매우 작은 금속 조각(예를 들어, 0.5mm 크기) 또는 작은 솔더 드롭(solder drop)일 수 있다. 분리 SMD 저항(24)의 제2 전극(39-2)과, 분리 SMD DC 차단 커패시터(23)의 제2 전극(40-2)은 인쇄회로기판 상에 실장될 때 인쇄회로기판의 패드(예를 들어, 도 1a에 도시된 비아 패드들)에 전기적으로 연결된다.

도 6a는 본 발명의 일 실시예에 따른 상부에 칩 패키지가 실장되고 하부에 신호 종단 장치가 실장된 다층 인쇄회로기판의 개념도이다.

칩 패키지(29)는 실리콘 IC(integrated circuit)를 포함하고 있다. 그리고 칩 패키지(29)의 하부에 다수의 솔더 볼(28)이 형성되어 있어 다층 인쇄회로기판(30) 상에 실장될 때 다층 인쇄회로기판(30)의 상부에 위치한 상단 패드들과 접촉한다. 상단 패드는 도 1a에 도시된 제1 상단 비아 패드(14-1), 제1 상단 그라운 드/전원 패드(19-1)를 포함한다.

참조번호 25 및 26은 본 발명의 일 실시예에 따른 신호 종단 장치를 나타낸다. 제1 및 제2 신호 종단 장치(25, 26)는 다층 인쇄회로기판(30)의 신호 비아(12)의 하단측인 오픈 스터브의 일단에 배치된다.

제1 신호 종단 장치(25)은 신호 비아(12)와 그라운드/전원 비아(18) 사이에 실장되어 싱글 엔드 신호 종단(single ended termination of signal)을 제공한다. 제1 신호 종단 장치(25)의 일 전극(37a)은 신호 비아(12)의 제2 하단 비아 패드(14-2)에 연결되고, 타 전극(37b)은 그라운드/전원 비아(18)의 제2 하단 비아 패드(19-2)에 연결된다.

제2 신호 종단 장치(26)은 한 쌍의 신호 비아(12) 사이에 실장되어 차동 모드신호 종단(differential mode termination of signal)을 제공한다. 제2 신호 종단 장치(26)의 일 전극(37c)은 차동 모드 쌍 중 일 신호 비아(12)의 제2 하단 비아 패드(14-2)에 연결되고, 타 전극(37d)은 차동 모드 쌍 중 다른 신호 비아(12)의 제2 하단 비아 패드(14-2)에 연결된다. 여기서, SMD 패키지(22)는 도 2의 (c)에 도시된 것과 같이 내부 연결 구조가 대칭적임이 바람직하다. 이것은 차동 모드 쌍이 가지는 대칭성을 보존하는데 도움된다.

참조번호 27은 본 발명의 다른 실시예에 따른 신호 종단 장치를 나타낸다. 제3 신호 종단 장치(27)는 도 5에 도시된 분리 SMD 저항(24)과 분리 SMD DC 차단 커패시터(23)를 포함한다. 분리 SMD 저항(24)는 그라운드/전원 비아(18)의 제2 하단 비아 패드(19-2)에 연결되고, 분리 SMD DC 차단 커패시터(23)는 신호 비아(12) 의 제2 하단 비아 패드(14-2)에 연결된다. 분리 SMD 저항(24)과 분리 SMD 커패시터(23)은 접합선(38)에 의해 연결됨으로써 직렬 연결을 구성한다.

분리 SMD 저항(24)과 분리 SMD DC 차단 커패시터(23)는 그 위치가 바뀌어 연결되는 것도 가능하다. 즉, 분리 SMD 저항(24)이 신호 비아(12)와 연결되고, 분리 SMD DC 차단 커패시터(23)가 그라운드/전원 비아(18)와 연결될 수도 있다.

도 6b는 본 발명의 다른 실시예에 따른 상부에 커넥터가 연결되고 하부에 신호 종단 장치가 실장된 다층 인쇄회로기판의 개념도이다.

도 6a에 도시된 칩 패키지(30)가 커넥터(31)로 대체되어 있다. 커넥터 핀(32)이 다층 인쇄회로기판(30)의 비아들(12, 18) 내부에 고정되어 있다. 신호 종단 장치(25, 26, 27)의 연결이나 동작 원리는 도 6a를 참조하여 설명한 것과 동일한 바 상세한 설명은 생략하기로 한다.

이하에서는 본 발명과 관련된 전 채널 위상(overall channel topology)를 설명하기로 한다.

도 7a는 다층 인쇄회로기판(50) 상에 실장된 두 칩 패키지(45, 46)의 개념도이다. 제1 칩 패키지(45)의 칩과 제2 칩 패키지(46)의 칩 간의 연결 중 하나가 참조번호 47부터 41까지의 상호 연결(interconnect)로 도시되어 있다.

참조번호 47에서 44까지의 수평 부분은 제1 칩 패키지(45) 내에서의 선을 나타낸다. 44에서 49까지의 수직 부분은 칩 패키지(45)의 패키지 비아와 다층 인쇄회로기판(50)의 기판 비아를 포함한다. 48에서 42까지의 상호 연결 부분은 다층 인쇄회로기판(50)에서의 두 기판 비아 간의 신호선을 나타낸다. 48과 49 부분 및 42와 43 부분에 두 개의 오픈 스터브가 존재한다. 오픈 스터브(11)는 48과 49 사이의 상호 연결 부분으로 확대 도시되어 있다. 오픈 스터브(11)는 도 1a에 도시된 스터브(11)와 동일하다.

도 7b는 도 7a에 도시된 구조에 신호 종단 장치(21)가 추가된 회로 다이어그램이다. 제1 전송선(transmission line)(53-1)은 도 7a의 47에서 48까지의 영역에 상응한다. 제2 전송선(53-2)은 도 7a의 48에서 42까지의 영역에 상응한다. 제3 전송선(53-3)은 도 7a의 42에서 41까지의 영역에 상응한다. 제1 스터브(54-1)는 도 7a의 오픈 스터브(11)에 상응한다. 유사하게 제2 스터브(54-2)는 도 7a의 42에서 43까지의 상호 연결 영역에 상응한다. 신호 종단 장치(21)는 제1 스터브(54-1) 및 제2 스터브(54-2)의 일단인 참조번호 49와 43에 위치한다.

본 발명의 이해와 설명의 편의를 위해 도 7b는 제1 칩 패키지(45)에서 제2 칩 패키지(46)으로의 신호 방향에 대해서만 도시되어 있다. 트랜스미터(51)는 전송선을 통해 진행하는 신호의 소스(source)이다. 신호는 수신단(57)에 도달하고, 리시버(56)의 입력단에 위치한 종단 저항(termination resistor)(55)에 의해 종단된다. 수신단(57) 내에 종단 저항(55)을 포함하는 것은 일반적이다.

도 7b에서, 신호 종단 장치(21)는 중심 도체의 종점(end point)(49)과 전송선 기호의 덮개(jacket)의 종점(49-1) 사이에 연결된다. 이는 도 6a에 도시된 제1 신호 종단 장치(25)에 의한 신호 종단을 나타낸다. 동축 전송선 기호(54-1, 54-2)는 도 1a의 신호 비아(12)에 상응하는 기판 비아의 유효 전송선 양상을 포착하는데 사용된다. 전송선 기호(54-1, 54-2)의 덮개 부분은 전송선(54-1, 54-2) 내의 자기 장 에너지를 최소화하기 위해 중심 도체의 신호 전류에 대응해서(counteract) 생기는 리턴 전류 경로(return current path)에 상응한다. 리턴 전류 경로의 물리적 실체는 도 1a 및 1b에 도시된 홀 가장 자리의 안티패드(16-1), 임의의 그라운드/평면 층(16)의 인접한 평면 층 간의 전기 용량 커플링(capacitive coupling), 도 1a에 도시된 그라운드/평면 비아(18)를 포함한다.

제1 및 제2 전송선(53-1, 53-2)의 덮개 부분, 제1 스터브(54-1)의 덮개 부분은 접합점(48) 근처에서 전기적으로 연결되도록, 리턴 전류가 전송선(53-1, 53-2, 54-1)의 중심 도체 내의 전류에 대응하여 발생한다. 동일한 원리가 접합점(42) 근처의 제2 및 제3 전송선(53-2, 53-3)의 덮개 부분, 제2 스터브(54-2)의 덮개 부분 사이의 연결에도 적용된다.

최근 애플리케이션들에서 공통적으로 발견되는 패키지 및 인쇄회로기판 설계에서, 예를 들어 제2 전송선(53-2)의 덮개 부분은 다층 인쇄회로기판(50) 내의 48과 42 사이의 경로인 신호선에 대한 인접 레퍼런스 평면(adjacent reference plane) 층에 상응한다. 이는 인접 그라운드/전원 평면 층에서 신호선에 아주 근접한 부분에 상응한다.

제1 전송선(53-1) 및 제3 전송선(53-3)의 덮개 부분은 칩 패키지(45, 46), 솔더 볼(28) 및 다층 인쇄회로기판(50)의 상응하는 리턴 전류 경로로 구성된다. 47에서 44까지의 수평 부분에 대한 리턴 전류 경로는 칩 패키지 내의 패키지 선(package trace)에 대한 인접 레퍼런스 평면 층에 상응한다. 44에서 48까지의 수직 부분 중 칩 패키지 부분에 있어서, 리턴 전류 경로는 칩 패키지의 그라운드/전 원 비아와, 안티패드의 가장자리와, 신호 솔더 볼에 대한 인접 그라운드/전원 솔더 볼을 포함한다. 44에서 48까지의 수직 부분 중 다층 인쇄회로기판 부분에 있어서 리턴 전류 경로는 앞서 상술한 제1 스터브(54-1)에서의 리턴 전류 경로와 유사한 구성을 가진다.

트랜스미터(51)의 그라운드(52)는 트랜스미터(510)에 대한 레퍼런스 전압이다. 그라운드(52)는 트랜스미터(51)의 출력 단자가 신호 전류의 소스로 고려되는 동안 리턴 전류의 싱크(sink)로 사용된다. 도 7b에서 그라운드(52)는 일례일 뿐이다. 또한, 전원 전압이 설계에 따라 리턴 전류의 싱크로 동작하는 레퍼런스로써 선택될 수 있다.

제1 스터브(54-1) 및 제2 스터브(54-2)의 일단(49, 43)에 신호 종단 장치(21)가 없다면, 참조번호 48과 49 사이, 그리고 42와 43 사이의 다중 반사로 인해 신호의 퀄리티는 저하될 것이다. 참조번호 49와 49-1 사이에 실장되는 신호 종단 장치(21)는 49에서 인가 신호 파동을 흡수하고 48로의 반사를 방지하거나 소멸시킨다. 동일한 효과가 참조번호 43과 43-1 사이에 실장되는 신호 종단 장치(21)에 의해서도 획득된다.

따라서 신호 종단 장치(21)는 효과적으로 수신단(57)의 입력부(41)에서의 신호 퀄리티를 개선시킨다. 신호 종단 장치(21)의 DC 차단 커패시터는 DC 전류와 저주파수 신호 전류가 신호 종단 장치(21)를 통해 흐르는 것을 방지하므로, 트랜스미터(51) 및 신호 종단 장치(21)에서의 전력 소모를 감소시킨다.

도 8a는 마더 보드(mother board)(70)에 도터 카드(daughter card)(65)를 부 착시킬 때 후면 커넥터(backplane connector)(60)를 사용하는 경우를 도시하고 있다. 칩 패키지(45, 68)는 각각 마더 보드(70)와 도터 카드(65) 상에 실장된다. 참조번호 47에서 67까지의 상호 연결 부분은 제1 칩 패키지(45)와 제2 칩 패키지(68) 간의 상호 연결 중 하나이다.

도 8b는 도 8a에 도시된 구조에 신호 종단 장치(21)가 추가된 회로 다이어그램이다. 참조번호 49에서 49-1 사이에 배치되는 신호 종단 장치(21)와, 참조번호 65에서 65-1 사이에 배치되는 신호 종단 장치(21)는 도 7b에 도시된 신호 종단 장치(21)와 유사하다. 그리고 참조번호 61에서 61-1 사이에 배치되는 신호 종단 장치(21)와, 참조번호 64에서 64-1 사이에 배치되는 신호 종단 장치(21)는 도 6b에 도시된 제1 신호 종단 장치(25)에 의한 신호 종단을 나타낸다.

도 9a는 차동 모드 쌍의 상호 연결의 회로 다이어그램이다. 이는 도 6a에 도시된 제2 신호 종단 장치(26)에 의한 신호 종단을 나타낸다. 도 9에 도시된 차동 모드 쌍 중 각각은 도 7b에 도시된 구조에 대응된다. 저항 성분(35)과 DC 차단 커패시터 성분(36)이 직렬 연결된 신호 종단 장치(21) 대신에 일반 SMD 저항(76)이 차동 모드 쌍의 오픈 스터브들에서의 신호 종단에 사용된다. 일반 SMD 저항(76)은 오픈 스터브의 일단에서 차동 모드 신호의 종단을 제공한다.

도 9b는 차동 모드 쌍에 존재하는 임의의 차동 모드와 공통 모드(common mode)를 동시에 종단하기 위한 연결 구조의 회로 다이어그램이다. 앞서 상술한 것처럼 두 개의 신호 비아 사이에 커플링이 크기 때문에, 두 개의 싱글 엔드 신호 종단만으로는 차동 모드 쌍에서 차동 모드를 종단하기 어려울 수 있다. 따라서, 도 7b에 설명한 싱글 엔드 종단과 도 9b에서 언급한 차동 모드 종단을 혼합하면 비아 스터브 쌍에 존재하는 임의의 신호 파동을 보다 정확하게 종단할 수 있다.

본 발명의 실시예들에서 신호 종단 장치(21)의 크기는 기판 비아의 피치에 적합해야 한다. 이는 신호 종단 장치(21)가 인접한 기판 비아들 간에 양단의 전극이 접촉되어야 하기 때문이다. 신호 종단 장치(21)의 크기가 기판 비아의 피치보다 작은 경우에 대해서는 이하 도 10a 및 10b를 참조하여 설명하기로 한다.

도 10a은 비아의 피치보다 신호 종단 장치(21)의 길이가 작은 경우 신호 종단 구조를 나타낸 도면이고, 도 10b는 도 10a의 바닥 도면이다. 비아의 피치는 비아 간의 간격을 나타낸다.

신호 종단 장치(21)는 다층 인쇄회로기판의 하면에 실장된다. 연장 패드(extended pad)(80)는 그라운드/전원 비아(18)의 하단에 위치한다. 신호 종단 장치(21)의 제1 전극(37a)은 신호 비아(12)의 하단 비아 패드(14-2)에 부착되고, 제2 전극(37b)은 그라운드/전원 비아(18)의 연장 패드(80)에 부착된다. 연장 패드(80)과 인접 평면 층(16) 간의 전기 용량 커플링은 신호 종단 장치(21)를 위한 효과적인 리턴 전류에 기여한다.

상술한 바와 같이, 본 발명에 따른 신호 종단 장치 및 다층 인쇄회로기판은 고속 채널의 전송단(transmitting end) 또는 수신단(receiving end)에서 신호 종단이 이루어지는 종래 방식과는 상이하게 기판 비아 상에 신호 종단 장치를 배치하여 효과적인 신호 종단이 이루어지도록 한다.

또한, 저비용, 고신뢰도로 스터브 효과를 방지 또는 최소화할 수 있다.

또한, 간단한 구조로 다층 인쇄회로기판의 오픈 스터브로 분기되는 고속 신호의 종단을 유도하는 것이 가능하다.

또한, 저항 성분을 이용하여 인가된 신호 에너지를 방산시켜 소멸시키고, DC 차단 커패시터 성분을 이용하여 DC 신호 경로를 차단하여 실리콘 칩의 구동 회로에서의 전력 절약을 가능케 한다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

다층 인쇄회로기판 상에 실장되는 신호 종단 장치(signal termination apparatus)에 있어서,

저항 성분;

일단이 상기 저항 성분의 일단과 직렬로 연결되는 DC 차단 커패시터 성분;

상기 저항 성분의 타단이 직접 연결되는 제1 전극; 및

상기 DC 차단 커패시터 성분의 타단이 직접 연결되는 제2 전극을 포함하되,

상기 제1 전극 또는 상기 제2 전극 중 어느 하나는 상기 다층 인쇄회로기판의 오픈 스터브(open stub)를 형성하는 비아의 비아 패드와 접촉하여 전기적으로 연결되는 것을 특징으로 하는 신호 종단 장치.
제1항에 있어서,

상기 저항 성분과 상기 DC 차단 커패시터 성분은 하나의 표면 실장 기기(surface mount device, SMD) 패키지로 패키징(packaging)되는 것을 특징으로 하는 신호 종단 장치.
제1항에 있어서,

상기 DC 차단 커패시터 성분은

일단이 상기 제2 전극에 직접 연결되고, 타단이 서로 이격되는 복수의 전극 층으로 구성되는 제1 다층 전극와,

일단이 상기 저항 성분의 일단에 직렬로 연결되고, 타단이 상기 제1 다층 전극의 전극 층들 사이에 서로 이격되어 위치하는 복수의 전극 층들로 구성되는 제2 다층 전극을 포함하는 것을 특징으로 하는 신호 종단 장치.
제1항에 있어서,

상기 저항 성분은 박막 저항(thin film resistor)을 포함하는 것을 특징으로 하는 신호 종단 장치.
제1항에 있어서,

상기 제1 전극과 상기 제2 전극은 상기 다층 인쇄회로기판의 비아 피치(via pitch)에 상응하는 간격만큼 이격되어 있는 것을 특징으로 하는 신호 종단 장치.
제1항에 있어서,

상기 저항 성분과 상기 DC 차단 커패시터 성분은 각각 분리 SMD 패키지로 패 키징되어 있으며,

상기 각 분리 SMD 패키지는 접합선에 의해 직렬 연결되고, 각각 상기 다층 인쇄회로기판 상에 실장되는 것을 특징으로 하는 신호 종단 장치.
제6항에 있어서,

상기 접합선은 금속(metal) 또는 솔더 드롭(solder drop)으로 구성되는 것을 특징으로 하는 신호 종단 장치.
다층 기판;

상기 다층 기판을 관통하는 둘 이상의 비아;

상기 비아의 양단에 형성되어 있는 비아 패드; 및

상기 비아 중 오픈 스터브(open stub)를 형성하는 측에 형성되어 있는 비아 패드에 실장되고, 상기 비아를 통해 전달되는 신호를 종단시키는 신호 종단 장치를 포함하는 다층 인쇄회로기판.
제8항에 있어서,

상기 신호 종단 장치는,

저항 성분과,

일단이 상기 저항 성분의 일단과 직렬로 연결되는 DC 차단 커패시터 성분과,

상기 저항 성분의 타단이 직접 연결되는 제1 전극과,

상기 DC 차단 커패시터 성분의 타단이 직접 연결되는 제2 전극을 포함하되,

상기 제1 전극 또는 상기 제2 전극 중 어느 하나는 상기 오픈 스터브를 형성하는 비아의 비아 패드와 접촉하여 전기적으로 연결되고, 다른 하나는 상기 오픈 스터브를 형성하는 비아와 인접한 비아의 비아 패드와 접촉하여 전기적으로 연결되는 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 오픈 스터브를 형성하는 비아는 신호 비아(signal via)인 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 오픈 스터브를 형성하는 비아와 인접한 비아는 신호 비아 또는 그라운드/전원 비아(ground/power via)인 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 저항 성분과 상기 DC 차단 커패시터 성분은 하나의 표면 실장 기기 패키지로 패키징되는 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 DC 차단 커패시터 성분은

일단이 상기 제2 전극에 직접 연결되고, 타단이 서로 이격되는 복수의 전극 층으로 구성되는 제1 다층 전극와,

일단이 상기 저항 성분의 일단에 직렬로 연결되고, 타단이 상기 제1 다층 전극의 전극 층들 사이에 서로 이격되어 위치하는 복수의 전극 층들로 구성되는 제2 다층 전극을 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 저항 성분은 박막 저항을 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 제1 전극과 상기 제2 전극은 상기 다층 인쇄회로기판의 비아 피치에 상응하는 간격만큼 이격되어 있는 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 저항 성분과 상기 DC 차단 커패시터 성분은 각각 분리 SMD 패키지로 패키징되어 있으며,

상기 각 분리 SMD 패키지는 접합선에 의해 직렬 연결되고, 각각 상기 다층 인쇄회로기판 상에 실장되는 것을 특징으로 하는 다층 인쇄회로기판.
제16항에 있어서,

상기 접합선은 금속 또는 솔더 드롭으로 구성되는 것을 특징으로 하는 다층 인쇄회로기판.
제9항에 있어서,

상기 신호 종단 장치의 크기는 상기 다층 인쇄회로기판의 비아 피치보다 작으며,

상기 오픈 스터브를 형성하는 비아에 인접한 비아의 비아 패드는 상기 신호 종단 장치의 일단에 접촉하여 전기적으로 연결되도록 연장되어 있는 것을 특징으로 하는 다층 인쇄회로기판.
제8항에 있어서,

상기 신호 종단 장치는 신호 채널의 싱글 엔드 신호 종단(single ended termination of signal) 또는 차동 모드 쌍의 차동 모드 신호 종단(differential mode termination of signal)을 제공하거나 차동 모드 쌍에서의 차동 모드 신호 종단 및 싱글엔드 신호 종단을 혼합하여 제공하는 것을 특징으로 하는 다층 인쇄회로기판.
제8항에 있어서,

상기 신호 종단 장치는 표면 실장 기기 저항(SMD resistor)으로 구성되는 것을 특징으로 하는 다층 인쇄회로기판.