JP2001291819A - ディスクリートコンデンサ及び部品が埋め込まれた多層相互連結モジュール及びその製造方法 - Google Patents

ディスクリートコンデンサ及び部品が埋め込まれた多層相互連結モジュール及びその製造方法

Info

Publication number
JP2001291819A
JP2001291819A JP2001062319A JP2001062319A JP2001291819A JP 2001291819 A JP2001291819 A JP 2001291819A JP 2001062319 A JP2001062319 A JP 2001062319A JP 2001062319 A JP2001062319 A JP 2001062319A JP 2001291819 A JP2001291819 A JP 2001291819A
Authority
JP
Japan
Prior art keywords
substrate
layer
dielectric layer
substrates
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001062319A
Other languages
English (en)
Other versions
JP4268339B2 (ja
Inventor
Larry L Moresco
エル モレスコ ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2001291819A publication Critical patent/JP2001291819A/ja
Application granted granted Critical
Publication of JP4268339B2 publication Critical patent/JP4268339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 モジュール方式で構築されたマルチチップモ
ジュールの提供。 【解決手段】 複数の小型コンデンサ基板２０及び／又
は抵抗基板３０が組み立てられ、規則的な配列パターン
でベース基板１１０に取り付けられる。電源基板４０
は、小型基板と共にベース基板１１０へ取り付けられ
る。全部品は、モジュールの製造歩留りを高めるため予
備試験され、互いに略同等の厚さを有する。小型基板と
電源基板の間のギャップ６０は、ポリマー材料で充填さ
れる。部品上に誘電体層１１２が形成され、プレーナー
化される。次に、電源分配面及び信号ラインを得るた
め、インターリーブ式の複数の金属層及び誘電体層１１
２〜１１６が部品上に形成される。小型コンデンサ基板
２０は、対応した集積回路チップ４の下側に配置され
る。小型抵抗基板３０は、ＩＣチップ４の相互連結パッ
ドにある所望の信号終端の点の近くに配置される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路（ＩＣ）
ベースの電子システム用の電気的相互連結基板に関す
る。
【０００２】本発明は、抵抗及びコンデンサのようなデ
ィスクリート部品を、ＩＣチップ間で電気信号を相互連
結するため使用される相互連結基板に集積化する技術に
関する。
【０００３】
【従来の技術】現在までのマルチチップモジュール（Ｍ
ＣＭ）において、要求された量の電力バイパスコンデン
サ及び信号ライン終端抵抗を収容する通常の技術は、デ
ィスクリートコンデンサ及びディスクリート抵抗をマル
チチップモジュールの表面にハンダ付けすることであ
る。典型的なマルチチップモジュールの例は図１に示さ
れている。モジュールはベース基板５を含み、複数のイ
ンターリーブ金属層６及び誘電体層７がベース基板５の
上に形成される。上部金属層は、集積回路（ＩＣ）チッ
プ４と、ディスクリートバイパスコンデンサ８と、ディ
スクリート終端抵抗９複数のパッドへの接点を作成する
複数のパッドを有する。基板５の上の第１の金属層６及
び基板５の上の第４の金属層６は、電力分配面及びアー
ス分配面であり、図１では記号”ＤＣ”で示されてい
る。分配面は、誘電体層７を通して形成されたバイアを
介して集積回路チップ４へ電気接続される。基板５上の
第２の金属層及び第３の金属層は、一般的に、モジュー
ルに取り付けられた集積回路チップ４との間で信号ライ
ンを収容する。
【０００４】ディスクリートコンデンサ８は、一方の分
配面に接続された第１の端子と、もう一方の分配面に接
続された第２の端子とを有する。ディスクリート抵抗７
は、信号ラインに接続された第１の端子と、片方の分配
面に接続された第２の端子とを有する。抵抗の目的は、
安定電源電圧ラインまでの終端路を設けることである。
電力若しくはアースのいずれの分配面を使用するかの選
択は、マルチチップモジュール１によって実現される特
定の回路設計に大きく依存する。
【０００５】典型的なディスクリートコンデンサ８が図
２に示されている。ディスクリートコンデンサ８は、は
んだ被覆端子８Ｂ及び８Ｃによって両端が終端されたボ
ディ８Ａを含む。組立中に、コンデンサ８は、モジュー
ル１の対応したパッドに置かれ、たとえば、はんだリフ
ロープロセスのような処理を用いてパッドへはんだ付け
される。分配面上の過渡電流及び電圧パルスを迂回させ
ることを意図した目的に適当、かつ、有効である容量レ
ベルを達成するため、コンデンサ８は、かなり広がり、
かつ、嵩が高い。抵抗９もコンデンサ８と同様の構造及
び形状を有する。図１を再度参照するに、ディスクリー
ト部品８及び９は、モジュール１の表面積の中の実質的
な量を占め、マルチチップモジュール上に搭載可能な集
積回路の数を制限する。
【０００６】
【発明が解決しようとする課題】図１に示された構造に
は種々の欠点がある。第一に、上述の通り、ディスクリ
ート部品は表面積の非常に大きい部分を占めるので集積
回路（ＩＣ）チップ４の基板スペースが充分に利用され
ていない点である。第二に、バイパスコンデンサ８とＩ
Ｃチップ４の電源入力との間に、大きいインダクタンス
路があることである。このインダクタンスは、コンデン
サによって与えられるバイパス電力にかなり長い経路に
現れ、この経路は、コンデンサからバイアを介して分配
面へ降り、分配面全体に広がり、誘電体層を介してＩＣ
チップ４へ戻らなければならない。多数の従来技術のモ
ジュールは、付加的な金属層及び誘電体層が構造体内に
設けられている大面積のコンデンサを形成することによ
り、この問題を取り扱っている。付加的な金属層及び誘
電体層は、通常、基板５の隣で底部に配置され、２層の
金属層の間に非常に薄い誘電体を使用する。この構造体
は、インダクタンスが小さいバイパス容量を得ることが
できるが、このコンデンサは、基板の実質的に全面積を
覆い、基板上の各欠陥による影響を受けるので、このコ
ンデンサの歩留りは非常に低い。一般的な規則として、
大きい領域の上に構造体を形成することは、構造体の形
成中に欠陥が形成される危険性を高める。
【０００７】図２に示された構造体の更なる欠点とし
て、信号ラインと分配面の間のディスクリート抵抗を接
続するため必要になる相互連結バイアは、寄生容量及び
寄生インダクタンスを抵抗に付加し、抵抗がインピーダ
ンス制御型終端を生ずる能力を妨げる。さらに、抵抗自
体の内部構造は、そのサイズが大きいために、付加的な
寄生容量及び寄生インダクタンスを導入する。これらの
寄生部品は、優れた高周波信号終端器として動作して、
モジュールのディスクリート抵抗の能力を著しく妨げ、
モジュールの全体的な信号伝達性能を制限する。
【０００８】したがって、従来のマルチチップモジュー
ルには、高いレベルの密度と速度を達成する能力を妨げ
る幾つかの欠点がある。本発明は、これらの欠点の解決
に向けられる。
【０００９】本発明の目的は、電源ラインのインダクタ
ンスを最小限に抑えたままマルチチップモジュールの集
積回路チップの近くに高い値の容量を設けることであ
る。
【００１０】本発明の更なる目的は、マルチチップモジ
ュールにおいて信号終端抵抗と関連した寄生容量及び寄
生インダクタンスの量を減少させることである。
【００１１】本発明の更に別の目的は、製造歩留りを低
下させることなく、高いバイパス容量を伴うマルチチッ
プモジュールを製造することである。
【００１２】本発明の更に別の目的は、マルチチップモ
ジュール用の集積回路チップの密度を増加させることで
ある。
【００１３】本発明の上記目的及びその他の目的は、以
下の詳細な説明と添付図面とによって当業者に明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本発明は、モジュール方
式で構築されたマルチチップモジュールを提供すること
によって上記欠点を解決する。
【００１５】最初に、ベース基板から始めて、複数の小
型コンデンサ基板及び／又は小型抵抗基板が組み立てら
れ、ベース基板に、好ましくは、規則的なアレイパター
ンで取り付けられる。電源基板（電源バー）は、好まし
くは、小型基板と共にベース基板へ取り付けられる。こ
のように取り付けられた全ての部品は、好ましくは、予
備試験され、互いに略同等の厚さを有する。予備試験
は、実質的にモジュールの製造歩留りを高める。小型基
板と電源基板の間のギャップは、粉末充填ポリイミド原
料のようなポリマー材料で充填される。次に、表面をよ
り平坦化させるため、誘電体層が部品上に形成される。
誘電体層は、好ましくは、化学機械研磨プロセスのよう
な処理によってプレーナー化され、より平坦な層を形成
する。次に、電源分配面及び信号ラインを得るため、イ
ンターリーブ式の複数の金属層及び誘電体層が組み立て
られた部品上に形成される。小型コンデンサ基板は、好
ましくは、非常に短い経路及び非常に小さいインダクタ
ンスを集積回路チップへ与えるため、対応した集積回路
チップの下側に配置される。同様の方式で、小型抵抗基
板は、典型的にはＩＣチップの相互連結パッドにある所
望の信号終端の点の近くに配置される。重要な事項とし
て、小型基板は、非常に少ない寄生容量と寄生インダク
タンスしか導入しない技術で抵抗を実現することを可能
にさせる。別の重要な事項として、コンデンサ及び抵抗
は、集積回路チップの下側にあるので、モジュールの貴
重な表面積を占有しない。この配置によって、より高密
度の集積回路チップをマルチチップモジュールの表面に
形成できるようになる。
【００１６】本発明の付加的な特徴及び利点として、本
発明の選択された実施例では、はんだ接合を融解し、Ｉ
Ｃチップを容易に除去できるように、選択されたＩＣチ
ップの下側にある相互連結パッドを選択的に加熱するた
め一部の抵抗素子が構築される。
【００１７】
【発明の実施の形態】図７には、製作の初期段階におけ
るマルチチップモジュール１０の一例の平面図が示さ
れ、図８には、複数の集積回路チップ４を相互連結する
ため使用される製作後のマルチチップモジュールの断面
図が示されている。図７を参照するに、複数の小型コン
デンサ基板２０と及び小型抵抗基板３０は、（図８に示
されている）高温接着剤１１１を用いてベース基板１１
０に取り付けられる。接着剤１１１は、好ましくは、硬
化したときに５００℃を超える温度に耐えることができ
るポリイミド原料を含む。各コンデンサ基板３０の上に
は、一つ以上の個別のコンデンサが形成され、各抵抗基
板３０の上には、一つ以上の個別の抵抗が形成される。
小型基板２０及び３０は予備試験される。これらは、好
ましくは、略同じ寸法を有し、好ましくは、規則的なパ
ターンで配置される。図７及び８に示された例示的な実
施例において、小型コンデンサ基板２０及び抵抗基板３
０は、各行方向に交番順に配置され、平行にされた各行
は異なる部品タイプで始まる（いわゆる「チェッカー
盤」状に並べられている）。電源基板（電源バー）４０
は、好ましくは、接着剤１１１を用いて小型基板と共に
ベース基板１１０へ取り付けられる。基板２０、３０及
び４０は、好ましくは、互いの５０μｍの範囲に収まる
厚さを有する。基板は、好ましくは、組立機器を用いて
配置されるが、抵抗基板及びコンデンサ基板上の端子が
大きい（２平方ミリメータ一用のオーダーである）場合
に小型モジュールを構築するとき、従来の真空ハンドリ
ング用ワンドを用いて手動で配置される。
【００１８】基板を手動で整列させるため、角が付けら
れた基板５０又はＬ字型基板５０は、図７に示されるよ
うに垂直方向及び水平方向のアライメント軸と、次の処
理手順のためのアライメントマーク５１を設定するため
使用される。基板５０は、接着剤１１１によって取り付
けられ、基板２０−４０と略同じ厚さを有する。アライ
メント基板５０が使用されないとき、アライメントマー
ク５１は、基板２０−５０の中の適切な基板、又は、全
ての基板２０−５０に配置される。
【００１９】基板２０−５０は、好ましくは、複数のギ
ャップ６０が基板の周りに形成されるように配置され
る。ギャップ６０は、基板２０−５０の取り付け中に、
気泡（エアーバブル）及びガスの除去が容易に行えるよ
うにし、かつ、必要に応じて、基板の裏面の余分な接着
剤１１１を逃がすことができる。ギャップ６０の幅は、
典型的に、０．２５ｍｍ乃至２ｍｍである。以下で詳述
するように、ギャップ６０は、基板２０−５０が取り付
けられた後、粉末充填ポリイミド原料のようなポリマー
フィラー材料で充填される。
【００２０】図８を参照するに、誘電体層１１２は、基
板２０乃至５０と、ギャップ６０との上に形成され、次
に、より平坦な表面を得るため研磨され、その平坦な表
面上に金属ライン、接続パッド、及び、インターリーブ
式誘電体層が構築される。金属ラインは、チップ４の間
の相互連結、チップ出力から基板３０上の終端抵抗まで
の接続、バイパスコンデンサ２０及び電源基板５０から
チップ５への電力分配用の相互連結とを行う。誘電体層
は、参照番号１１２−１１６によって示され、異なる金
属ラインのレベルを相互に電気的に絶縁する。見やすく
するために、金属ライン、パッド及び誘電体層１１２−
１１６の積み重ねの垂直方向の寸法は、約１０倍されて
いる。チップ４は、接続パッドに裏向きに取り付けら
れ、上部表面は、コンデンサ基板及び抵抗基板の上面に
対向する。
【００２１】コンデンサ基板２０は、好ましくは、チッ
プ４への非常に短い経路及び非常に小さいインダクタン
スを得るため、対応した集積回路チップ４の下側に配置
される。同様に、抵抗基板３０は、典型的にＩＣチップ
の相互連結パッドの場所にある信号終端の所望の点の近
傍に配置される。基板３０は、低い誘電率を有する基板
に終端抵抗を実装させることができ、寄生容量を減少さ
せ、かつ、抵抗をチップの相互連結パッドのより近くに
配置できるようになり、インダクタンスを著しく減少さ
せる。
【００２２】他の重要な特徴として、コンデンサ及び抵
抗は、集積回路チップ４の下側にあるので、モジュール
の貴重な表面積を占領しない。この配置は、マルチチッ
プモジュールの表面上に、非常に高密度の集積回路チッ
プ４を形成することができる。
【００２３】以下では、例示的な基板２０−５０の製作
について説明する。この説明に続いて、これらの基板を
互いに相互連結し、チップ４へ相互連結する金属ライン
を説明する。
【００２４】［コンデンサ基板］図３は、本発明による
マルチチップモジュールの製作に使用される小型コンデ
ンサ基板２０の斜視図である。コンデンサ基板２０はベ
ース基板２２を有し、ベース基板の上に第１の電極層２
４が形成される。電極層２４の上には、誘電体層２６が
形成され、誘電体層は、好ましくは、高誘電性材料によ
り構成される。このような誘電性材料は、周知の従来技
術である陽極酸化処理又はスパッタ陽極酸化処理によっ
て形成される。基板２０の上に形成されたコンデンサ構
造体への電気接続は、コンデンサの端子である層２４及
び層２８の露出部によって作られる。説明をわかり易く
するため、基板の垂直方向の寸法は、約２倍の倍率で拡
大されて図示されている。
【００２５】本発明に従ってマルチチップモジュールを
製作する方法は、一般的に、たとえば、ポリマー誘電体
層を硬化させるような高温処理工程を利用するので、本
発明の好ましい実施例において、高温（３００℃〜４０
０℃）の環境に耐えることができるコンデンサ構造体が
利用される。この製作方法については以下で詳述する。
適当な高温コンデンサ構造体は、本発明の譲受人によっ
て譲受された、発明の名称が"Sputtered and Anodized
Capacitors Capable of Withstanding Exposure to Hig
h Temperatures"であるPeters他の米国特許第5,872,696
号に記載されている。簡単に説明すると、引用文献によ
る例示的なコンデンサ構造体は、アルミニウムに対する
高温拡散バリアとして作用する窒化タンタル（ＴａＮ）
の導電層で被覆された底部アルミニウム電極を利用す
る。タンタル元素の層は、窒化タンタル層の上に形成さ
れ、次に、五酸化タンタル（Ｔａ2Ｏ5）のスパッタ層に
よって被覆される。タンタル元素層と五酸化タンタル層
の両方の層は完全に陽極酸化処理され、窒化タンタル層
の微小部分がタンタル酸窒化物へ陽極酸化処理される。
モリブデン若しくはタングステンの層が陽極酸化処理済
みの誘電体層の上に形成され、これらの金属は、高温で
五酸化タンタルに化学的に還元若しくは拡散しない。よ
り優れた導電性を得るため、タングステンの上に銅を形
成してもよい。３５０℃以上の温度で数時間放置された
後、これらのコンデンサ構造体は、１平方センチメート
ル当たりの欠陥が０．０２未満であり、１平方センチメ
ートル当たりのリーク電流が０．１μＡ未満であること
が判明した。
【００２６】コンデンサ構造体２０は正方形でも長方形
でもよい。好ましくは、コンデンサ構造体は、正方形で
あり、０．５平方センチメートルから２５平方センチメ
ートルの範囲のサイズである。さらに、精密な組立のた
め、基板２０は、均一かつ予測可能な寸法を有するよう
に機械加工若しくは切断される。この目的のための機械
加工及び切断処理は、周知技術である。基板の厚さは、
全体的に１２５μｍ乃至１０００μｍであり、典型的に
は、５００μｍ乃至６２５μｍである。好ましくは、電
気絶縁性を高めるため、約２００μｍのギャップが層２
４と層２８の間に残される。金属層２４の露出部の幅
は、好ましくは、２５０μｍ以上である。約１５０μｍ
の間隔が基板のエッジと金属層２４のエッジの間に残さ
れる。製造コストを下げるため、複数の基板２０がより
大きい基板上に形成され、ダイス加工又は切断加工によ
って互いに分離される。
【００２７】図４には、コンデンサ構造体３の断面図が
示されている。同図において、垂直方向の寸法は、層２
４、２６及び２８が良くわかるように約５００倍の倍率
で拡大されている。一実施例において、底部層２４は、
２乃至４μｍの厚さのアルミニウム（Ａｌ）のベース層
と、約５０００オングストロームの厚さの窒化タンタル
（ＴａＮ）の上層とを含む。誘電体層２６は、約２００
０オングストロームの厚さの五酸化タンタル（Ｔａ
2Ｏ5）を含む。酸化物層は、上述の通り、タンタル元素
層（６００オングストローム）と、スパッタリングされ
た五酸化タンタル層（６００オングストローム）を陽極
酸化処理することによって形成される。スパッタリング
及び陽極酸化処理、技術文献に詳しく記載され、かつ、
当業者には周知である。本発明を実施するために、特殊
なスパッタリング技術や陽極酸化処理は不要である。
【００２８】上層２８は、厚さが約４００オングストロ
ームの第１のタングステン（Ｗ）層と、厚さが約２乃至
４μｍの第２の銅（Ｃｕ）層と、厚さが約２００オング
ストロームの第３のクロム（Ｃｒ）層とを含む。下側の
タングステン層は、銅が五酸化タンタルと反応すること
を防ぎ、上側のクロム層は、ポリイミドのようなポリマ
ー層への優れた粘着性を示す。基板のエッジにおける下
層２４の露出部は、上層２８を形成するため使用される
材料によって被覆される。従来公知の通り、アルミニウ
ムが銅と接触するとき、望ましくない反応が発生する。
この場合、窒化タンタル層及びタングステン層は、この
望ましくない反応を防止するため、これらの材料を分離
する。
【００２９】コンデンサ基板２０の裏面は、基板２０を
ベース基板１１０へ接着する次の工程に備えて、好まし
くは、２００オングストロームのクロム層のような粘着
層で被覆される。
【００３０】［抵抗基板］図５は、本発明による複数の
抵抗３２が形成された小型抵抗基板３０の斜視図であ
る。抵抗基板３０は、コンデンサ基板２０と略同程度の
寸法を有する。好ましくは、基板２０及び３０は、具体
的なマルチチップモジュール実装に対し実質的に同じ寸
法を有する。抵抗３２は、好ましくは、基板３０上に規
則的なパターンで配置される。各抵抗３２は、第１の端
子３３及び第２の端子３４を有し、第１の端子と第２の
端子の間に抵抗材料３５の区画が設けられる。
【００３１】本発明に従ってマルチチップモジュールを
製作する方法は、一般的に、高温処理工程を利用するの
で、好ましくは、高温（３００℃乃至４００℃以上）中
での放置に耐え得る抵抗材料が抵抗３２を製作するため
使用される。多数の市販され、一般的に使用されている
抵抗材料、たとえば、窒化タンタル（ＴａＮ）、クロム
−珪素−酸化物（Ｃｒ−ＳｉＯ）、及び、ニクロム（Ｎ
ｉ−Ｃｒ）などをこの目的のため利用できる。これらの
各材料は、高温抵抗を製作するため使用され、高温抵抗
を製作する方法は、従来の周知技術である。抵抗材料が
高温で酸化することを防止するため、屡々、パッシベー
ション層が抵抗構造体の上に形成される。たとえば、五
酸化タンタルは、窒化タンタル抵抗の上に屡々形成さ
れ、酸化珪素は、屡々、クロム−珪素−酸化物抵抗の上
に形成される。３５０℃までの温度に耐える窒化タンタ
ル抵抗は容易に製造することができ、４２５℃までの温
度に耐える窒化タンタル抵抗は製造可能であるが、より
注意深い設計と、処理条件、特に、アニーリング条件の
非常に慎重な制御を要求する。３５０℃乃至４５０℃ま
での温度に耐えるニクロム抵抗は容易に製造可能である
が、パッシベーション層内の汚染物によって容易に食刻
される、このため、ニクロム抵抗を被覆するパッシベー
ション層材料は、慎重に評価しなければならない。４５
０℃乃至５００℃までの温度に耐えるクロム−珪素−酸
化物抵抗（２０％原子量ＳｉＯ）は、容易に製造可能で
あり、二酸化珪素パッシベーション層によって容易に保
護することができる。温度範囲が広いため、クロム−珪
素−酸化物抵抗は、以下の例示的な製作方法で使用され
る誘電体ポリマー材料及び硬化温度の選択に非常に広い
選択の幅があって好ましい。
【００３２】抵抗３２の端子３３及び端子３４は、抵抗
材料３５と適合する材料を含む。ニッケル、クロム及び
チタンを使用することができる。銅は、一般的に、上記
の抵抗材料との間で信頼性の高い接触が得られないが、
ニッケル、クロム及びチタンとは高信頼性で接触する。
したがって、端子３３及び３４は、ニッケル、クロム若
しくはチタンの下層と、銅の上層とにより構成される。
高温に耐えるニクロム、窒化タンタル及びクロム−珪素
−酸化物抵抗の製作方法は、Maissel他による"Handbook
of Thin Film Technology", Chapter 18, McGraw-Hill
Publishing Company, New York, 1970と、Licari他に
よる"Hybrid Microcircuit Technology Handbook", Cha
pters 3 and 5, Noyes Publications, Park Ridge, New
Jersey,USA, 1998に記載されている。抵抗３２は、後
で、不良になることなく、３００℃から４５０℃の高温
に放置することができるならば、好ましくは、抵抗値が
実質的に変化することがない限り、その他の周知のいか
なる抵抗製造技術を用いて製作しても構わない。しか
し、特定の抵抗製作処理が、後続の高温処理中に値が変
動する抵抗を生産する場合、このような処理は、ドリフ
トの量が予測可能であり、かつ、補償できる場合に限り
使用される。
【００３３】抵抗３２は、一般的に、約５０オーム乃至
２００オームの範囲内の抵抗を有する。これらの値の抵
抗は、図１に示された従来技術のディスクリート抵抗と
対照すると比較的僅かなスペースしか必要としないの
で、１平方センチメートル当たりに数個の抵抗を形成す
ることが可能である。いずれにしても、１平方センチメ
ートル当たりに１００乃至１５００個の抵抗を形成する
ことが可能であり、典型的には、５００乃至８００個の
抵抗が形成される。説明を簡単にするため、２０個の抵
抗だけが図５に示されている。多数の能動的な抵抗がベ
ース基板によって散逸可能な熱を上回る熱を発生させな
いことを保証するように注意する必要があり、何らかの
冷却手段をベース基板に取り付けてもよい。ＭＯＳ回路
又はＣＭＯＳ回路を含む５Ｖ電源システム（Ｖcc＝５
Ｖ）において、各信号が平均として二つの論理状態（０
Ｖ及び〜５Ｖ）を時間的に半分ずつ占めるとするなら
ば、５０オームの各抵抗は平均で０．２２ワットを放散
する。ここで、ハイ状態の実際の電圧は、抵抗に接続さ
れた信号ラインを駆動するＩＣ出力段における約０．３
Ｖの電圧降下に起因して略４．７Ｖであると仮定する。
約１１０個の能動的な抵抗は、平均で２５ワットを放散
する。３．３Ｖのシステムにおいて、５０オームの各抵
抗は平均で０．０９０ワットを放散し、２７５個の能動
的な抵抗は平均で２５ワットを放散する。ここで、ハイ
状態の実際の電圧は、抵抗に接続された信号ラインを駆
動するＩＣ出力段における約０．３Ｖの電圧降下に起因
して略３Ｖであると仮定する。電力散逸は、システムを
１００オーム程度の高い特性インピーダンスに設計する
ことにより低減され、この場合、電力散逸は半分に節約
される。電力散逸は、各抵抗の一方の端子を、電源電圧
の半分に一致する中間電源ＶIN T（ＶINT＝１／２ＶCC）
に接続することによっても節約される。中間電源が２．
５Ｖである５Ｖシステム（ＶCC＝５Ｖ）の場合に、５０
オームの各抵抗は、約０．０９７ワットを放散し、２６
０個の能動的な抵抗は略２５ワットを放散する。３．３
Ｖシステムの場合に、５０オームの各抵抗は、約０．０
３６ワットを放散し、６８５個の能動的な抵抗は略２５
ワットを散逸する。
【００３４】抵抗基板３０の裏面は、好ましくは、基板
３０をベース基板１１０へ接着させる後続の工程に備え
て、２００オングストロームのクロム層のような粘着層
によって被覆される。
【００３５】［モジュール組立段階のための抵抗基板及
びコンデンサ基板の準備］以下で詳述されるモジュール
組立段階において、抵抗基板及びコンデンサ基板は共通
基板に取り付けられ、相互連結信号は、得られた複合基
板上に形成される。基板の高さは異なる可能性があるの
で、組立処理は、隣り合う基板の間に約５０μｍまでの
断面形状の高低段差が存在することを予定し、組立処理
は、好ましくは、高低段差が約５μｍ未満まで減少する
ように複合基板をプレーナー化する。プレーナー化処理
は、好ましくは、機械研磨又は化学機械研磨（ＣＭＰ）
によって行われる。抵抗基板及びコンデンサ基板を破壊
することなく、このプレーナー化工程を実行するため、
５０μｍのポリイミド緩衝層が抵抗基板及びコンデンサ
基板の上に形成される。緩衝層は、抵抗及びコンデンサ
の端子へのバイアを含み、研磨処理における「へこみ」
の影響から保護するため１層以上の研磨停止層を含む。
【００３６】緩衝層は、薄いポリイミド層（たとえば、
１乃至１０μｍの厚さの層）と、ポリイミド層を覆う薄
い研磨停止層（たとえば、１μｍ未満のタングステン
層）と、研磨停止層を覆う厚いポリイミド層（たとえ
ば、４０乃至５０μｍの厚さ）とを含む。これらの層
は、依然として共通基板の一部である小型基板（すなわ
ち、基板が互いに分離される前の小型基板）の上に形成
される。基板がモジュールのベース基板へ取り付けら
れ、研磨工程を行った後、レーザードリル加工が緩衝層
を通り抵抗基板及びコンデンサ基板へ達するバイア接点
を形成するため使用される。金属研磨停止を使用する場
合、大きい窓が端子を接触させるべき領域で取り除かれ
る。この大きい窓の除去によって、ドリル加工とバイア
形成を容易に行えるようになり、望ましくない電気接続
が防止される。別の方法として、厚いポリイミド層が形
成される前に、研磨停止層が多数の小さい隙間の狭い矩
形（或いは、その他の多角形の形状）に分割されるよう
に、金属研磨停止層が選択的にエッチングされる。この
矩形状の研磨停止材料は、互いに電気絶縁されるので、
研磨停止層を通る数本のバイアが形成されるとき、たと
え、各バイアが一つ以上の矩形と電気接触しているとし
ても、バイアは互いに電気絶縁される。
【００３７】各コンデンサ基板及び抵抗基板への多数の
バイアが設けられるべきモジュールの場合、バイア接点
は、標準的なフォトリソグラフィック技術を用いて緩衝
層内に形成される。一例として、Beilin他に発行され、
本願と同一人によって譲受された発明の名称が"Methods
of Planarizing Structures on Wafers and Substrate
s by Polishing"である米国特許第５，９１６，４５３
号に記載されたバイア製作方法が使用される。これらの
方法の中の一例では、薄い電気めっきシード層が（好ま
しくは、互いに分離される前の）小型基板の上に均一に
形成され、厚いフォトレジスト材料層（２０μｍ乃至５
０μｍの厚さ）がシード層の上に形成される。フォトレ
ジスト層は、パターン化された化学線放射が当てられ、
抵抗及びコンデンサの端子位置（並びにシード層）まで
延びるバイア・アパーチャを形成するよう現像される。
このバイアの径は、少なくとも１０μｍであり、典型的
には２５μｍ乃至２５０μｍである。アパーチャは、電
気めっき処理によって銅で埋められ、銅ポストを出現さ
せるためフォトレジストが取り除かれる。シード層は、
エッチングによって除去され、厚い層（１５μｍ乃至４
５μｍのポリイミド層）が基板及びポストの上に形成さ
れ、ポリイミド層はポスト上では高いスポットを有し、
ポスト間の領域では低いスポットを有する。低いスポッ
トは、ポストの先端折も低い実質的に均一なレベルにあ
る。ポリイミドは硬化され、ポリイミド層内でポストを
低いスポットのレベルまでプレーナー化するため研磨さ
れる。エッチング停止層は、好ましくは、研磨処理を容
易に行うために低いスポットの上に堆積させられる。上
記の工程の系列は、望ましい緩衝層の高さを得るため繰
り返される。緩衝層は、既に説明したようにエッチング
停止層及び薄いポリイミド層の上に積み重ねられる。
【００３８】［電源基板］図６は、本発明による電源基
板の一例を示す図である。電源基板４０は、細長い長方
形基板４２を含み、長方形基板４２の上には、２本以上
の厚い金属ライン４４及び４５が形成される。誘電体ス
ペーサ４６は、好ましくは、構造体の平坦さを保証し、
かつ、金属ライン間の電気絶縁を保証するため、２本の
金属ラインの間に形成される。各金属ラインは、アース
電位若しくは電源ライン電位をもつ。
【００３９】一実施例において、基板４２は、抵抗基板
及びコンデンサ基板用のベース基板と略同じ厚さであ
り、１２５μｍ乃至１０００μｍ、典型的な厚さは、５
００μｍ乃至６２５μｍである。金属ライン４４及び４
５は、１５μｍ乃至３５μｍの厚さ、典型的には２５μ
ｍの厚さを有する。電源基板４０の幅は、抵抗基板又は
コンデンサ基板の幅と一致し、或いは、図６に示されて
いるように抵抗基板又はコンデンサ基板の幅の半分に一
致する。電源基板の一端は、図６に示されるように幅が
広くなり、電気パワーを与える大規模の接続点を設ける
ことができる。
【００４０】例示的な電源基板は、以下の例示的な方法
によって製作される。多数の電源基板４０が共通シリコ
ンウェーハ上に製作される。２００オングストロームの
厚さのクロム層が、２５μｍの厚さの銅層の粘着用途し
てシリコンウェーハ上にスパッタリングされる。銅層
は、２μｍの厚さの銅層をスパッタリングし、次に、金
属ライン４４及び４５を形成するため、２８μｍの厚さ
の銅層を電気めっきすることにより形成される。しか
し、電気めっき処理を実行する前に、３０乃至４０μｍ
の厚さのフォトレジスト層が基板の上に形成され、誘電
体スペーサ４６が形成されるべき場所にフォトレジスト
の縞を残すようにフォトリソグラフィ的に画成される。
フォトレジスト縞は、この場所で銅がめっきされること
を防ぐ。めっき後、フォトレジスト層が取り除かれ、２
μｍの厚さの銅層が誘電体スペーサ４６を形成すべき場
所に残される。この構造体は、次に、２μｍの厚さの銅
層を取り除くため銅腐食液に浸される。銅腐食液は、ラ
イン４４及び４５からも銅を取り除き、その厚さを２８
μｍから約２５μｍへ減少させる。次に、下側のクロム
層を除去するためクロム腐食液が使用される。誘電体ス
ペーサ４６は、（一般的に、ポリアミック酸と呼ばれる
場合がある）ポリイミド原料の層でウェーハを被覆する
ことにより形成され、続いて、硬化させられ、機械研磨
工程若しくは化学機械研磨工程によって平坦化される。
このような方法で処理された２層のポリイミド層は、使
用されるポリイミドの物理的特性に応じて、スペーサ４
６が設けられた場所のギャップを埋めるため必要とされ
る。
【００４１】好ましい実施例において、相対的に薄いタ
ングステン層は、金属ライン４４及び４５の上部表面に
形成され、（後述の）モジュール組立段階における後の
研磨工程で研磨停止層として使用される。タングステン
層は、タングステンの層をライン４４及び４５とスペー
サ４６の上にスパッタリング又は蒸着させ、次に、スペ
ーサ４６の上に重なる部分をエッチングで除くことによ
り形成される。タングステン層は、スペーサ４６を画成
するため使用されたフォトレジストが除去される前に形
成される。この場合、タングステン層は、フォトレジス
ト縞と金属ライン４４及び４５の上に堆積させられる。
金属ラインの上にあるフォトレジスト縞の上部は、簡単
な研磨工程によって除去され、フォトレジストの残りの
部分は通常の剥離（ストリッピング）によって取り除か
れる。
【００４２】電源基板４０の裏面は、好ましくは、基板
４０をベース基板１１０へ接着させる後の工程に備え
て、２００オングストロームのクロム層のような粘着層
で被覆される。
【００４３】［アライメント基板］アライメント基板５
０は、ソー切断によってシリコンウェーハから製作され
る。切断前に、アライメントマーク５１及びｃｕ案内マ
ークが適当な数の材料及び工程を用いて表面に形成され
る。
【００４４】［基板選別］各基板２０−５０は、珪素
（Ｓｉ）、アルミナ（Ａｌ2Ｏ3）、或いは、その他の適
当な材料を含む。チップ４との熱的不整合を低減させる
ため、基板２０−５０及びベース基板１１０は、好まし
くは、略等しい熱膨張率を有する。シリコンチップ４の
場合、基板２０−５０及びベース基板１１０は珪素を含
有し、ガリウム−砒素（ＧａＡｓ）チップ４の場合、基
板２０−５０及びベース基板はアルミナを含有する。コ
ンデンサ基板２０及び電源基板４０は、金属基板により
構成ししてもよい。終端抵抗３２に関連した寄生容量を
減少させるため、抵抗基板３０は、好ましくは、比較的
小さい誘電率を有する誘電材料の上部に製作される。堆
積又は酸化によってシリコン基板ン表面に簡単に形成さ
れる二酸化珪素は、比較的小さい誘電率を有する。
【００４５】［基板の相互連結］ライン１２１は、左側
電源基板４０の右側電源片を、左側チップ４のパッド
と、さらに、左側コンデンサ基板２０の外側電極へ接続
する。ライン１２２は、左側電源基板４０の左側電源片
を、左側チップ４の中心パッドと、さらに、左側コンデ
ンサ基板２０の中心電極へ接続する。かくして、ライン
１２１及び１２２は、左側電源基板４０の二つの片を、
対応した左側コンデンサ基板２０の中心電極へ接続し、
さらに、これらのコンデンサの端子を対応した最も左側
のチップ４のパッドへ接続する。金属ライン１２３及び
１２４は、左側電源基板の代わりに中心電源基板４０を
使用し、最も左側のコンデンサ基板の代わりに最も右側
のコンデンサ基板を使用することにより、最も右側のチ
ップ４に対し類似した相互連結を実現する。ライン１２
１及び１２３は、アース電位電力をチップ４へ供給し、
ライン１２２及び１２４は電源電位をチップ４へ供給す
る。
【００４６】ライン１２３は、誘電体層１１２の上部に
沿って左側へ延ばされ、誘電体層１１３〜１１６を通る
縦型バイアによって最も左側のチップ４へ繋がり、最も
左側の抵抗基板３０上の二つの抵抗へ繋がり、最も左側
のコンデンサ基板２０の外側電極へ繋がる。
【００４７】信号ライン１３１及び１３２は、最も左側
のチップ４の各信号パッドを、最も左側の抵抗基板３０
上の二つの抵抗の対応した端子へ接続する。これら二つ
の抵抗のもう一方の端子は、ライン１２３へ接続され
る。信号ライン１３１及び１３２は、他のチップのパッ
ドにも接続される（図８の断面図の外側で配線され
る）。信号ライン１３３及び１３４は他のチップ４へ配
線され、対応した端子への接続が行われる。信号ライン
１３３〜１３４と類似した信号ラインが図８の最も右側
のチップに対しても存在するが、図８の断面図には示さ
れていない。
【００４８】図８における最も右側の抵抗基板の二つの
抵抗に接続された対応した信号ライン１３１−１３２を
図示する代わりに、二つの抵抗の端子を接続する制御ラ
イン１２６が示されている。これらの二つの抵抗のもう
一方の端子は、ライン１２５を介して最も右側の電源基
板４０のアース片に接続される。これらの抵抗は、最も
右側のチップ４上のチップ相互連結パッドと、モジュー
ル１０の上部表面上の対応した相互連結パッドとの間で
はんだ接合を溶融すべく、最も右側のチップ４に下にあ
る領域を加熱するため使用される。図８の断面図の外側
で、制御ライン１２６は、最も右側の抵抗基板３０上の
付加抵抗に接続される。層１２６の電流伝搬能力が制限
されている場合、加熱用抵抗は直列に配線され、或い
は、直列された抵抗の組み合わせが並列に配線され、ラ
イン１２６上の電圧は、同じ電力放散を維持したままラ
イン１２６の電流を減少させるため上昇される。加熱用
抵抗は最も右側のチップ４のある部分の下だけに設けら
れるが、これらの抵抗によって発生された熱は、金属及
び誘電体ラインを通ってチップ４の他の部分へ伝達され
る。屡々、アース面が誘電体層１１２〜１１５の一つの
層に配置され、信号ライン用のインピーダンス制御され
た経路が得られる。アース面は、加熱用抵抗の真下には
無いチップの他の部分へ熱を伝達するための対流表面を
形成する。図８において、ライン１２３及び１２５は、
アース電位を伝搬し、アース面を形成するため一つに併
合してもよい。
【００４９】［モジュール組立］図７には、本発明によ
る基板２０、３０及び４０がベース基板１１０上に組み
立てられた本発明によるマルチチップモジュール１０の
一実施例の部分平面図が示されている。同図には、コン
デンサ基板２０と抵抗基板３０が交互に入れ替わる４行
の交番基板が示されている。二つの行が隣接し、二つの
電源基板４０によって接合される。残りの二つの行は、
同様に電源基板によって接合される。ジグザグ状の行を
有する配置のような他の配置でも構わない。モジュール
の組立は、小型基板２０〜５０をベース基板１１０に対
して位置決めする工程（１）と、小型基板２０〜５０を
ベース基板１１０に接着する工程（２）と、小型基板２
０〜５０の間のギャップを充填する工程（３）とを含む
汎用的な工程により構成される。これらの汎用的な各工
程は後述される。
【００５０】接着工程及びギャップ充填工程で使用され
る材料は、分解生成物、或いは、気体状の生成物を形成
することなく、後続の処理工程における温度に耐える必
要がある。分解生成物と、その他の気体状生成物は、小
型基板２０〜５０の上に形成された誘電体層及び金属層
の下側に気泡を形成する可能性がある。このような気泡
の体積は、温度に応じて変化し、後段の処理工程中に不
均一な表面を生成する。ポリイミド原材料は、粘着性が
あり、ポリイミド層を形成するため硬化されたとき、分
解することなく、５００℃以上の温度に耐える。基板２
０〜５０は、基板の表面間に有意なサイズの気泡を生じ
させることなく、ベース基板１１０に接着されるべきで
ある。このような気泡は、後続の高温処理工程中に破裂
し、気泡の上にある小型基板を隆起させ、場合によって
は、小型基板上に形成された金属ラインを損傷する可能
性がある。
【００５１】［基板位置決め工程］市販されている表面
実装機器及びフリップ・チップ・ボンディング機器は、
ベース基板１１０上に直接、或いは、引き続いてベース
基板１１０と合わされるトランスファー・シャトル・プ
レートの上に部品を位置決めするため使用される。この
位置決めの目的のため、アライメントマークが基板及び
／又はベース基板（又はシャトル・プレート）に設けら
れる。表面実装機器、フリップ・チップ・ボンディング
機器、或いは、専用整列器は、所望の位置に対し±２μ
ｍ乃至±５μｍの範囲内で部品を配置することができ
る。このような機器は、本発明によるモジュール型マル
チチップモジュールを製作する際に、小さい端子をもつ
抵抗基板及びコンデンサ基板を容易に使用できるように
する。
【００５２】実装機器は非常に有用であるが、抵抗基板
及びコンデンサ基板上の端子が大きい小型モジュールの
場合（端子サイズは２平方ミリメートル以上のオーダー
である場合）、手作業位置決め方法を使用してもよい。
この点に関して、電源基板４０は、図７に示されるよう
に、行に沿って部品の適切な水平方向アライメントを実
現し、角度が付けられた、或いは、Ｌ字型の基板５０が
適切な垂直方向アライメントを実現するため利用され
る。アライメント基板５０は、最初、裏向きに置かれ、
次に、隣り合う電源基板４０が置かれ、次に、コンデン
サ基板と抵抗基板の行が置かれる。基板は、好ましく
は、基板が配置された後に除去される取り外し可能なス
ペーサを用いて互いに離される。基板を取り扱うため、
通常の真空ハンドリング・ワンドを使用してもよい。
【００５３】別の位置決め方法において、部品は、最初
に、シャトル・プレートの表面に裏返しにして置かれ
る。シャトル・プレートは、各部品が手動で正しい位置
に精密にセットできるように、基板毎に形成された窪み
を有する。シャトル・プレートは、小型基板の場所を定
めるため、はんだバンプ、或いは、ワイヤ・ボンド・ボ
ールの行が表面に形成される。シャトル・プレートは、
真空が解放されるまで、小型基板を正しい位置で確実に
保持する真空ポートを有する。この場合、真空ポートが
配置後の小型基板を確実に保持するので、部品はフリッ
プ・チップ機器又は表面実装機器を用いて裏向きに配置
される。小型基板がシャトル・プレートに配置された
後、ベース基板１１０がシャトル・プレート上に裏向き
にして配置されるので、シャトル・プレートの表面は基
板２０、３０及び４０の裏面と接触する。シャトル・プ
レート及びベース基板１１０は、一体として保持され、
１８０°ひっくり返され、右側を上にしてベース基板１
１０が配置される。シャトル・プレートは、次に取り除
かれる。シャトル・プレートが真空保持ポートを有する
場合、シャトル・プレートは、ベース基板１１０上に裏
向きに配置される。何れの場合でも、シャトル・プレー
トと、ベース基板の重ね合わせは、気泡の形成を最小限
に抑えるため、真空環境下で行われる。シャトル・プレ
ートは、フリップ・チップ機器や表面実装機器を必要と
することなく、高精度で配置された多数の小型基板２０
〜５０を用いて、大型モジュールを製作することができ
る。
【００５４】［接着工程］基板２０〜５０は、多数の方
法を用いてベース基板１１０へ接合される。その中の一
つの方法は、セルフ・プライミング性の流体化されたポ
リイミド原料を利用し、このポリイミド原料は、約２０
μｍの硬化した厚さを達成する厚さまでベース基板１１
０上で層１１１（図８）として覆われ、次に、一部が粘
着性の状態になるまで部分的にソフトベーク処理され
る。セルフ・プライミング性原料が使用されない場合、
粘着促進層が予め形成される。小型基板は、次に、ソフ
トベーク処理された原料層１１１の上部に、上述のいず
れかの配置方法を用いて配置される。トランスファー・
シャトルを使用し、部品を真空環境化で合わせる配置方
法は、この接着方法と共に利用される。層１１１の部分
ソフトベーキングは、小型基板２０〜５０の高さ配置を
より均一にすることを保証し、粘着層１１１から除去さ
れるべき溶媒の量を減少させ、（部品が実質的に真空下
で組み合わされない場合に）小型基板の下に閉じ込めら
れる空気の量を減少させる。小型基板が層１１１の上に
載せられた後、小型基板は、好ましくは、層１１１と確
実に接触するように真空環境で層１１１へ押し付けられ
る。平板上に取り付けられたクッションパッドをこの工
程のため使用してもよく、化学機械研磨処理で使用され
るソフト研磨パッドをクッションパッドとして使用でき
る。クッションパッドは、小型基板の高低差と、ベース
基板１１０の不均一性とを許容し、各小型基板が層１１
１へ押し込まれることを保証する。
【００５５】シャトル・プレート位置決め方法が使用さ
れるとき、粘着層のソフトベーキング処理は省略され、
ベース基板１１０は、液体化原料層１１１がベース基板
１１０に形成された直後に、基板２０〜５０と組み合わ
される。これは、好ましくは、実質的に真空環境で行わ
れる。これにより、ポリイミド原料が液体化状態である
間に、基板２０〜５０と接触させられるので、粘着状態
で接触させられるときよりも多数の接点が形成される。
【００５６】次に、組立体が、液体化ポリイミド原料層
１１１内の残りの溶媒を除去し、次に、ポリイミド原料
を硬化させるため段階的に加熱される。この硬化工程
は、典型的に、水蒸気を発生する。加熱工程の時間及び
温度は、接着剤の製造元から与えられる。加熱工程の時
間は、溶媒及び小型基板の下側からの水蒸気の拡散時間
を考慮するため、製造元によって与えられた時間よりも
延長される。組立体は、溶媒及び水蒸気の放出を促進
し、小型基板２０〜５０の裏側でのエアーポケットのサ
イズを最小限に抑えるため、実質的に真空で加熱され
る。表面に排気溝が形成されたプレートが、エアーポケ
ットを防止し、放出ガスによって基板の位置が乱されな
いように基板２０〜５０の上部に設けられる。硬化性ポ
リイミドは、好ましくは、基板２０〜５０及びベース基
板１１０の熱膨張率（ＣＴＥ）に近い熱膨張率を有す
る。珪素の熱膨張率に近い熱膨張率を有するポリイミド
は、DuPont及び日立ケミカルズから入手可能である。
【００５７】別の取り付け方法として、流体化ポリイミ
ド原料が、好ましくは、各小型基板の中心への精密にサ
イズが調整された滴下の形で、基板２０〜５０の裏面に
塗布され、次に、基板はベース基板１１０へ押し付けら
れる。各小型基板は、別々に配置され、小型基板間の高
低差を最小限に抑えるべく、単位面積当たり一定の力で
押される。別のアプローチとして、小型基板は、個別に
部分的に押され、好ましくは、真空環境下で、平坦なプ
レートに取り付けられたクッションパッドを用いて全体
としてベース基板１１０へ完全に押し込まれる。このア
プローチは、シャトル・プレート位置決め方法の場合に
より良く機能する。その理由は、ベース基板１１０が短
時間でシャトル・プレートと組み合わされ得るので、接
着剤滴下が短時間の間に予め位置決めされた全ての基板
に塗布され得るからである。何れのアプローチでも、ギ
ャップ６０は、取り付けられている基板の下側から余分
な材料が押し出すことができる。流体化原料は、次に、
ソフトベーク処理され、好ましくは、上部にカバープレ
ートを載せて真空下で硬化される。これらの取り付け方
法は、原料を部分的にソフトベーク処理する方法によっ
て得られる粘着性よりも優れた粘着性を小型基板２０〜
５０とベース基板１１０との間に生じさせる。その理由
は、流体化原料が、部分的にソフトベーク処理された層
よりも低い粘度を有し、より多数の接点を小型基板との
間に作成し得るからである。
【００５８】両方の汎用的な接着方法を併用してもよ
い。特に、薄いポリイミド原料層は、ベース基板上に形
成され、粘着状態までソフトベーク処理され、流体化ポ
リイミド原料の小さい液滴が取り付け前の各基板２０〜
５０に塗布される。
【００５９】［ギャップ充填工程］接着剤の場合と同様
に、小型基板間のギャップ６０は、後続の工程で生成物
を分解することなく、或いは、ガス状生成物を形成する
ことなく、後続の処理温度に耐えることができ、かつ、
気泡の形成を最小限に抑えることができる材料で充填さ
れるべきである。ポリイミド材料は、既に説明した通
り、この要求条件を最も良く充たす材料である。しか
し、通常のポリイミドは、高信頼性膜を形成する時間に
最大で約２０μｍ乃至４０μmの厚さだけ被覆され、ソ
フトベーク処理される。そのため、深さが５００μm乃
至１０００μm以上に達する小型基板の間のギャップを
充填することは困難である。５００μmの深さのギャッ
プは、１３乃至２５回のポリイミド層形成工程によって
充填する必要があり、各形成工程には硬化工程が含まれ
る。さらに、ポリイミドがベース基板及び小型基板の熱
膨張係数に近い熱膨張係数をもたない場合、数層の硬化
ポリイミド層の積み重ねによって、小型基板に大きな接
線応力が発生する。その上、一部の処理工程のコストは
高い。
【００６０】これらの問題点は、薄い堆積ポリイミド層
と、粉末状充填ポリイミド組成物の２層以上のスクリー
ン印刷層との組み合わせを用いることによって解決され
る。ステンシル印刷層を使用してもよい。薄いポリイミ
ド層を形成するため、液体化ポリイミド原料の層は、
（ソフトベーク後の測定量で）１０μｍ乃至２５μmの
厚さまでスピンコーティング（或いは、噴霧）され、堆
積層中又は堆積層の下に生じる気泡のサイズと数を減少
させるため真空下に晒され、次に、溶媒を除去するため
ソフトベーク処理され、原料をイミド化するため硬化さ
れる。ポリイミド原料は、好ましくは、（高い溶媒濃度
に対応した）低粘度を有し、気泡の減少を促進させる。
この層は、小型基板の裏側にある気泡を充填し、後続の
スクリーン印刷（又は、ステンシル印刷）工程のために
ギャップの底壁の表面をより滑らかにする。ベース基板
１１０及び小型基板２０〜５０によって形成された複合
基板は、気泡の数及びサイズを更に減少させるため、ソ
フトベーキング工程及び硬化工程中に真空下に置かれ
る。セルフ・プライミング性ポリイミド原材料が好まし
い。原材料がセルフ・プライミング性ではない場合、粘
着促進剤の層が、好ましくは、液体化原料層を堆積する
前に堆積される。
【００６１】次の工程では、粉末状充填ポリイミド原材
料がギャップへスクリーン印刷若しくはステンシル印刷
される。スクリーン若しくはステンシルは、ギャップの
パターンに対応したパターンを有する。第１の粉末状充
填原材料の層の望ましい目標は、約３００μmのギャッ
プ深さを埋めることである。これは、５乃至９体積部の
粉末状フィラーと、１体積部のポリイミド原料（たとえ
ば、ポリアミック酸）と、適当な量の流体化用溶媒とを
含有する組成物を用いることによって実現される。この
組成物は、スクリーン若しくはステンシルによって定め
られるようなギャップの先端を越えるレベルまで、ギャ
ップにスクリーン印刷若しくはステンシル印刷され、気
泡を除去するため、真空下で（粘度を下げるために）適
度に上昇した温度で約半時間乃至１時間に亘って静置さ
れる。複合基板は、次に、溶媒を除去するため、好まし
くは、真空下でソフトベーク処理される。組成物中の溶
媒の量は、スクリーン処理された層の厚さがソフトベー
キング後に約３００μｍまで縮む程度に選択される。組
成物中の溶媒の量は、一般的に、４体積部乃至７体積部
である。低粘性溶媒及びポリイミド原料が好ましい。粉
末状フィラーは、好ましくは、ベース基板１１０及び小
型基板２０〜５０の熱膨張率と略等しい熱膨張率を有す
る。粉末状フィラーは、ベース基板１１０及び小型基板
２０〜５０が珪素を含むとき、好ましくは、粉末状シリ
コン若しくは粉末状ポリイミドを含有する（その低い熱
膨張率は、３ｐｐｍ乃至５ｐｐｍである）。第１の粉末
状充填層は、（後の層の硬化よりも）比較的高い温度で
硬化し、複合基板は、小型基板の上部に残された余分な
材料を除去するため、第１のスクリーニング（又はステ
ンシリング）処理によって簡単に研磨される。
【００６２】１層以上の付加的な粉末状充填層が同様に
形成され、ギャップが充填されるまで硬化される。これ
らの層は、第１の組成物よりも高い粘性を有する粉末状
充填組成物を用いて形成される。通常、ギャップの深さ
が５００μｍであるとき、１層又は２層の付加的な粉末
状充填層が必要になる。図９には、２層の粉末状充填層
が形成、硬化された後に、充填されたギャップ６０が示
されている。同図には、薄いポリイミド層１６０と、２
層の粉末状充填層１６１及び１６２が示されている。材
料をギャップへスクリーン印刷（又は、ステンシル印
刷）することにより、厚い、均一なポリマー層が複合基
板の表面全体に形成されることが防止され、このような
厚い層を硬化させることによって生じる応力が回避され
る。材料充填用ギャップ６０のボディは、最も低い小型
基板の上部表面から少なくとも５０μｍの範囲内に入
り、好ましくは、より狭い範囲に収まる。
【００６３】ギャップが充填された後、上述のように、
緩衝層及び研磨停止層の基板が小型基板の上部層に導入
されているならば、小型基板の上部に残された余分の材
料を取り除き、小型基板間の高低差を小さくするため
に、たとえば、化学機械研磨によって表面が研磨され
る。誘電体層１１２〜１１６、金属ライン１２１〜１２
６、金属ライン１３１〜１３４、及び、チップ相互連結
パッドは、通常の方法で形成される。層１１２は、比較
的厚く製作され、依然として残された小型基板間の高低
差を補償するためプレーナー化される。本願と同一人に
よって譲受されたBeilin他による発明の名称が"Methods
of Planarizing Structures on Wafers andSubstrates
by Polishing"である米国特許出願第08/717,266号に記
載されたバイア及び相互連結方法が、金属ライン、バイ
ア、及び、誘電体層１１３〜１１６を形成するため使用
される。層１１２〜１１６は、好ましくは、ポリイミド
を含み、金属ラインは、好ましくは、クロム／銅／クロ
ムの多層組成物を含む。ポリイミド層１１３〜１１６の
厚さは、典型的に、１０μｍ乃至１５μｍである。銅層
の厚さは、約２μｍ乃至５μｍであり、銅層は優れた導
電性を示す。クロム層は、約２００オングストローム乃
至４００オングストロームの厚さがあり、銅とポリイミ
ドの間に優れた粘着性を生じる。小型基板２０〜４０へ
のバイアアパーチャは、プラズマエッチング若しくはレ
ーザードリル加工によって容易に製作される。バイアア
パーチャは、次に、薄いクロム層をスパッタリングし、
次に、フォトレジストマスクを通して銅材料を電気めっ
きすることにより、導電性材料によって充填される。
【００６４】ギャップ６０及び層１１１における硬化材
料は、ポリイミド層１１２〜１１６の硬化中に水蒸気を
放出する傾向がある。この水蒸気の量を最小限に抑える
ため、層１１１、１６０、及び、１６１〜１６２は、層
１１２〜１１６の温度、たとえば、３５０℃よりも高い
最終温度、たとえば、３８０℃乃至４００℃まで硬化さ
せられる。
【００６５】本発明の一実施例において、電源基板４０
は、研磨層１１２用の研磨停止層として作用する。この
目的のため、電源基板は、基板２０、３０及び５０の最
高許容レベルよりも僅かに高いレベルになるように製作
され、タングステン（Ｗ）のような研磨停止材料で被覆
された金属トレースの部分を有する。好ましい実施例に
おいて、電源基板は、共通基板又はウェーハから製造さ
れるので、実質的に同じ高さの電源基板４０を比較的簡
単に製造できるようになる。このような共通基板上に形
成された電力バー層は、研磨停止層で被覆される前に、
たとえば、機械研磨（ＭＰ）或いは化学機械研磨（ＣＭ
Ｐ）などによって、共通面まで研磨される。
【００６６】上述の通り、本発明は、例示された実施例
に関して具体的に説明されている。しかし、この開示内
容に基づいて、本発明の範囲内に含まれる多様な代替、
置換及び適応をなし得ることが認められる。本発明は、
現在最も実際的であり、かつ、好適であると考えられる
実施例と共に説明されているが、本発明は、これらの実
施例に関して記載された事項に限定されるものではな
く、特許請求の範囲に記載された事項の範囲内に含まれ
る多様な置換物及び均等物を包摂することが意図されて
いることに注意する必要がある。
【００６７】以上の説明に関して更に以下のような態様
が考えられる。
【００６８】（付記１） 上面を有する主基板と、上
面、底面、及び、上面と底面の間の少なくとも一つの側
面を有し、上記底面が上記主基板の上記上部面に取り付
けられた複数の副基板とを具備する、複数の集積回路チ
ップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面には、上記副基板の
上記上面に第１の端子及び第２の端子を有するディスク
リートコンデンサが形成され、上記副基板の上記側面の
間に設けられた複数のギャップと、上記ギャップに形成
され、上記主基板の上記上部面を超える上面を有するポ
リマー材料のボディと、上記副基板の上記上面と上記ポ
リマー材料の上記ボディの上に形成された第1の誘電体
層と、上記第１の誘電体層を通して形成され、一つのデ
ィスクリートコンデンサの対応した端子に接続されてい
る少なくとも２本のバイアを含む複数のバイアと、上記
第１の誘電体層の上に形成され、少なくとも２本のバイ
アが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付
加的な誘電体層の上に形成された複数のチップ接続パッ
ドと、少なくも一つの上記誘電体層の上に形成され、上
記第１の誘電体層を通して形成された１本のバイアを介
して一つのディスクリートコンデンサの一方の端子に接
続され、上記付加的な誘電体層の中の１層を通して形成
された少なくとも１本のバイアを介して上記チップ接続
パッドの一つに接続された第１の電源ラインと、少なく
も一つの上記誘電体層の上に形成され、上記第１の誘電
体層を通して形成された別の１本のバイアを介して上記
一つのディスクリートコンデンサの他方の端子に接続さ
れ、上記付加的な誘電体層の中の１層を通して形成され
た少なくとも１本のバイアを介して上記チップ接続パッ
ドの別の一つに接続された第２の電源ラインと、をさら
に具備する多層相互連結モジュール。 （１） （付記２） 上記副基板の中の一つは、第１の端子及び
第２の端子を有する抵抗が上記副基板の上記上面に形成
され、少なくも一つの上記誘電体層の上に形成され、上
記第１の誘電体層を通して形成された１本のバイアを介
して上記抵抗の上記第１の端子に接続され、上記付加的
な誘電体層の中の１層を通して形成された少なくとも１
本のバイアを介して上記チップ接続パッドの一つに接続
された信号ラインを更に有する、付記１記載の多層相互
連結モジュール。 （２） （付記３） 上記副基板の中の一つには、上面に第１の
電源片が形成されている電源基板が設けられ、上記第１
の電源ラインは、上記第１の誘電体層を通して形成され
た１本のバイアを介して上記第１の電源片に接続されて
いる、付記１記載の多層相互連結モジュール。 （３） （付記４） 上記電源基板は、上記電源基板の上記上面
に形成された第２の電源片を更に有し、上記第２の電源
ラインは、上記第１の誘電体層を通して形成された１本
のバイアを介して上記第２の電源片に接続されている、
付記３記載の多層相互連結モジュール。
【００６９】（付記５） 上記副基板の中の一つは、上
記副基板の上記上面に形成され、第１の端子及び第２の
端子を有する抵抗を含み、少なくとも１層の上記誘電体
層に形成され、上記第１の誘電体層を通して形成された
１本のバイアを介して上記抵抗の上記第１の端子に接続
され、上記付加的な誘電体層の中の１層を通して形成さ
れた少なくとも１本のバイアを介して上記チップ接続パ
ッドの一つに接続されている信号ラインをさらに具備し
てなる付記３記載の多層相互連結モジュール。
【００７０】（付記６） 上記第１の電源ラインは、上
記第１の誘電体層を通して形成された１本のバイアを介
して上記抵抗の上記第２の端子に接続されている、付記
５記載の多層相互連結モジュール。
【００７１】（付記７） 複数の集積回路チップが、上
記集積回路チップの上面が上記副基板の上記上面と対向
するように、上記チップ接続パッド上に搭載されてい
る、付記１記載の多層相互連結モジュール。
【００７２】（付記８） 上記副基板は上記多層相互連
結モジュールを組み立てる前に試験されている、付記１
記載の多層相互連結モジュール。
【００７３】（付記９） ポリマー材料の上記ボディは
少なくとも一つの副基板から５０μｍの範囲内に設けら
れている、付記１記載の多層相互連結モジュール。
【００７４】（付記１０） ポリマー材料の上記ボディ
はポリイミドフィラー材料を含む、付記１記載の多層相
互連結モジュール。
【００７５】（付記１１） 上記第１の誘電体層は、上
記副基板の上記上面及びポリマー材料の上記ボディの上
に堆積された流体化ポリイミド原料から形成される、付
記１記載の多層相互連結モジュール。
【００７６】（付記１２） 上記付加的な誘電体層は流
体化ポリイミド原料から形成され、２０μｍ未満の厚さ
を有する、付記１記載の多層相互連結モジュール。
【００７７】（付記１３） 上記副基板は、上記主基板
の上記上面の上に形成されたポリイミド層によって上記
主基板へ取り付けられている、付記１記載の多層相互連
結モジュール。
【００７８】（付記１４） 上面を有する主基板と、上
面、底面、及び、上面と底面の間の少なくとも一つの側
面を有し、上記底面が上記主基板の上記上部面に取り付
けられた複数の副基板とを具備する、複数の集積回路チ
ップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面には、上記副基板の
上記上面に第１の端子及び第２の端子を有するディスク
リート抵抗が形成され、上記副基板の上記側面の間に設
けられた複数のギャップと、上記ギャップに形成され、
上記主基板の上記上部面を超える上面を有するポリマー
材料のボディと、上記副基板の上記上面と上記ポリマー
材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスク
リート抵抗の対応した端子に接続されている少なくとも
２本のバイアを含む複数のバイアと、上記第１の誘電体
層の上に形成され、少なくとも２本のバイアが内部に形
成された１層以上の付加的な誘電体層と、複数の集積回
路チップへの相互連結用として最上部の付加的な誘電体
層の上に形成された複数のチップ接続パッドと、少なく
も一つの上記誘電体層の上に形成され、上記第１の誘電
体層を通して形成された１本のバイアを介して上記ディ
スクリート抵抗の中の第１のディスクリート抵抗の上記
第１の端子に接続され、上記付加的な誘電体層の中の１
層を通して形成された少なくとも１本のバイアを介して
上記チップ接続パッドの一つに接続された信号ライン
と、少なくも一つの上記誘電体層の上に形成され、上記
第１の誘電体層を通して形成された１本のバイアを介し
て上記第１のディスクリート抵抗の上記第２の端子に接
続され、上記付加的な誘電体層の中の１層を通して形成
された少なくとも１本のバイアを介して上記チップ接続
パッドの一つに接続された第１の電源ラインと、をさら
に具備する多層相互連結モジュール。 （４） （付記１５） 上記副基板の中の一つには、上面に第１
の電源片が形成されている電源基板が設けられ、上記第
１の電源ラインは、上記第１の誘電体層を通して形成さ
れた１本のバイアを介して上記第１の電源片に接続され
ている、付記１４記載の多層相互連結モジュール。
【００７９】（付記１６） 複数の集積回路チップが、
上記集積回路チップの上面が上記副基板の上記上面と対
向するように、上記チップ接続パッド上に搭載されてい
る、付記１４記載の多層相互連結モジュール。
【００８０】（付記１７） 上記副基板は上記多層相互
連結モジュールを組み立てる前に試験されている、付記
１４記載の多層相互連結モジュール。
【００８１】（付記１８） ポリマー材料の上記ボディ
は少なくとも一つの副基板から５０μｍの範囲内に設け
られている、付記１４記載の多層相互連結モジュール。
【００８２】（付記１９） ポリマー材料の上記ボディ
はポリイミドフィラー材料を含む、付記１４記載の多層
相互連結モジュール。
【００８３】（付記２０） 上記第１の誘電体層は、上
記副基板の上記上面及びポリマー材料の上記ボディの上
に堆積された流体化ポリイミド原料から形成される、付
記１４記載の多層相互連結モジュール。
【００８４】（付記２１） 上記付加的な誘電体層は流
体化ポリイミド原料から形成され、２０μｍ未満の厚さ
を有する、付記１４記載の多層相互連結モジュール。
【００８５】（付記２２） 上記副基板は、上記主基板
の上記上面の上に形成されたポリイミド層によって上記
主基板へ取り付けられている、付記１４記載の多層相互
連結モジュール。
【００８６】（付記２３） マルチチップモジュールを
製造する方法であって、予備試験され、表面に端子を有
する複数のコンデンサ基板を、ポリイミド原材料の粘着
層を含むベース基板に取り付け、次に、上記粘着層を硬
化させる工程と、上記コンデンサ基板の間のギャップ
を、ポリイミド原料を含むフィラー材料で充填し、次
に、上記フィラー材料を硬化させる工程と、上記充填さ
れたギャップ及び上記コンデンサ基板を研磨する工程
と、上記ギャップの上面及び上記コンデンサ基板の上面
の上にポリイミド原料を含む第１の誘電体層を形成し、
次に、上記第１の誘電体層を硬化させる工程と、上記第
１の誘電体層の上面がより平坦化されるよう上記第１の
誘電体層を研磨する工程と、上記第１の誘電体層を通り
少なくとも一つのコンデンサ基板の上記端子へ達するバ
イアを形成する工程と、少なくとも１本のバイアに接続
された少なくとも１本の金属ラインを有するパターン状
の導電層を上記第１の誘電体層に形成する工程と、１層
以上の付加的な誘電体層を形成し、少なくとも一つの集
積回路チップへの接続用のコネクションパッドを含むパ
ターン状の導電層を上記付加的な誘電体層に形成する工
程と、を有する方法。 （５） （付記２４） 上記粘着層及び上記フィラー材料は３５
０℃を超える温度で硬化される、付記２３記載の方法。
【００８７】
【発明の効果】本発明のマルチチップモジュールにおい
て、小型のコンデンサ基板は、非常に短い経路及び非常
に小さいインダクタンスを集積回路チップへ与えるた
め、対応した集積回路チップの下側に配置される。同様
に、小型の抵抗基板は、ＩＣチップの相互連結パッドに
ある所望の信号終端の点の近くに配置される。小型の基
板は、非常に少ない寄生容量と寄生インダクタンスしか
導入しない技術で抵抗を実現することを可能にさせる。
また、コンデンサ及び抵抗は、集積回路チップの下側に
あるので、モジュールの貴重な表面積を占有しない。こ
の配置によって、より高密度の集積回路チップをマルチ
チップモジュールの表面に形成できるようになる。
【図面の簡単な説明】
【図１】コンデンサ部品及び抵抗部品が相互連結基板の
表面に搭載された先行技術による相互連結基板の部分断
面図である。
【図２】先行技術による表面実装デバイスの斜視図であ
る。
【図３】本発明による小型コンデンサ基板の斜視図であ
る。
【図４】図３に示された本発明による基板コンデンサの
垂直方向に拡大された部分断面図である。
【図５】複数の抵抗が上に形成された本発明による基板
小型抵抗の斜視図である。
【図６】本発明による電源構造体の斜視図である。
【図７】本発明によるベース基板へ取り付けられた本発
明による例示的な部品の部分平面図である。
【図８】本発明により構築されたマルチチップモジュー
ルの垂直方向に拡大された部分断面図である。
【図９】本発明により充填されたギャップの断面図であ
る。
【符号の説明】
１０ マルチチップモジュール ２０ 小型コンデンサ基板 ２２ ベース基板 ２４ 第１の電極層 ２６ 誘電体層 ２８ 上層 ３０ 小型抵抗基板 ３２ 抵抗 ３３ 第１の端子 ３４ 第２の端子 ３５ 抵抗材料 ４０ 電源基板 ４２ 長方形基板 ４４，４５ 金属ライン ４６ 誘電体スペーサ ５０ 角付き基板（アライメント基板） ５１ アライメントマーク ６０ ギャップ １１０ ベース基板 １１１ 接着剤 １１２，１１３，１１４，１１５，１１６ 誘電体層 １２１，１２２，１２３，１２４，１２５ 金属ライ
ン １２６ 制御ライン １３１，１３２，１３３，１３４ 信号ライン １６０ ポリイミド層 １６１，１６２ 粉末状充填層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 上面を有する主基板と、 上面、底面、及び、上面と底面の間の少なくとも一つの
    側面を有し、上記底面が上記主基板の上記上部面に取り
    付けられた複数の副基板とを具備する、複数の集積回路
    チップを相互連結する多層相互連結モジュールであっ
    て、 少なくとも一つの上記副基板の上面には、上記副基板の
    上記上面に第１の端子及び第２の端子を有するディスク
    リートコンデンサが形成され、 上記副基板の上記側面の間に設けられた複数のギャップ
    と、 上記ギャップに形成され、上記主基板の上記上部面を超
    える上面を有するポリマー材料のボディと、 上記副基板の上記上面と上記ポリマー材料の上記ボディ
    の上に形成された第1の誘電体層と、 上記第１の誘電体層を通して形成され、一つのディスク
    リートコンデンサの対応した端子に接続されている少な
    くとも２本のバイアを含む複数のバイアと、 上記第１の誘電体層の上に形成され、少なくとも２本の
    バイアが内部に形成された１層以上の付加的な誘電体層
    と、 複数の集積回路チップへの相互連結用として最上部の付
    加的な誘電体層の上に形成された複数のチップ接続パッ
    ドと、 少なくも一つの上記誘電体層の上に形成され、上記第１
    の誘電体層を通して形成された１本のバイアを介して一
    つのディスクリートコンデンサの一方の端子に接続さ
    れ、上記付加的な誘電体層の中の１層を通して形成され
    た少なくとも１本のバイアを介して上記チップ接続パッ
    ドの一つに接続された第１の電源ラインと、 少なくも一つの上記誘電体層の上に形成され、上記第１
    の誘電体層を通して形成された別の１本のバイアを介し
    て上記一つのディスクリートコンデンサの他方の端子に
    接続され、上記付加的な誘電体層の中の１層を通して形
    成された少なくとも１本のバイアを介して上記チップ接
    続パッドの別の一つに接続された第２の電源ラインと、
    をさらに具備する多層相互連結モジュール。
  2. 【請求項２】 上記副基板の中の一つは、第１の端子及
    び第２の端子を有する抵抗が上記副基板の上記上面に形
    成され、 少なくも一つの上記誘電体層の上に形成され、上記第１
    の誘電体層を通して形成された１本のバイアを介して上
    記抵抗の上記第１の端子に接続され、上記付加的な誘電
    体層の中の１層を通して形成された少なくとも１本のバ
    イアを介して上記チップ接続パッドの一つに接続された
    信号ラインを更に有する、請求項１記載の多層相互連結
    モジュール。
  3. 【請求項３】 上記副基板の中の一つには、上面に第１
    の電源片が形成されている電源基板が設けられ、 上記第１の電源ラインは、上記第１の誘電体層を通して
    形成された１本のバイアを介して上記第１の電源片に接
    続されている、請求項１記載の多層相互連結モジュー
    ル。
  4. 【請求項４】 上面を有する主基板と、 上面、底面、及び、上面と底面の間の少なくとも一つの
    側面を有し、上記底面が上記主基板の上記上部面に取り
    付けられた複数の副基板とを具備する、複数の集積回路
    チップを相互連結する多層相互連結モジュールであっ
    て、 少なくとも一つの上記副基板の上面には、上記副基板の
    上記上面に第１の端子及び第２の端子を有するディスク
    リート抵抗が形成され、 上記副基板の上記側面の間に設けられた複数のギャップ
    と、 上記ギャップに形成され、上記主基板の上記上部面を超
    える上面を有するポリマー材料のボディと、 上記副基板の上記上面と上記ポリマー材料の上記ボディ
    の上に形成された第1の誘電体層と、 上記第１の誘電体層を通して形成され、一つのディスク
    リート抵抗の対応した端子に接続されている少なくとも
    ２本のバイアを含む複数のバイアと、 上記第１の誘電体層の上に形成され、少なくとも２本の
    バイアが内部に形成された１層以上の付加的な誘電体層
    と、 複数の集積回路チップへの相互連結用として最上部の付
    加的な誘電体層の上に形成された複数のチップ接続パッ
    ドと、 少なくも一つの上記誘電体層の上に形成され、上記第１
    の誘電体層を通して形成された１本のバイアを介して上
    記ディスクリート抵抗の中の第１のディスクリート抵抗
    の上記第１の端子に接続され、上記付加的な誘電体層の
    中の１層を通して形成された少なくとも１本のバイアを
    介して上記チップ接続パッドの一つに接続された信号ラ
    インと、 少なくも一つの上記誘電体層の上に形成され、上記第１
    の誘電体層を通して形成された１本のバイアを介して上
    記第１のディスクリート抵抗の上記第２の端子に接続さ
    れ、上記付加的な誘電体層の中の１層を通して形成され
    た少なくとも１本のバイアを介して上記チップ接続パッ
    ドの一つに接続された第１の電源ラインと、をさらに具
    備する多層相互連結モジュール。
  5. 【請求項５】 マルチチップモジュールを製造する方法
    であって、 予備試験され、表面に端子を有する複数のコンデンサ基
    板を、ポリイミド原材料の粘着層を含むベース基板に取
    り付け、次に、上記粘着層を硬化させる工程と、 上記コンデンサ基板の間のギャップを、ポリイミド原料
    を含むフィラー材料で充填し、次に、上記フィラー材料
    を硬化させる工程と、 上記充填されたギャップ及び上記コンデンサ基板を研磨
    する工程と、 上記ギャップの上面及び上記コンデンサ基板の上面の上
    にポリイミド原料を含む第１の誘電体層を形成し、次
    に、上記第１の誘電体層を硬化させる工程と、 上記第１の誘電体層の上面がより平坦化されるよう上記
    第１の誘電体層を研磨する工程と、 上記第１の誘電体層を通り少なくとも一つのコンデンサ
    基板の上記端子へ達するバイアを形成する工程と、 少なくとも１本のバイアに接続された少なくとも１本の
    金属ラインを有するパターン状の導電層を上記第１の誘
    電体層に形成する工程と、 １層以上の付加的な誘電体層を形成し、少なくとも一つ
    の集積回路チップへの接続用のコネクションパッドを含
    むパターン状の導電層を上記付加的な誘電体層に形成す
    る工程と、を有する方法。
JP2001062319A 2000-03-07 2001-03-06 多層相互連結モジュール及びその製造方法 Expired - Fee Related JP4268339B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/519,713 US6535398B1 (en) 2000-03-07 2000-03-07 Multichip module substrates with buried discrete capacitors and components and methods for making
US519713 2000-03-07

Publications (2)

Publication Number Publication Date
JP2001291819A true JP2001291819A (ja) 2001-10-19
JP4268339B2 JP4268339B2 (ja) 2009-05-27

Family

ID=24069453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001062319A Expired - Fee Related JP4268339B2 (ja) 2000-03-07 2001-03-06 多層相互連結モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US6535398B1 (ja)
JP (1) JP4268339B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044859A1 (fr) * 2001-11-22 2003-05-30 Sony Corporation Module de circuit multipuce et procede de fabrication associe
JP2008021761A (ja) * 2006-07-12 2008-01-31 Sumitomo Metal Mining Co Ltd バルブ金属複合電極箔およびその製造方法
KR100814375B1 (ko) 2007-02-12 2008-03-18 이수행 신호 종단 장치 및 다층 인쇄회로기판
JP2014096609A (ja) * 2014-02-14 2014-05-22 Renesas Electronics Corp 電子装置

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6787708B1 (en) * 2000-11-21 2004-09-07 Unisys Corporation Printed circuit board debug technique
JP3781178B2 (ja) * 2001-03-30 2006-05-31 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
WO2003007379A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Composant de circuit electronique
US6762368B2 (en) * 2001-07-13 2004-07-13 Dell Products L.P. Reducing inductance of a capacitor
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
JP4058619B2 (ja) * 2001-10-25 2008-03-12 セイコーエプソン株式会社 半導体ウエハ
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
EP1518432B1 (en) * 2002-06-28 2007-08-01 Nokia Corporation Communicating information associated with provisioning of a service, over a user plane connection
JP2004071923A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 高温超電導装置
US6680530B1 (en) * 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US6806563B2 (en) * 2003-03-20 2004-10-19 International Business Machines Corporation Composite capacitor and stiffener for chip carrier
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
US6894385B1 (en) * 2003-11-18 2005-05-17 Nvidia Corporation Integrated circuit package having bypass capacitors coupled to bottom of package substrate and supporting surface mounting technology
JP4195883B2 (ja) * 2004-02-04 2008-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層モジュール
US7350292B2 (en) * 2004-03-19 2008-04-01 Hewlett-Packard Development Company, L.P. Method for affecting impedance of an electrical apparatus
US7183644B2 (en) * 2004-04-26 2007-02-27 Intel Corporation Integrated circuit package with improved power signal connection
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
US7348661B2 (en) * 2004-09-24 2008-03-25 Intel Corporation Array capacitor apparatuses to filter input/output signal
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
US7365428B2 (en) * 2004-10-22 2008-04-29 Intel Corporation Array capacitor with resistive structure
KR100598118B1 (ko) * 2005-01-12 2006-07-10 삼성전자주식회사 적층형 인쇄회로기판
US7821123B2 (en) * 2005-09-13 2010-10-26 Delphi Technologies, Inc. LED array cooling system
JP2009135147A (ja) * 2007-11-28 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子素子の接続構造及び電子装置
KR20100040455A (ko) * 2008-10-10 2010-04-20 주식회사 동부하이텍 반도체 소자의 제조 방법
JP2011029535A (ja) 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
JP2011243790A (ja) * 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
US8592947B2 (en) 2010-12-08 2013-11-26 International Business Machines Corporation Thermally controlled refractory metal resistor
KR20150079189A (ko) * 2013-12-31 2015-07-08 삼성전기주식회사 전자소자 내장 기판
KR20170083571A (ko) * 2014-11-07 2017-07-18 빙 롱 시에 그래핀계 인쇄식 슈퍼캐패시터
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
CN107318215A (zh) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 印刷电路板及应用该印刷电路板的电子装置
US10593945B2 (en) 2017-03-20 2020-03-17 Bing R. Hsieh Printed planar lithium-ion batteries
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
KR20220026189A (ko) 2020-08-25 2022-03-04 삼성전자주식회사 반도체 패키지

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
DE3382208D1 (de) * 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
US5237204A (en) 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
FR2591801B1 (fr) 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US4901136A (en) 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US5014114A (en) 1988-09-30 1991-05-07 Harris Corporation High speed, high density semiconductor memory package with chip level repairability
DE4002901A1 (de) 1989-04-01 1991-08-08 Manfred Haller Schaltungsplatine fuer die optimale entkopplung von schaltungen mit digitalen ic's
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5032896A (en) 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5095402A (en) 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
US5177670A (en) 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5255431A (en) 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US5272113A (en) * 1992-11-12 1993-12-21 Xerox Corporation Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US6018463A (en) * 1997-08-22 2000-01-25 Raytheon Company Large non-hermetic multichip module package
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044859A1 (fr) * 2001-11-22 2003-05-30 Sony Corporation Module de circuit multipuce et procede de fabrication associe
US6919226B2 (en) 2001-11-22 2005-07-19 Sony Corporation Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure
US7193311B2 (en) 2001-11-22 2007-03-20 Sony Corporation Multi-chip circuit module and method for producing the same
CN100353547C (zh) * 2001-11-22 2007-12-05 索尼公司 多芯片电路模块及其制造方法
KR100909155B1 (ko) * 2001-11-22 2009-07-23 소니 가부시끼 가이샤 멀티칩 회로 모듈 및 그 제조 방법
JP2008021761A (ja) * 2006-07-12 2008-01-31 Sumitomo Metal Mining Co Ltd バルブ金属複合電極箔およびその製造方法
JP4665854B2 (ja) * 2006-07-12 2011-04-06 住友金属鉱山株式会社 バルブ金属複合電極箔およびその製造方法
KR100814375B1 (ko) 2007-02-12 2008-03-18 이수행 신호 종단 장치 및 다층 인쇄회로기판
JP2014096609A (ja) * 2014-02-14 2014-05-22 Renesas Electronics Corp 電子装置

Also Published As

Publication number Publication date
US6535398B1 (en) 2003-03-18
JP4268339B2 (ja) 2009-05-27

Similar Documents

Publication Publication Date Title
JP4268339B2 (ja) 多層相互連結モジュール及びその製造方法
US5648684A (en) Endcap chip with conductive, monolithic L-connect for multichip stack
US7977763B2 (en) Chip package with die and substrate
US5104820A (en) Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
JP4701506B2 (ja) 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
TWI247373B (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
WO2005043622A1 (ja) 半導体装置及びその製造方法
JP4379102B2 (ja) 半導体装置の製造方法
JPH0214796B2 (ja)
US20040135269A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US6955944B2 (en) Fabrication method for a semiconductor CSP type package
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
EP0511218B1 (en) Fabricating eletronic circuitry unit containing stacked ic layers having lead rerouting
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JPH09270490A (ja) 接続部構造および接続方法並びに半導体装置およびその製造方法
US9640477B1 (en) Semiconductor package and method of producing the semiconductor package
TW200427020A (en) High density substrate for flip chip
JP2000031317A (ja) 半導体装置及び半導体素子搭載用基板の製造方法
JPH0590331A (ja) 半導体集積回路装置
JP2004281723A (ja) 配線モジュール及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees