KR100891269B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100891269B1
KR100891269B1 KR1020027013037A KR20027013037A KR100891269B1 KR 100891269 B1 KR100891269 B1 KR 100891269B1 KR 1020027013037 A KR1020027013037 A KR 1020027013037A KR 20027013037 A KR20027013037 A KR 20027013037A KR 100891269 B1 KR100891269 B1 KR 100891269B1
Authority
KR
South Korea
Prior art keywords
layer
circuit block
block body
forming
wiring
Prior art date
Application number
KR1020027013037A
Other languages
English (en)
Other versions
KR20020086741A (ko
Inventor
오가와츠요시
니시타니유우지
오쿠보라아키히로
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001024688A external-priority patent/JP4701506B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020086741A publication Critical patent/KR20020086741A/ko
Application granted granted Critical
Publication of KR100891269B1 publication Critical patent/KR100891269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 배선 회로 블록체이고, 이 블록체는 모기판(1)의 평탄화된 주면 상에 박리층(6)을 형성한 후, 박리층(6)위에 절연층(7)을 형성하고, 이 절연층(7)을 패터닝하여, 패터닝된 절연층(7)에 대하여 배선층(8)을 형성하며, 이들 절연층(7) 및 배선층(8)을 박리층(6)을 개재하여 모기판(1)부터 박리함으로써 형성된다.
회로체 블록(2)은, 배선층 내에 성막 소자(12)(13)(17)가 내장되어, 베이스 기판(3)에 실장되어 배선 장치를 구성한다. 회로체 블록(2)은, 표면에 반도체 칩(62)이 실장되어 베이스 기판(64)에 장착되어 반도체 장치를 구성한다.
회로 블록체, 모기판, 절연층, 박리층, 배선층

Description

반도체 장치 및 그 제조 방법{Semiconductor device and its manufacturing method}
본 발명은, 박형화가 도모된 회로 블록체 및 그 제조 방법과, 이 회로 블록체를 사용하여 고밀도 박형화가 도모된 배선 회로 장치 및 그 제조 방법, 또한 회로 블록체를 구비하여 고밀도 박형화가 도모된 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 각종 전자 기기 등에 있어서는, 소형 경량화, 고기능화 혹은 다기능화가 도모되고 있으며, 내장되는 배선 회로 장치나 반도체 장치에 대해서도 소형 고밀도 실장화가 도모되고 있다. 배선 회로 장치는, 배선 회로의 비아(Via)의 미세화 혹은 배선 피치의 협착화가 도모됨과 동시에, IC 패키지의 소형화나 다핀화(多pin化), 반도체 칩의 베어칩 실장, 더욱이 콘덴서나 저항체 등의 수동 소자의 소형화나 표면 실장화 등의 기술 개발에 의해, 소형 고밀도 실장화가 도모되고 있다. 한편, 수동 소자에 있어서는 소형화의 진전에 따라 종래 기술에서의 제조 혹은 기판에 대한 실장이 극히 곤란하게 되어 있다. 따라서, 배선 회로 장치에 있어서는, 회로 기판의 주면 상이나 층 내에 수동 소자를 직접 성막하여 형성한 성막 소자 내장형의 배선 회로 장치도 제안되어 있다.
이러한 성막 소자 내장형 배선 회로 장치는, 세라믹 기판 상에, 예를 들면 금속이나 절연체의 페이스트를 스크린 인쇄법 등에 의해서 인쇄하는 후막 기술을 사용하여 저항체나 캐패시터(capaciter)가 성막 형성되어 이루어진다. 그러나, 후막 기술에 의한 수동 소자의 형성은, 패턴 정밀도나 두께 정밀도에 어려움이 있고, 또한 재현성 등의 불균일함에 의해서 충분한 신뢰성이 얻어지지 않는 문제가 있다. 또한, 후막 기술에 의한 수동 소자의 형성은, 기판 상에 도포한 페이스트를 소결시키기 위해서 고온 처리가 행해지기 때문에, 내열성을 갖는 기판이 사용될 필요가 있고, 사용하는 재료에 제한을 받아 비교적 고가가 되어 버린다는 문제가 있다.
한편, 반도체 장치에 있어서도, 1개의 반도체 칩에 소정의 기능을 집약하는 소위 시스템 대규모 집적 회로(LSI: Large-scail Integrate Circuit)가 사용되고 있다. 또한, 반도체 장치에 있어서는 프로세스 기술의 진전에 의해서, 예를 들면 논리 기능과 메모리 기능 혹은 아날로그 기능과 디지털 기능 등과 같이 다른 기능이 혼재된 시스템 LSI도 제공되어 있다. 더욱이, 반도체 장치에 있어서는 소형, 박형화의 요구도 크고, 예를 들면 반도체를 웨이퍼 상태로 이면으로부터 기계적, 화학적 혹은 그 양쪽의 방법에 의해서 연마 처리를 실시하여 박형화를 도모하는 것도 행해지고 있다.
시스템 LSI는, 복수의 프로세스를 거쳐서 각 기능 블록을 혼재하는 구조이기 때문에, 프로세스수가 증가하여, 결과적으로 제조 시간의 증대나 수율 저하 등이 생겨 비용 증가로 되는 문제가 있다. 반도체 장치에 있어서는 이러한 시스템 LSI의 문제점을 해결하기 위해서, 예를 들면 멀티·칩·모듈(MCM:Multi Chip Module) 화의 대응도 도모된다. 이 MCM은, 각 프로세스의 기능 블록을 개별의 반도체 칩으로서 제조하고, 이들 반도체 칩을 동일한 배선 기판 상에 실장하여 시스템 LSI와 동일한 기능을 반도체 모듈에서 실현한 것이다.
배선 회로 장치에 있어서는, 상술한 문제점을 해결하기 위해서, 도 29 및 도 30에 도시하는 바와 같이 포토그래픽법, 스퍼터링법이나 증착법 등의 박막 형성 기술을 사용한 성막 소자 내장형 배선 회로 장치의 검토가 도모되고 있다. 도 29에 도시하는 배선 회로 장치(100)는, 코어 기판(101)의 주면에 절연층(102)이 형성되고, 이 절연층(102)상에 배선 패턴(103)과 동시에 저항체(104)가 성막 형성되어 있다. 저항체(104)는, 예를 들면 니켈-크롬(Ni-Cr)이나, 질화탄탈(TaN) 혹은 탄탈(Ta)등에 의해서 형성되어 있다. 또, 질화탄탈은, 온도 계수(TCR)가 100PPM/℃ 이하의 작은 값이고, 수명 특성의 안정도에서 우수하므로 적합하게 사용된다.
도 30에 도시한 배선 회로 장치(105)는, 상술한 배선 회로 장치(100)와 동일하게 주면에 절연층(102)이 형성된 코어 기판(101)이 사용되고, 절연층(102)상에 형성된 배선 패턴(103)의 서로 겹쳐진 양단부(103a, 103b) 사이에 캐패시터(106)가 성형 형성되어 있다. 캐패시터(106)는, 상세하게는 하부 배선 패턴(103a)상에 유전체층(107)이 성막됨과 동시에 이 유전체층(107)상에 상부 배선 패턴(103b)이 적층 형성되어 이루어진다. 유전체층(107)은 예를 들면 산화탄탈(Ta2O5)이나, 질화실리콘(Si3N4) 혹은 티탄산바륨(BaTiO) 등에 의해서 형성되어 있다. 산화탄탈은, 스퍼터링법에 의해서 기판 상에 직접 성막 형성되는 것이 가능하고, 탄탈층이나 질화 탄탈층을 양극 산화함으로써 그 표면 상에 산화물을 성장시켜 소망의 두께의 산화탄탈막을 형성하는 것이 가능하다.
배선 회로 장치에 있어서는, 예를 들면 코어 기판에 수동 소자를 형성할 때에 기능하도록 도전성을 갖는 실리콘 기판이 사용되고 있다. 이 때문에, 배선 회로 장치에 있어서는, 예를 들면 마더 기판 등에 실장하는 경우에 배선 패턴으로 형성한 다수의 랜드와 마더 기판의 랜드의 사이를 와이어 본딩법(wire bonding)에 의해서 접속하기 때문에, 수동 소자 형성층의 표면에 단자 패턴이 형성된다. 따라서, 배선 회로 장치에 있어서는, 단자 패턴 형성 공정이나 와이어 본딩 공정이 필요하다.
그런데, 통신 단말 기기 등에 있어서는, 소형 경량으로 휴대가 가능한 것이 필수로 되어 있고, 송수신부에 있어서는 아날로그의 고주파 신호의 변환 처리를 행하는 고주파모듈이 구비된다. 도 31에 도시한 고주파 모듈(110)은, 베이스 기판부(111)상에, 박막 기술이나 후막 기술에 의해서 층 내에 성막 수동 소자를 형성한 고주파 소자층부(112)를 적층 형성하여 이루어진다. 고주파 소자층부(112)는, 베이스 기판부(111)의 배선 패턴(113)상에 절연층(114)을 개재하여 제 1 배선층(115)이 형성된다. 고주파 소자층부(112)는, 절연층(114)에 형성한 비아(116)를 통하여 베이스 기판부(111)의 배선 패턴(113)과 제 1 배선층(115)이 접속된다.
고주파 소자층부(112)에는, 제 1 배선층(115)에, 상술한 바와 같은 저항체(117)나 캐패시터(118)가 성막 형성되어 이루어진다. 고주파 소자층부(112)에는, 제 1 배선층(115)상에 제 2 절연층(119)이 형성되고, 또한 이 제 2 절연층(119)상에 비아(116)를 통하여 제 2 배선층(120)이 적층 형성되어 이루어진다. 고주파 소자층부(112)에는, 이 제 2 배선층(120)에 인덕터(121)가 형성되어 있다. 또, 인덕터(121)에 대해서는, 이득의 손실로부터, 일반적으로 스퍼터링법 등에 의한 박막 형성 기술에 의해 형성되지 않고서, 예를 들면 도금법 등에 의한 후막 형성 기술에 의해서 형성된다.
그런데, 이러한 고주파 모듈(110)에 있어서는, 베이스 기판부(111)상에 고정밀도의 저항체(117)나 캐패시터(118)가 스퍼터링법 등의 박막 형성 기술에 의해서 형성되기 위해서, 베이스 기판부(111)에 스퍼터링 시의 표면 온도의 상승에 대한 내열 특성이나 리소그래피 시의 초점 심도의 보유, 마스킹 시의 콘택트 얼라인먼트 특성 등이 필요하게 된다. 베이스 기판부(111)에는, 이를 위해서 고정밀도의 평탄성이 필요하게 되는 동시에, 절연성, 내열성 혹은 내약품성 등이 요구된다.
고주파 모듈(110)에 있어서는, 베이스 기판부(111)의 코어 기판에, 이러한 특성을 갖는 Si 기판이나 유리 기판이 사용되고, LSI와 다른 프로세스에 의해 저비용이고 저손실인 수동 소자의 성막 형성이 가능하게 되어 있다. 고주파 모듈(110)은, Si 기판이나 유리 기판을 사용함으로써, 종래의 세라믹 모듈 기술에서 사용되는 인쇄에 의한 패턴 등의 형성 방법이나 프린트 배선 기판에 배선 패턴을 형성하는 습식 에칭법 등과 비교하여, 고정밀도의 수동 소자의 형성이 가능한 동시에, 소자 사이즈를 그 면적이 1/100 정도까지 축소하는 것이 가능해졌다. 고주파 모듈(110)은, Si 기판이나 유리 기판을 사용함으로써, 성막 수동 소자의 사용 한계 주파수 대역을 20GHz까지 높이는 것도 가능하다.
그러나, 고주파 모듈(110)에 있어서는 예를 들면 마더 기판 등에 실장하기 위해서 상술한 바와 같이 고주파 소자층부(112)에 랜드의 형성이나 와이어 본딩법 등에 의한 접속 공정이 필요하게 된다. 고주파 모듈(110)은 고주파 신호계의 배선 패턴이 구성된 고주파 소자층부(112)에 대하여, 베이스 기판부(111)측으로부터 전원이나 그라운드의 공급 배선 혹은 제어계 신호 배선이 행해진다. 고주파 송수신 모듈(110)에 있어서는, 이를 위해서 베이스 기판부(111)와 고주파 소자층부(112)와의 사이에 전자적 간섭이 생김과 동시에, 배선층을 다층으로 형성하는 것으로 인한 비용 증가가 된다는 문제도 발생한다.
고주파 모듈에 대해서는, 상술한 실리콘 기판이나 유리 기판에 기인하는 문제점을 해결하기 위해서 종래의 배선 기판 장치에 일반적으로 사용되고 있는 비교적 염가이고 다층화가 가능한 유기 배선 기판의 적용이 검토된다. 이러한 고주파 모듈은, 유기 배선 기판을 사용함으로써, 베이스 기판부에 전원이나 그라운드의 배선부나 제어계의 배선부를 구성함과 동시에 고주파 소자층부에 고주파 신호 회로부를 구성함으로써, 양자의 전자적 분리가 도모되어 전자 간섭의 발생이 억제되어 특성의 향상이 도모되게 된다. 고주파 모듈은, 베이스 기판부에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능해지므로, 레귤레이션이 높은 전원 공급이 행해진다.
고주파 모듈은, 다층 배선 기판을 베이스 기판으로 하여 그 상부에 고주파 소자층부를 형성하는 경우에, 베이스 기판이 상술한 실리콘 기판이나 유리 기판의 특성을 충분히 갖고 있지 않기 때문에 고정밀도의 성막 수동 소자를 형성할 수 없 다는 문제가 있다. 또한, 고주파 모듈은, 다층 배선 기판이 그 자체에 휨이 있기 때문에, 패터닝 공정을 순차 행할 때 각 층의 배선 패턴 등의 위치 맞춤 정밀도가 저하하여 고정밀도로 제작되지 않는다는 문제가 있다. 더욱이, 고주파 모듈은 다층 배선 기판이 그 표면이 비교적 거친 동시에 이것에 형성한 배선 패턴에 의해 큰 요철도 있기 때문에, 평탄성을 요구하는 고정밀도의 성막 수동 소자의 형성이 곤란하다는 문제가 있었다. 고주파 모듈은, 다층 배선 기판의 내열성이 작기 때문에, 스퍼터링 공정을 실시하는 것이 곤란하다는 문제가 있었다.
한편, 도 32에 도시하는 반도체 장치(130)에 있어서도, 배선 기판(131)으로서 유기 기판이나 세라믹 기판이 사용되고, 그 표리 주면에 절연층(132, 133)을 개재하여 배선층(134, 135)이 각각 패턴 형성된다. 반도체 장치(130)는, 배선층(134, 135)에 도시하지 않지만 적절한 배선 패턴이나 필요에 따라서 성막 소자 등이 형성되고, 한쪽의 주면 상에는 반도체 칩(136)이 페이스다운 실장된다. 반도체 장치(130)는, 표리의 배선층(134, 135)간의 접속이 배선 기판(131)에 형성한 스루 호울(137)을 통하여 행해진다. 반도체 장치(130)에는, 배선층(134, 135)을 피복하여 솔더 레지스트층(138, 139)이 형성됨과 동시에 비아(140, 141)를 통하여 접속 단자(142)나 외부 접속 전극(143)이 형성되어 있다.
그런데, 반도체 장치(130)에 있어서는, 이들의 배선 기판(131)의 주면에 형성되는 배선 패스의 피치가 제조 조건으로부터 최소라도 약 100μm 정도이므로, 각 반도체 칩(136) 사이에서 다수의 접속이 행해지는 경우에 큰 면적 혹은 배선층이 다층화된 배선 기판(131)이 필요하게 된다. 또한, 반도체 장치(130)에 있어서는, 배선 기판(131)의 표리의 각 주면에 반도체 칩(136)을 실장하는 경우에, 관통 구멍(137)을 통하여 각 반도체 칩(136) 혹은 배선 패턴간의 접속이 행해진다. 반도체 장치(130)에 있어서는, 가공 조건 등으로부터 관통 구멍(137)이나 랜드가 그 구멍 직경을 최소라도 약 50μm, 랜드 직경이 최소라도 약 50μm보다 커지기 때문에, 큰 면적을 갖는 배선 기판(131)이 필요하게 된다.
반도체 장치(130)는, 상술한 배선 기판(131)에 기인하는 문제점으로부터, 각 반도체 칩(136)간을 접속하는 배선 패스가 길게 됨과 동시에 다층화에 동반하여 배선 패스에 다수개의 비아 홀(140, 141)이 개재된다. 이 때문에, 반도체 장치(130)는, 배선 패스의 L, C, R의 각 성분이 커져 시스템 LSI와 비교하여 성능이 열화되는 문제가 있다.
또한, 반도체 장치(130)에 있어서는, 상술한 바와 같이 마더 기판 등에 실장하기 위해서 배선 기판(131)의 이면에 접속용의 외부 접속 전극(143)이 형성되고, 이 이면에 대하여 반도체 칩이나 다른 전자 부품 등을 실장할 수 없다. 반도체 장치(130)에 있어서는, 이를 위해서 반도체 칩(136)의 주변 회로의 혼잡이나 배선 기판(131)에 대한 고밀도의 실장이 곤란해진다는 문제가 있다.
한편, 반도체 장치(130)에 있어서는, 박형화를 도모하기 위해서 웨이퍼 상태로 연마된 반도체 칩(136)을 배선 기판(131)에 실장하는 방법도 채용되고 있다. 그러나, 박형화된 반도체 칩(136)은, 기계적 강도가 열화되어 있기 때문에 연마 후의 취급이 어렵고, 예를 들면 다음 공정으로의 반송 등의 취급 시에 균열이 생기거나, 개편화되기 위한 다이싱 가공 시에 이지러짐이 발생하는 등의 문제가 있다. 또한, 박형화된 반도체 칩(136)은, 배선 기판(131)에 실장할 때에도 칩 이지러짐이나 균열이 발생하기 쉽다는 문제가 있다.
반도체 장치(130)에 있어서는, 상술한 바와 같이 평탄성이나 내열성이 우수한 실리콘 기판이나 유리 기판을 사용함으로써 배선층 내의 신뢰성의 향상이 도모되지만, 표리면간의 도통 구조를 형성하는 것이 곤란하기 때문에 반도체 칩을 표리면에 실장하여 고밀도화를 도모하는 것이 어렵다. 또한, 반도체 장치(130)에 있어서는 각 배선층 내의 배선 밀도의 차이 등에 의해서 배선 기판(131)에 휨이 생기기 쉬워진다. 반도체 장치(130)는, 특히 유기 기판으로 이루어지는 배선 기판(131)을 사용한 경우에, 반도체 칩(136)의 실장 공정에서 부하되는 열에 의해서 배선 기판(131)의 휨의 발생이 더욱 커지고, 예를 들면 마더 기판에 실장할 때에 땜납 불량이 생겨 신뢰성이 열화되는 문제가 있다.
본 발명의 목적은, 평탄성이 좋고 휨이 작은 등의 특성을 갖는 실리콘 기판이나 유리 기판에 착안하여, 이것을 모기판으로서 박막 기술이나 후막 기술에 의해서 절연층을 개재하여 성막 소자 내장 배선층을 형성한 후에 박리 공정을 거침으로써 고정밀도, 고기능, 고신뢰성으로 박형화되고, 패키지의 소형화, 저가격을 도모하는 회로 블록체 및 그 제조 방법, 이 회로 블록체를 구비하는 배선 회로 장치 및 그 제조 방법 및 회로 블록체를 구비하는 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 따른 회로 블록체는, 절연층과, 패터닝된 상기 절연층에 형성된 배선부와, 이 배선부에 형성된 다수개의 외부 접속 랜드로 이루어지는 시트 상에 형성되어 이루어지고, 모기판이 평탄화된 주면에 형성된 박리층 상에 형성됨과 동시에, 이 박리층을 개재하여 모기판으로부터 박리되어 형성되어 이루어진다.
본 발명에 따른 회로 블록체는, 고정밀도의 평탄 특성, 내열 특성이나 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고 절연성이나 내약품성을 갖는 모기판 상에서 제작되는 것으로, 기판의 휨이나 표면의 요철에 영향받지 않고서 미세한 배선 패스를 갖고 고정밀도의 성막 소자를 내장하거나 반도체 칩이나 전자 부품 등의 고밀도 실장을 가능하게 하는 고정밀도로 신뢰성이 높은 배선부가 형성된다. 이 회로 블록체는 베이스 기판 등에 접합함으로써, 신뢰성이 높은 배선 회로 장치를 구성한다.
본 발명에 따른 회로 블록체의 제조 방법은, 평탄화된 주면을 갖는 모기판의 주면 상에 박리층을 형성하는 박리층 형성 공정과, 박리층 상에 절연층을 형성하는 절연층 형성 공정과, 절연층에 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하는 배선부 형성 공정과, 박리층을 개재하여 모기판으로부터 절연층과 배선부로 이루어지는 얇은 회로 블록체를 박리하는 박리 공정을 갖는다.
이 회로 블록체의 제조 방법은, 고정밀도의 평탄 특성, 내열 특성이나 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고, 절연성이나 내약품성을 갖는 모기판 상에서 회로 블록체를 제작하기 때문에, 기판의 휨이나 표면의 요철에 영향받는 일 없이 미세한 배선 패스를 갖고 고정밀도의 성막 소자를 내장하거나 반도체 칩이나 전자부품 등의 고밀도 실장을 가능하게 하 는 고정밀도로 신뢰성이 높은 배선부를 갖는 회로 블록체를 효율적으로 제작할 수 있다.
본 발명에 따른 배선 회로 장치는, 회로 블록체와, 주면 상에 회로 블록체의 각 외부 접속 랜드에 대응하여 다수개의 접속 랜드가 형성된 베이스 기판을 구비한다. 배선 회로 장치를 구성하는 회로 블록체는, 절연층과, 패터닝된 상기 절연층에 형성된 배선부와, 상기 배선부에 형성된 다수개의 외부 접속 랜드로 이루어지는 시트 상에 형성되어 이루어지고, 모기판의 평탄화된 주면에 형성된 박리층 상에 형성됨과 동시에, 이 박리층을 개재하여 모기판으로부터 박리되어 형성된다. 배선 회로 장치는, 회로 블록체가, 각 접속 랜드를 상대하는 외부 접속 랜드와 각각 접속되어 베이스 기판의 주면 상에 접합되어 있다.
이 배선 회로 장치는, 고정밀도의 평탄 특성이나 내열 특성 혹은 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고, 절연성이나 내약품성을 갖는 모기판 상에서 제작됨으로써 베이스 기판의 휨이나 표면의 요철에 영향받지 않고서 미세한 배선 패스를 갖고 고정밀도의 성막 소자를 내장하거나 반도체 칩이나 전자 부품 등의 고밀도 실장을 가능하게 하는 고정밀도로 신뢰성이 높은 배선부가 형성된 회로 블록체를 구비한다. 배선 회로 장치는, 배선부와 베이스 기판측의 회로부가 전기적, 전자적으로 분리되어 상호의 간섭의 발생이 억제됨으로써 특성의 향상이 도모됨과 동시에, 베이스 기판측에 충분한 면적을 갖는 전원이나 그라운드 등의 배선이 형성되기 때문에 레귤레이션이 높은 전원 공급이 가능해진다.
또한, 본 발명에 따른 배선 회로 장치의 제조 방법은, 모기판을 개재하여 회로 블록체를 형성하는 회로 블록체 형성 공정과, 회로 블록체를 베이스 기판의 주면 상에 접합하여 실장하는 회로 블록체 접합 공정을 갖고, 배선 회로 장치를 제작한다. 회로 블록체 형성 공정은, 모기판의 평탄화된 주면 상에 박리층을 형성하는 박리층 형성 공정과, 박리층 상에 절연층을 형성하는 절연층 형성 공정과, 절연층에 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하는 배선부 형성 공정과, 박리층을 개재하여 모기판으로부터 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 거쳐서 얇은 회로 블록체를 형성한다.
이 배선 회로 장치의 제조 방법에 의하면, 고정밀도의 평탄 특성이나 내열 특성 혹은 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고, 절연성이나 내약품성을 갖는 모기판 상에서 회로 블록체를 제작하고, 이 회로 블록체를 베이스 기판에 접합하여 배선 회로 장치를 제작함으로써, 베이스 기판의 휨이나 표면의 요철에 영향받지 않고 미세한 배선 패스를 갖고 고정밀도의 성막 소자를 내장하거나 반도체 칩이나 전자 부품 등의 고밀도 실장을 가능하게 하는 고정밀도로 신뢰성이 높은 배선부를 갖는 배선 회로 장치가 효율적으로 제작된다. 배선 회로 장치의 제조 방법에 의하면, 배선부와 베이스 기판측의 회로부가 전기적, 전자적으로 분리되어 상호의 간섭의 발생이 억제되어 특성의 향상이 도모됨과 동시에 베이스 기판측에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능하기 때문에 레귤레이션이 높은 전원 공급이 행해지는 배선 회로 장치가 제작된다.
본 발명에 따른 반도체 장치는, 시트 상에 형성된 회로 블록체와, 이 회로 블록체의 배선부 상에 실장된 반도체 칩 및 이 반도체 칩을 밀봉(sealing)하는 밀봉 수지층과, 주면 상에 회로 블록체의 각 외부 접속 랜드에 대응하여 다수개의 접속 랜드가 형성된 베이스 기판을 구비한다. 회로 블록체는, 절연층과, 상기 패터닝된 절연층에 배선부와, 상기 배선부에 형성된 다수개의 외부 접속 랜드로 이루어진다.
이 반도체 장치는, 고정밀도의 평탄 특성이나 내열 특성 혹은 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고, 절연성이나 내약품성을 갖는 모기판 상에서 제작되며, 베이스 기판의 휨이나 표면의 요철에 영향받지 않고 미세한 배선 패스를 갖는 회로 블록체를 구비함으로써, 반도체 칩이 고정밀도로 또한 고밀도로 실장화된다. 반도체 장치에 있어서, 반도체 칩을 실장한 배선부와 베이스 기판측의 회로부가 전기적, 전자적으로 분리되어 상호의 간섭의 발생이 억제되어 특성의 향상이 도모됨과 동시에, 베이스 기판측에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능하기 때문에 레귤레이션이 높은 전원 공급이 행해지게 된다. 반도체 장치에 의하면, 반도체 칩이나 밀봉 수지를 연마하여 박형화가 도모됨과 동시에, 반도체 칩의 이지러짐이나 균열 등의 발생도 저감된다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 모기판 상에서 얇은 회로 블록체를 형성하는 회로 블록체 형성 공정과, 회로 블록체에 반도체 칩을 실장하는 반도체 실장 공정과, 반도체 칩을 밀봉하는 밀봉 수지층을 회로 블록체의 배선부 상에 형성하는 밀봉 수지 형성 공정과, 박리층을 개재하여 모기판으로부터 반도체 칩을 실장한 회로 블록체를 박리하는 박리 공정과, 회로 블록체를 베이스 기판의 주면 상에 접합하여 실장하는 회로 블록체 접합 공정을 갖는다. 회로 블록체 형성 공정은 평탄화된 주면을 갖는 모기판의 주면 상에 박리층을 형성하는 박리층 형성 공정과, 박리층 상에 절연층을 형성하는 절연층 형성 공정과, 절연층에 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하는 배선부 형성 공정으로 이루어진다.
이 반도체 장치의 제조 방법은 고정밀도의 평탄 특성이나 내열 특성 혹은 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고, 절연성이나 내약품성을 갖는 모기판 상에서 회로 블록체를 제작하고, 이 회로 블록체를 베이스 기판에 접합하여 반도체 장치를 제작함으로써, 베이스 기판의 휨이나 표면의 요철에 영향받지 않는 미세한 배선 패스가 형성되어 반도체 칩의 고정밀도의 고밀도 실장을 가능하게 하는 신뢰성이 높은 반도체 장치가 효율적으로 제작된다. 반도체 장치의 제조 방법에 의하면, 배선부나 반도체 칩과 베이스 기판측의 회로부가 전기적, 전자적으로 분리되어 상호의 간섭의 발생이 억제되어 특성의 향상이 도모됨과 동시에 베이스 기판측에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능하기 때문에 레귤레이션이 높은 전원 공급이 행해지는 반도체 장치가 제작된다. 반도체 장치의 제조 방법에 의하면, 반도체 칩이나 밀봉 수지를 연마하여 박형화가 도모됨과 동시에, 반도체 칩의 이지러짐이나 균열 등의 발생도 저감되게 된다.
본 발명의 또 다른 목적, 본 발명에 의해서 얻어지는 구체적인 이점은, 이하 에 설명되는 실시예의 설명으로 한층 더 분명해 질 것이다.
도 1은 본 발명에 따른 고주파 모듈의 제조 공정도.
도 2는 본 발명에 따른 고주파 모듈의 제조 방법에 사용되는 모기판의 종단면도.
도 3은 제 1 절연층이 형성된 모기판의 종단면도.
도 4는 제 1 배선층이 형성된 모기판의 종단면도.
도 5는 제 2 절연층과 제 2 배선층이 형성된 모기판의 종단면도.
도 6은 제 2 배선층에 박막 저항체와 박막 캐패시터가 형성된 모기판의 종단면도.
도 7은 제 3 절연층이 형성된 모기판의 종단면도.
도 8은 제 3 배선층이 형성된 모기판의 종단면도.
도 9는 모기판 상에 제작된 회로 블록체의 박리 공정을 도시하는 종단면도.
도 10은 베이스 기판의 종단면도.
도 11은 베이스 기판과 회로 블록체의 접합 공정을 도시하는 종단면도.
도 12는 베이스 기판과 회로 블록체를 접합한 상태의 종단면도.
도 13은 고주파 모듈의 종단면도.
도 14는 접착제층이 설치된 베이스 기판의 종단면도.
도 15는 베이스 기판과 회로 블록체의 접합 공정을 도시하는 종단면도.
도 16은 베이스 기판과 회로 블록체의 열 압착 접합 공정을 도시하는 종단면 도.
도 17은 고주파 모듈의 종단면도.
도 18은 회로 블록 집합체(集體)의 절단 공정을 도시하는 종단면도.
도 19는 회로 블록체의 박리 공정을 도시하는 종단면도.
도 20a 내지 도 20d는, 더미층을 설치한 모기판을 사용한 회로 블록체의 제조 공정을 도시하는 종단면도로, 도 20a는 절단 공정을 도시하는 종단면도이고, 도 20 b는 박리 공정을 도시하는 종단면도이며, 도 20c는 절단 공정 후의 모기판의 종단면도를 도시하고, 도 20d는 수지층을 제거한 모기판의 종단면도.
도 21은 고주파 모듈의 다른 예를 도시하는 종단면도.
도 22는 고주파 모듈의 또 다른 예를 도시하는 종단면도.
도 23은 본 발명에 따른 반도체 모듈을 도시하는 종단면도.
도 24는 반도체 칩 실장면에 외부 접속 단자가 형성된 반도체 모듈을 도시하는 종단면도.
도 25a 내지 도 25e는 본 발명에 따른 반도체 모듈의 제조 공정을 공정순으로 도시하는 종단면도.
도 26은 반도체 칩의 실장면에 표면 실장형 부품을 탑재한 반도체 모듈을 도시하는 종단면도.
도 27은 반도체 칩을 양면에 실장한 반도체 모듈을 도시하는 종단면도.
도 28a 및 도 28b는 본 발명에 따른 반도체 모듈의 제조 공정을 도시하는 종단면도.
도 29는 박막 저항체를 형성한 배선 기판을 도시하는 종단면도.
도 30은 박막 캐패시터를 형성한 배선 기판을 도시하는 종단면도.
도 31은 종래의 고주파 모듈을 도시하는 종단면도.
도 32는 종래의 반도체 장치를 도시하는 종단면도.
이하, 본 발명의 실시예에 대하여, 도면을 참조하여 상세하게 설명한다.
본 발명에 따른 회로 블록체(2)는, 휴대 통신 단말 기기 등에 구비되고 송수신부에 있어서 슈퍼헤테로다인 방식이나 다이렉트 컨버전(direct conversion) 방식에 의해서 아날로그의 고주파 신호의 변환 처리를 행하는 고주파 모듈(4)에 실장된다.
본 발명에 따른 회로 블록체(2)는, 도 1에 도시하는 공정도와 같이 모기판(1)상에 있어서 제작된 후에 박리 공정을 거쳐서 모기판(1)으로부터 분리되고, 다층 배선 기판으로 이루어지는 베이스 기판(3)에 접합되어 고주파 모듈(4)을 구성한다. 고주파 모듈(4)은, 베이스 기판(3)측이, 상층의 회로 블록체(2)에 대한 전원계의 배선, 제어계의 배선 혹은 그라운드면을 구성한다.
고주파 모듈(4)의 제조 공정에서는 우선, 도 2에 도시하는 모기판(1)이 공급된다. 모기판(1)에는, 절연성, 내열성 혹은 내약품성을 갖고, 고정밀도의 평탄면을 형성할 수 있고, 강성이 높은 Si 기판이나 유리 기판이 사용된다. 모기판(1)상에는, 후술하는 각 공정을 거쳐서 그 주면 상에 회로 블록체(2)가 제작된다.
본 발명에 따른 제조 방법은, 이러한 모기판(1)을 사용함으로써, 스퍼터링 시의 표면 온도의 상승에 대한 내열 특성이나 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성의 향상이 도모된다. 본 발명에 따른 제조 방법에 의해 제조되는 회로 블록체(2)는, 종래의 인쇄법이나 습식 에칭법 등과 비교하여, 크기가 면적으로 1/100 정도까지 축소되어, 사용 한계 주파수 대역도 20GHz까지 높아진다.
본 발명에 있어서, 모기판(1)은, Si 기판이나 유리 기판으로 이루어지는 기재(5)를 갖는다. 본 발명에 따른 제조 방법은, 고정밀도의 평탄면에 형성된 기재(5)의 주면 상에 박리층(6)을 성막 형성하는 박리층 형성 공정(S-1)을 제 1 공정으로 한다. 박리층(6)은, 적절한 성막 기술에 의해서 성막 형성된 구리층이나 알루미늄층 등의 금속층으로 이루어진다. 보다 구체적으로는, 박리층(6)은 구리나 알루미늄 등의 금속을 도 2에 도시되는 바와 같이 기재(5)의 주면 상에 스퍼터법에 의해서 1000Å 정도의 두께가 되도록 균일한 두께를 갖고 전면에 걸쳐 성막함으로써 형성된다. 이 금속층의 표면에는, 스핀 코팅법에 의해서 두께가 1 내지 2μm 정도의 수지층, 예를 들면 폴리이미드 수지층이 성막된다. 모기판(1)은 후술하는 바와 같이 복수층의 적층체로 이루어지는 회로 블록체(2)를 그 주면 상에 형성하지만, 박리층(6)이 후술하는 박리 공정에서 회로 블록체(2)를 박리하는 작용을 나타낸다.
본 발명에 따른 제조 방법은, 모기판(1)의 박리층(6)상에 제 1 절연층(7)을 성막 형성하는 제 1 절연층 형성 공정(S-2)을 제 2 공정으로 한다. 제 1 절연층(7)은, 저유전율로 낮은 tanδ, 즉 고주파 특성에 뛰어나고 또한 내열성이나 내약품성이 뛰어난 유전재료에 의해서 형성된다. 유전재료에는, 예를 들면 폴리이미드, 벤조사이클로부텐(BCB), 폴리놀볼렌(PNB), 액정 폴리머(LCP) 혹은 에폭시 수지나 아크릴계 수지가 사용된다. 제 1 절연층(7)은, 도 3에 도시하는 바와 같이 박리층(6)상에 적절한 성막 기술에 의해서 소정의 패턴으로 형성된다. 제 1 절연층(7)은, 감광성의 유전재료를 사용한 경우에는, 포토리소그래피법에 의해 박리층(6)상에 직접 패턴 형성된다. 제 1 절연층(7)은, 비감광성의 유전 재료를 사용한 경우에는, 예를 들면 포토리소그래피법과 드라이 에칭법에 의해 박리층(6)상에 패턴 형성된다.
본 발명에 따른 제조 방법은, 예를 들면 모기판(1)에 도금 처리를 실시하여 상술한 바와 같이 패턴 형성된 제 1 절연층(7)의 개구부에 대응하여 박리층(6)상에 금속 도금층으로 이루어지는 제 1 배선층(8)을 성막 형성하는 제 1 배선층 형성 공정(S-3)을 제 3 공정으로 한다. 제 1 배선층 형성 공정에서는, 박리층(6)을 전압 인가 전극으로서 예를 들면 구리 도금 처리를 실시함으로써 제 1 절연층(7)의 개구부에 대응한 박리층(6)의 노출 부분에 구리를 도금하여, 도 4에 도시하는 바와 같이 제 1 절연층(7)과 거의 동일한 두께가 되도록 제어된 제 1 배선층(8)을 형성한다.
제 1 배선층(8)과 제 1 절연층(7)은, 박리층(6)과의 경계면이 후술하는 바와 같이 회로 블록체(2)를 모기판(1)으로부터 박리할 때의 박리면을 구성한다. 제 1 배선층 형성 공정은, 제 1 배선층(8)을 구리 도금에 의한 후막 형성 기술에 의해서 형성함으로써, 이 박리면을 고정밀도의 평탄면으로 형성하는 것을 가능하게 하며, 후술하는 바와 같이 베이스 기판(3)에 대하여 접합할 때 안정된 접합을 가능하게 한다. 제 1 배선층(8)은, 회로 블록체(2)에 있어서의 그라운드나 전원부로서 구성되기 때문에 충분한 두께를 갖는 것이 바람직하며, 도금에 의한 후막 형성 기술에 의해 바람직하게 형성된다.
제 1 배선층(8)은, 구리 도금에 의해서 박리층(6)상에 직접 성막 형성하도록 하였지만, 예를 들면 박리층(6)상에 형성된 금-니켈에 의한 하지층 상에 형성하도록 하여도 좋다. 제 1 배선층(8)은, 이 하지층이, 후술하는 바와 같이 베이스 기판(3) 등에 형성된 랜드 등과 땜납 범프 등을 개재한 접속 단자부로서 유효하게 기능한다.
제 1 배선층(8)과 제 1 절연층(7)에 대해서는, 예를 들면 박리층(6)상에 도금이나 스퍼터법 등에 의해, 예를 들면 금-니켈-구리의 금속층을 형성하고, 이 금속층에 에칭 처리를 실시하여 배선 패턴을 형성함과 동시에 절연층을 형성하도록 하여도 좋다. 또한, 제 1 배선층(8)과 제 1 절연층(7)에 대해서는, 예를 들면 박리층(6)상에 도금 레지스트층을 형성하여, 도금에 의해서 소정의 배선패턴을 형성하는 에디티브법 등에 의해서 형성하도록 하여도 좋다.
본 발명에 따른 제조 방법은, 제 1 절연층(7)과 제 1 배선층(8)의 상층에, 제 2 절연층(9)을 전면에 걸쳐 형성하는 제 2 절연층 형성 공정(S-4)을 제 4 공정으로 한다. 제 2 절연층(9)은, 상술한 제 1 절연층(7)과 동일한 유전재료에 의해서 형성된다. 제 2 절연층 형성 공정에서는, 제 1 배선층(8)의 소정 부분을 노정(露呈)시키는 복수의 비아(10)의 형성도 행해진다. 각 비아(10)는, 감광성의 유전 재료의 경우에는 소정의 패턴을 형성한 마스크를 제 2 절연층(9)의 표면에 설치되어 포토리소그래피법에 의해서 직접 형성한다. 각 비아(10)는 예를 들면 제 2 절연층(9)에 대하여 레이저 조사를 하여 홀을 형성하는 등의 적절한 방법에 의해서 형성하도록 하여도 좋다.
본 발명에 따른 제조 방법은, 제 2 절연층(9)상에 적절한 배선 패턴으로 제 2 배선층(11)을 형성하는 제 2 배선층 형성 공정(S-5)을 제 5 공정으로 한다. 제 2 배선층(11)은, 상술한 구리 도금에 의한 후막 형성 기술이나 스퍼터링법 등에 의한 박막 형성 기술에 의해서 형성되고, 도 5에 도시하는 바와 같이 각 비아(10)를 통하여 제 1 배선층(8)과의 접속이 도모되어 이루어진다. 제 2 배선층(11)은, 평탄성이 유지된 모기판(1)의 주면 상에 형성된 상술한 각 층상에 적층 형성된다. 제 2 배선층 형성 공정은, 종래와 같이 유기 기판을 기재로 하여 다층의 배선층이 적층 형성되는 다층 프린트 배선 기판과 비교하여, 극히 고정밀도의 제 2 배선층(11)을 형성한다.
본 발명에 따른 제조 방법은, 제 2 배선층(11)에, 도 6에 도시하는 바와 같이 박막 저항체(12)나 박막 캐패시터(13) 등의 박막 소자를 형성하는 박막 소자 형성 공정(S-6)을 제 6 공정으로 한다.
또, 박막 소자 형성 공정에 있어서는, 후술하는 바와 같은 인덕터도 제 2 배선층(11)에 형성하도록 하여도 좋다.
박막 저항체(12)는, 상술한 바와 같이 제 2 배선층(11)에 형성한 저항체 형성부위간에 니켈-크롬이나 질화 탄탈 혹은 탄탈 등의 저항체 형성 재료를, 포토리 소그래피법, 스퍼터링법, 증착법 등의 박막 형성 기술에 의해서 성막하여 형성된다. 박막 저항체(12)의 형성 방법은, 예를 들면 형성 부위에 대응하는 제 2 절연층(9)상에 리프트 오프법에 의해서 질화탄탈층을 형성하는 공정과, 이 질화 탄탈층 상에 레지스트 처리를 실시한 후에 질화탄탈을 스퍼터링하는 공정과, 레지스트층 부분의 질화탄탈을 제거하는 공정을 거쳐서 형성된다.
박막 캐패시터(13)의 형성 방법은, 제 2 배선층(11)상에 캐패시터 형성 부위를 제외하는 전체면에 레지스트를 코팅하는 공정과, 붕산 암모늄 등의 전해액 중에서 질화탄탈이 양극이 되도록 전계를 가하는 양극 산화 공정과, 상부 전극 형성 공정을 거쳐서 형성된다. 양극 산화공정은, 질화 탄탈에 100V, 30분 정도의 전계를 인가하는 양극 산화 처리를 실시하는 공정이며, 질화탄탈층이 산화하여 탄탈옥사이드층이 형성된다. 제 2 배선층(11)에는, 필요한 배선 패턴만을 남기도록 포토리소그래피 처리에 의해서 레지스트의 패터닝이 행해짐과 동시에, 탄탈 옥사이드층에 레지스트를 제거한 후에 마스킹이 실시되고, 예를 들면 리프트 오프법에 의해서 니켈층과 구리층으로 이루어지는 상부 전극이 형성된다.
박막 소자 형성 공정에서는, 상술한 바와 같이 고정밀도의 평탄면과 내열 특성 혹은 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고, 절연성이나 내약품성을 갖는 모기판(1)을 사용함으로써, 스퍼터링 시의 열이나 에칭의 약품 등에 영향받지 않고서, 제 2 배선층(11)에 고정밀도의 박막 저항체(12)나 박막 캐패시터(13)가 형성된다.
본 발명에 따른 제조 방법은, 제 2 배선층(11) 및 박막 저항체(12)나 박막 캐패시터(13)를 피복하는 제 3 절연층(14)을 형성하는 제 3 절연층 형성 공정(S-7)을 제 7 공정으로 한다. 이 제 3 절연층(14)도, 상술한 제 1 절연층(7)이나 제 2 절연층(9)과 동일한 유전 재료에 의해서 형성된다. 제 3 절연층 형성 공정에 있어서도, 도 7에 도시하는 바와 같이 제 2 배선층(11)의 소정 부위나 박막 캐패시터(13)의 상부 전극을 노정시키는 복수의 비아(15)의 형성도 행해진다. 각 비아(15)도, 상술한 제 2 절연층(9)에 형성되는 비아(10)와 마찬가지로, 소정의 패턴을 형성한 마스크를 제 3 절연층(14)의 표면에 설치하여 포토리소그래피법에 의하여 형성된다.
본 발명에 따른 제조 방법은, 제 3 절연층(14)상에 제 3 배선층(16)을 형성하는 제 3 배선층 형성 공정(S-8)을 제 8 공정으로 한다. 제 3 배선층(16)은, 예를 들면 스퍼터링법 등의 박막 형성 기술에 의해 구리 배선 패턴을 형성하는 방법이나, 구리 도금 등에 의한 후막 형성 기술에 의해서 형성된다. 제 3 배선층의 형성 공정은, 스퍼터링법 등에 의해서 제 2 절연층(9)상에 니켈 및 구리로 이루어지는 스퍼터층을 성막 형성한 후에, 이 스퍼터층에 대하여 포토리소그래피 처리에 의해서 소정의 패터닝을 행하는 공정을 갖는다. 제 3 배선층의 형성 공정은, 이 스퍼터층에 대하여 전계 도금에 의해 수μm 정도의 두께를 갖는 구리 도금을 선택적으로 행한 후에, 도금용 레지스트를 제거하고 또한 스퍼터층을 전면적으로 에칭함으로써 도 8에 도시하는 바와 같이 제 3 배선층(16)을 형성한다.
제 3 배선층(16)은, 비아(15)의 내벽에 형성된 스퍼터층을 통하여, 제 2 배선층(11)이나 박막 캐패시터(13)의 전기적 도통이 도모된다. 제 3 배선층(16)에는, 그 일부에 스파이럴형의 인덕터(17)가 형성된다. 인덕터(17)는, 직렬 저항치가 문제되지만, 상술한 바와 같이 제 3 배선층(16)이 스퍼터층에 대하여 전해도금을 실시하여 소정의 두께로 형성됨으로써 손실의 저하가 억제된다. 또, 제 3 배선층(16)에도, 예를 들면 상술한 박막 저항체(12)나 박막 캐패시터(13)를 필요에 따라서 형성하여도 좋은 것은 물론이다.
본 발명에 따른 제조 방법에 있어서는, 상술한 제 3 배선층(16)을 최상층으로 하여 모기판(1)에 적층 구조의 회로 블록체(2)가 형성된다. 또, 본 발명에 따른 제조 방법에서는, 필요에 따라서 제 3 배선층(16)상에 또한 다층의 절연층이나 배선층을 형성하도록 하여도 좋다.
본 발명에 따른 제조 방법은, 모기판(1)과 회로 블록체(2)의 적층체를 산 혹은 알칼리 용액 중에 침지함으로써, 회로 블록체(2)를 모기판(1)으로부터 박리하는 회로 블록체-모기판 박리 공정(S-9)을 제 9 공정으로 한다. 회로 블록체(2)는 상술한 바와 같이 박리층(6)이 구리재에 의해 형성되어 있으며, 염산 용액에 침지함으로써 도 9에 도시하는 바와 같이 박리층(6)의 상면을 계면으로서 모기판(1)으로부터 깨끗하게 박리한다. 회로 블록체(2)는, 제 1 절연층(7) 및 제 1 배선층(8)으로 구성되는 노정면이 박리면(H)을 구성한다.
회로 블록체(2)는, 박리층(6)이 구리재에 의해 형성되어 있고 예를 들면 질산 용액에 침지한 경우에, 박리층(6)의 표면이 약간 용해함으로써 모기판(1)으로부터 박리된다. 또, 회로 블록체(2)는, 이 경우 제 1 배선층(8)의 박리면(H)도 질산 용액에 의해서 그 표면이 침범되기 때문에, 박리층(6)과의 사이에 미리 보호층을 형성하도록 하여도 좋다.
회로 블록체(2)는 박리층(6)이 구리층-폴리이미드층에 의해서 구성되어 있는 경우에, 염산 용액에 침지됨으로써 이 구리층과 폴리이미드층과의 계면에서 박리가 행해진다. 회로 블록체(2)는, 예를 들면 산소 플라즈마에 의한 드라이 에칭법이 실시됨으로써, 제 1 절연층(7) 및 제 1 배선층(8)측에 남은 폴리이미드층의 제거가 행해진다.
이상의 공정을 갖는 본 발명에 따른 회로 블록체(2)의 제조 방법에 의하면, 높고 평탄성을 갖고 기계적 강도가 큰 모기판(1)을 사용하여 그 주면 상에 다층의 회로 블록체(2)를 형성하기 때문에, 각 층 및 각 배선층 내에 형성되는 박막 수동 소자(12, 13) 등이 극히 고정밀도로 형성된다. 이 회로 블록체(2)의 제조 방법은, 종래의 반도체 프로세스에 사용되는 장치를 사용하여, 고정밀도의 에칭 레지스트층, 도금 레지스트층이나 절연층의 형성 혹은 레지스트의 도포 처리, 노광 처리나 현상 처리 등의 각 처리가 가능하게 됨으로써, 각 배선층에 폭 치수가 1μm 이하인 배선 패턴이 형성된다.
본 발명에 따른 회로 블록체(2)의 제조 방법은, 프린트 배선 기판 처럼 유기기판 상이나 세라믹 기판 상 등에 상술한 각 공정을 거쳐서 형성한 경우에 생기는 기판의 휨이나 수축 혹은 웨이브나 요철이 거의 없으므로, 각 층이나 박막 수동 소자 혹은 배선 패턴의 정밀도 열화가 억제되어 고정밀도로 형성된다. 이 회로 블록체(2)의 제조 방법은, 각 절연층 등의 형성에 고온 처리를 요하는 경우에 유기 기판에서 문제가 되는 내열성의 영향도 없고, 또한 스퍼터층의 성막에 있어서의 진공 상태 시의 디가스(degas)의 문제 혹은 먼지의 문제 등에 대해서도 그 저감이 도모된다.
본 발명에 따른 회로 블록체(2)의 제조 방법은 각 배선층에 형성되는 배선 패턴의 밀도가 다르게 되어 있는 경우에 있어서도, 기계적 강도를 갖는 모기판(1)상에서 회로 블록체(2)의 제작이 행해지므로 휨이나 웨이브 혹은 요철 등의 발생이 억제된다. 따라서, 이 회로 블록체(2)의 제조 방법에 의하면, 각 배선층이 고정밀도로 형성되어 신뢰성이 높은 회로 블록체(2)가 제조된다. 회로 블록체(2)는, 휨이나 웨이브 혹은 요철이 거의 없기 때문에, 베이스 기판 등에 실장하는 경우에 있어서 납땜 불량 등의 발생이 억제된다.
본 발명에 따른 제조 방법은, 모기판(1)으로부터 박리된 회로 블록체(2)가 베이스 기판(3)에 접합됨과 동시에, 후술하는 바와 같이 부품의 실장 공정 등이 실시됨으로써 고주파 모듈(4)이 제조된다. 본 발명 방법에 있어서는, 다층화된 유기 기판이나 세라믹 기판이 베이스 기판(3)으로서 사용된다. 베이스 기판(3)은, 도 10에 도시하는 바와 같이 코어 기판(3a)에 대하여 그 표면측과 이면측부에 다층의 배선층(3b, 3c)이 형성되어 이루어지고, 각 층간 혹은 상하 배선층(3b, 3c)이 다수의 층간 비아(20)에 의해 적절하게 접속되어 이루어진다. 베이스 기판(3)에는, 상부 배선층(3b)의 표면 상에 배선 패턴(19a)이 형성됨과 동시에, 하부 배선층(3c)에 단자 랜드(19b)가 형성되어 있다.
베이스 기판(3)은, 알루미나, 유리세라믹알루미나이트라이드 혹은 뮬라이트(mulite)를 기재로 하는 세라믹 다층기판이 사용된다. 베이스 기판(3)은, 유리에폭시, 폴리이미드, 비스말레이트트리아진 수지, 폴리페닐에틸렌 수지, 페놀 수지, 폴리올레핀 수지 혹은 폴리테트라플루오르에틸렌을 기재로 하는 유기 다층 기판이 사용된다. 베이스 기판(3)은, 적어도 한쪽의 주면에, 감광성 혹은 비감광성의 에폭시 수지, 폴리이미드 혹은 벤조사이클로부텐의 유전 수지재층과 금속 도금층에 의해서 고밀도배선층이 형성된 빌드업(buildup) 기판이 사용된다.
베이스 기판(3)에는, 상부 배선층(3b)의 배선 패턴(19a) 상에 복수의 포스트 범프(21)를 적절하게 형성하는 포스트 범프 형성 공정(S-10)이 실시된다. 포스트 범프 형성 공정은, 전해 도금법이나 무전해 도금법에 의해서 구리 범프로 이루어지는 포스트 범프(21)를 형성하는 공정이다. 포스트 범프 형성 공정은, 후술하는 언더필(underfill; 22)의 두께와 거의 같은 두께, 예를 들면 20μm 내지 100μm의 두께를 갖는 포스트 범프(21)를 형성한다. 포스트 범프 형성 공정에서는, 포스트 범프 21의 표면에 니켈-금 도금을 실시하여 금 도금층을 형성하도록 하여도 좋고, 또한 표면에 땜납 도금을 실시하도록 하여도 좋다.
본 발명에 따른 제조 방법은, 포스트 범프(21)가 형성된 베이스 기판(3)상에 회로 블록체(2)를 접합하는 회로 블록체-베이스 기판 접합 공정(S-11)을 제 10 공정으로 한다. 이 접합 공정에서는, 도 11에 도시하는 바와 같이 회로 블록체(2)가, 제 1 절연층(7)과 제 1 배선층(8)으로 구성되는 박리면(H)을 접합면으로서 접합이 행해진다. 회로 블록체(2)는, 제 1 배선층(8)에 패턴 형성된 랜드가, 상대하는 포스트 범프(21)와 서로 접속되어 도 12에 도시하는 바와 같이 베이스 기판(3)에 접합되어 접합체를 구성한다.
제 10 공정의 회로 블록체-베이스 기판 접합 공정에 있어서는, 예를 들면 포스트 범프(21)의 표면에 땜납 도금을 실시하거나 땜납 범프를 설치한 경우에는, 제 1 배선층(8)의 랜드에 대하여 땜납법에 의한 접속이 가능해진다. 접합 공정에서는, 제 1 배선층(8)에 금층이 형성되어 있는 경우에는, 표면 산화가 억제되는 것으로 땜납의 흐름이 좋아져서 구리층과 비교하여 양호한 땜납 접속이 행해진다.
제 10 공정에서는, 예를 들면 포스트 범프(21)의 표면과 제 1 배선층(8)의 랜드의 표면과 각각 금층이 형성되어 있는 경우에는, 예를 들면 금-금에 의한 열 압접법이나 초음파 접합법에 의해서 이들 사이의 접속이 행해진다. 회로 블록체(2)와 베이스 기판(3)은, 그 밖의 적절한 방법에 의해서 포스트 범프(21)와 제 1 배선층(8)의 랜드가 접속되어 접합된다.
본 발명에 따른 제조 방법은, 회로 블록체(2)와 베이스 기판(3)의 사이에 개재하는 포스트 범프(21)에 의해서 구성된 간격에 언더필(22)을 충전하여 이것을 매설하는 언더필 충전 공정(S-12)을 제 11 공정으로 한다. 언더필(22)에는 예를 들면 반도체 칩의 플립칩 실장 공정에서 일반적으로 사용되는 언더필재 및 충전 방법이 사용된다. 언더필(22)은, 포스트 범프(21)의 두께보다도 소직경 입자인 것이 사용됨으로써, 도 13에 도시하는 바와 같이 회로 블록체(2)의 접합면(H)과 베이스 기판(3)의 주면의 사이에 균일하게 충전된다.
본 발명에 따른 제조 방법은, 상술한 각 공정을 거쳐서 고주파 모듈(4)을 제조하지만, 예를 들어 회로 블록체(2)의 제 3 배선층(16)상에 고주파 IC나 칩 부품 등을 실장하는 부품 실장 공정(S-13)이나, 마더 기판 상에 실장하는 모듈화 공정(S-14) 혹은 회로 블록체(2)를 차폐하는 실드 커버의 설치 공정 등을 거침으로써, 부품의 실장 및 실드 커버의 설치가 행해진다.
본 발명에 따른 제조 방법은, 상술한 공정을 거쳐서 고정밀도로 제작된 회로 블록체(2)를 유기 기판이나 세라믹 기판 등으로 이루어지는 다층 기판으로 이루어지는 베이스 기판(3)상에 실장하여 고주파 모듈(4)을 제조한다. 이 제조 방법에 있어서는, 회로 블록체(2)의 제작 공정에서 베이스 기판(3)이 관여하지 않기 때문에, 종래의 다층 기판의 제조 프로세스를 이용하여 제작되어 베이스 기판(3)을 사용하는 것이 가능해진다. 본 발명에 따른 제조 방법은, 고주파 모듈(4)을, 재료 등에 제한을 받지 않고서 고정밀도로 또한 고기능화를 도모하여 보다 염가이고 또한 효율적으로 제조하는 것을 가능하게 한다.
상술한 실시예에 있어서는, 회로 블록체(2)와 베이스 기판(3)을, 제 1 배선층(8)의 랜드와 포스트 범프(21)의 접합과 언더필(22)의 충전에 의해서 접합하도록 하였지만, 이러한 접합 형태에 한정되는 것은 아니다. 회로 블록체(2)와 베이스 기판(3)은, 도 14 내지 도 17에 도시하는 바와 같이 베이스 기판(3)의 주면 상에 설치된 접착제층(23)을 통하여 일체적으로 접합됨과 동시에 전기적 접속이 행해져서 접합된다. 접착제층(23)에는, 예를 들면 에폭시계 수지 접착제나 아크릴계 수지 접착제, 바람직하게는 열경화형의 수지 접착제가 사용된다. 접착제층(23)은, 도 14에 도시하는 바와 같이 포스트 범프(21)가 형성된 베이스 기판(3)의 주면 상에 균일한 두께에 의하여 형성된다. 또, 접착제층(23)은, 예를 들면 상술한 수지 접착제와 동일 소재의 균일한 두께를 갖는 판형체로 이루어지고, 이것을 베이스 기 판(3)의 주면 상에 접합함으로써 형성하도록 하여도 좋다.
본 발명에 따른 제조 방법에 있어서는, 도 15에 도시하는 바와 같이 접착제층(23)이 설치된 베이스 기판(3)에 대하여, 제 1 절연층(7)과 제 1 배선층(8)으로 구성되는 박리면(H)을 접합면으로서 회로 블록체(2)의 접합이 행해진다. 회로 블록체(2)와 베이스 기판(3)은, 적절한 위치 결정 치구(治具) 등을 사용하여 제 1 배선층(8)의 랜드가 상대하는 포스트 범프(21)와 서로 대응하여 위치된다. 이 제조 방법에 있어서는, 도 16 중 화살 표시(X1)로 도시하는 바와 같이 베이스 기판(3)에 대하여 회로 블록체(2)를 가열 상태로 가압하는 열 압착 공정이 실시된다. 접착제층(23)에는, 회로 블록체(2)가 가압됨에 따라서 도 16에 도시하는 바와 같이 각 포스트 범프(21)가 그 내부로 진입한다.
본 발명에 따른 제조 방법에 있어서는, 회로 블록체(2)가 더욱 가압되면 각 포스트 범프(21)가 접착제층(23)을 통과하여 상대하는 제 1 배선층(8)의 각 랜드에 부딪히고, 도 17에 도시하는 바와 같이 각 포스트 범프(21)를 통하여 베이스 기판(3)의 랜드와 회로 블록체(2)의 제 1 배선층(8)의 랜드의 전기적 접속을 행한다. 이 제조 방법에 있어서는, 접착제층(23)에 의해서 회로 블록체(2)와 베이스 기판(3)이 일체적으로 접합되어 고주파 모듈(24)을 구성한다.
본 발명에 따른 제조 방법은, 회로 블록체(2)와 베이스 기판(3)의 접합과 양자의 전기적 접속이 동시에 행해짐과 동시에, 언더필(22) 및 그 충전 공정을 불필요로 한다. 또, 본 발명에 따른 제조 방법은, 예를 들면 상대 접합한 제 1 배선층(8)의 각 랜드와 포스트 범프(21)의 사이에 초음파 접합법을 실시함으로써 보다 확실한 접속이 행해지도록 하여도 좋다. 또한, 본 발명 방법은, 제 1 배선층(8)의 각 랜드와 포스트 범프(21)의 접합면이 각각 금층으로 함으로써, 보다 확실하고 또한 용이하게 접합을 가능하게 한다.
상술한 실시예에 있어서는, 모기판(1)의 주면 상에 박리층(6)을 개재하여 1개의 회로 블록체(2)를 형성하였지만, 도 18 및 도 19에 도시하는 바와 같이 다수개의 회로 블록체(30a 내지 30n)를 일체로 연설(連設)하여 이루어지는 회로 블록 집합체(30)를 모기판(1)상에 형성하도록 하여도 좋다. 회로 블록 집합체(30)는, 상세한 설명을 생략하지만, 각 회로 블록체(30)가 연설부를 통하여 서로 연결되어 있고, 상술한 하나의 회로 블록체(2)의 제조 공정과 동일 공정에 의해서 모기판(1)의 주면 상에 일괄로 형성된다.
회로 블록 집합체(30)는, 도시하지 않는 다이싱 장치의 대상에 세팅되고, 도 18에 도시하는 바와 같이 커터(31a, 31b)에 의해서 1개씩의 회로 블록체(30a 내지 30n)로 커팅된다. 이 커팅 공정은, 종래의 반도체 칩의 제조 공정과 똑같이 행해지고, 회로 블록 집합체(30)로부터 각 회로 블록체(30a 내지 30n)를 고정밀도로 커팅한다. 각 회로 블록체(30a 내지 30n)는, 이 커팅 공정에 의해 상호 절단되어 있으나, 또 모기판(1)상에 적층 형성된 상태로 보유되어 있다.
본 예의 제조 방법에 있어서는, 회로 블록 집합체(30)를 형성한 모기판(1)에 대하여 상술한 박리 공정을 실시함으로써, 도 19에 도시하는 바와 같이 모기판(1)의 박리층(6)을 개재하여 각 회로 블록체(30a 내지 30n)가 1개씩 독립하여 박리된다. 이 제조 방법에 있어서는, 각 회로 블록체(30a 내지 30n)가 각각 베이스 기판(3)과의 접합 공정에 공급된다.
본 실시예에 있어서의 제조 방법은, 회로 블록 집합체(30)에 대하여 커팅 공정이 실시됨으로써, 도 19에 도시하는 바와 같이 모기판(1)을 구성하는 기자재(基在)(5)의 주면에 커터(31)에 의한 절단 흔적(32)이 발생한다. 이 절단 흔적(32)에 의해 평탄성이 손상되므로 모기판(1)을 다음 회로 블록 집합체(30)를 제작하기 위해서 재사용하는 것이 불능이 된다. 이 제조 방법에 있어서는, 이를 위해서 모기판(1)을 폐기하거나, 주면을 재연마 처리한 후에 박리층(6)의 재성막 처리가 실시된다.
본 실시예에 있어서의 제조 방법은, 도 20a 내지 도 20d에 도시하는 바와 같이, 기자재(5)와 박리층(6)과의 사이에 더미층(35)을 설치한 모기판(1)도 사용된다. 더미층(35)은, 기계적 강성을 갖는 적절한 합성 수지재에 의해서 기자재(5)의 주면 상에 고정밀도의 평탄성으로써 형성된다. 더미층(35)은, 회로 블록 집합체(30)의 커팅에 있어서, 커터(31)의 선단부가 기자재(5)에 도달하지 않는 두께로 형성되어 이루어진다.
상기 예의 제조 방법에 있어서는, 다이싱 장치에 있어서 커터(31)의 동작이 제어되어 도 20a에 도시하는 바와 같이 선단부가 더미층(35)의 내부에서 정지되어 회로 블록 집합체(30)의 커팅이 행해지도록 한다. 이어서, 박리 공정이 실시됨으로써, 도 20b에 도시하는 바와 같이, 잘려 분리된 각 회로 블록체(30a 내지 30n)가 모기판(1)의 박리층(6)을 개재하여 각각 1개씩 독립하여 박리된다. 본 실시예에 있어서의 제조 방법은, 도 20c에 도시하는 바와 같이, 모기판(1)이 더미층(35)까지 커터(31)에 의한 절단 흔적(36)이 생기더라도, 기자재(5)의 손상은 없다. 그 후, 도 20d에 도시하는 바와 같이 기자재(5)로부터 손상된 더미층(35)과 박리층(6)이 제거된다.
본 실시예에 있어서의 제조 방법에 있어서는, 모기판(1)의 기자재(5)를 회수하여 그 주면 상에 재차 더미층(35)과 박리층(6)이 재성막되어 다음의 회로 블록 집합체(30)의 제작 공정에 재이용된다. 모기판(1)은, 더미층(35)을 수지재에 의해서 형성하는 것으로, 기자재(5)로부터 용이하게 제거하는 것이 가능하다. 이 제조 방법은, 기자재(5)상에 더미층(35)이나 박리층(6)을 용이하게 형성하여 모기판(1)을 형성하는 것이 가능하므로, 비교적 비싼 기자재(5)가 재이용되어 제조 비용과 제조 시간의 저감이 도모된다.
도 21에 도시한 고주파 모듈(40)은, 다층 배선 기판으로 이루어지는 베이스 기판부(41)를 제 1 층으로 하고, 제 1 배선층(43)과, 제 2 배선층(44) 및 제 3 배선층(45)으로 이루어지는 고주파 소자층부(42)가 접합되고, 더욱이 제 3 배선층(45)의 표면 상에 고주파 IC(46)와 칩 부품(47)이 실장되어 이루어진다. 고주파 모듈(40)은, 각 배선층(43 내지 45)이, 상술한 회로 블록체(2)와 동일하게 절연층과 배선층으로 구성되어 있다. 고주파 모듈(40)은, 제 2 배선층(44)과 제 3 배선층(45)에 복수의 수동 소자가 내장되어 있다. 고주파 모듈(40)은, 고주파 IC(46)를 예를 들면 땜납 범프(48) 등을 이용하여 플립칩 실장함과 동시에 칩 부품(47)을 제 3 배선층(45)상에 직접 실장하여 이루어진다.
이상과 같이 구성된 고주파 모듈(40)은, 베이스 기판부(41)가 유기 배선 기 판을 기자재로 하여 구성됨과 동시에 이 베이스 기판부(41)에 전원이나 그라운드의 배선부나 제어계의 배선부가 구성되어 고주파 소자층부(42)에 대하여 전원 혹은 신호를 공급한다. 고주파 모듈(40)에 있어서는, 고주파 소자층부(42)에 고주파 신호 회로부를 구성하여 아날로그의 고주파의 신호를 처리를 한다. 고주파 모듈(40)에 있어서는, 베이스 기판부(41)와 고주파 소자층부(42)가 전자적으로 분리되어 있는 것에 의해, 전자 간섭의 발생이 억제되고 특성의 향상이 도모된다. 고주파 모듈(40)은 베이스 기판부(41)에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능해지므로, 고주파 소자층부(42)에 대하여 레귤레이션이 높은 전원 공급을 행한다.
상술한 공정을 거쳐서 제작된 본 발명에 따른 회로 블록체(2)는, 도 22에 도시하는 바와 같이 고주파 IC(46)나 칩 부품과 동등의 칩부품으로서 기판(51)상에 직접 실장되어 배선 회로 장치(50)를 구성한다. 배선 회로 장치(50)는, 기판(51)의 주면 상에 적절히 형성된 배선 패턴(52)에 대하여, 땜납 범프(48) 등을 개재하여 회로 블록체(2)가 실장된다. 배선 회로 장치(50)는, 1칩 부품으로서의 고정밀도의 회로 블록체(2)를 실장함으로써, 고정밀도 또한 염가로 형성된다. 배선 회로 장치(50)는, 기판(51)의 소망의 위치에 고정밀도의 회로 블록체(2)를 설치할 수 있으며, 소형 경량화가 도모된다.
상술한 실시예에 있어서는, 모기판(1)상에 적층체로 이루어지는 회로 블록체(2)를 제작하여, 이 회로 블록체(2)를 박리층(6)을 개재하여 모기판(1)으로부터 박리한 후에 베이스 기판(3)에 실장하여 고주파 모듈(40)을 제작하도록 하였 지만, 본 발명은 이러한 적용예에 한정되는 것은 아니다. 본 발명은, 예를 들면 도 23에 도시하는 바와 같이 복수개의 반도체 칩(62)을, 4층 구성의 회로체(61)의 표면상에 페이스다운 실장하여 이루어지는 반도체 모듈(60)에도 적용된다. 또, 회로 블록체(61)는 기본적인 구성이나 제조 프로세스를 상술한 회로 블록체(2)와 동일하게 하기 때문에, 그것들의 상세한 설명을 생략한다.
본 발명에 따른 반도체 모듈(60)은, 회로 블록체(61)의 표면 상에 반도체 칩(62)이 실장됨과 동시에, 이 반도체 칩(62)을 밀봉하는 밀봉 수지층(63)이 형성되어 있다. 반도체 모듈(60)은, 협소 피치화가 도모된 고정밀도의 회로 블록체(61)상에 반도체 칩(62)을 고밀도로 실장하고 있다. 반도체 모듈(60)은 반도체 칩(62)과 밀봉 수지층(63)이 그 표면을 연마하는 연마 처리가 실시됨으로써 박형화가 도모되고 있다. 반도체 모듈(60)은, 상술한 박리 공정을 거쳐서 모기판(1)으로부터 박리됨으로써 노출된 회로 블록체(61)의 제 1 배선층(61a)이 외부 전극을 구성한다.
본 발명에 따른 반도체 모듈(60)은, 회로 블록체(61)의 각 층의 배선층이 층간에 적절하게 형성된 비아(10)를 통하여 서로 층간 접속됨과 동시에, 상세를 생략하지만 최상층의 배선층에 반도체 칩(62)의 각 실장 영역에 대응하고 각각 다수개의 전극 패드(62b)가 형성되어 있다. 각 전극 패드(62b)는 반도체 칩(62)의 실장면에 형성된 다수개의 본딩 패드(bonding pad)에 대응하여 각각 형성되어 있다. 각 전극 패드(62b)는, 상술한 공정을 거쳐서 회로 블록체(61)가 제작됨으로써, 반도체 칩(62)에 협소 피치로 형성되는 다수개의 본딩 패드에 대응하여 고정밀도로 형성된다.
본 발명에 따른 반도체 모듈(60)은, 상술한 공정을 거쳐서 모기판(1)상에 회로 블록체(61)를 제작한 후 공정으로서 반도체 칩의 실장 공정과, 밀봉 수지층의 형성 공정과 연마 공정을 거친 후, 박리 공정이 실시되어 제조된다. 반도체 칩의 실장 공정은, 예를 들면 회로 블록체(61)의 각 패드 전극(61b) 상에 각각 땜납 범프를 설치하여 플립 칩 본딩법에 의해 반도체 칩(62)을 실장하는 공정이다. 반도체 칩의 실장 공정은, 예를 들면 TAB(Tape Automated Bonding)법이나 빔 리드 본딩(beam lead bonding)법 등의 다른 주지(周知)의 페이스다운 실장법에 의해서 반도체 칩(62)을 회로 블록체(61)상에 실장하도록 하여도 좋다.
본 발명에 따른 반도체 모듈(60)의 제조 방법에 있어서는, 상술한 바와 같이 높은 평탄성을 갖는 모기판(1)상에서 고정밀도의 회로 블록체(61)가 제작됨과 동시에, 이 회로 블록체(61)를 모기판(1)에 보유한 상태, 즉 박리 공정의 이전 공정에서 반도체 칩(62)이 실장된다. 반도체 칩의 실장 공정은, 휨이나 웨이브 혹은 요철이 없는 회로 블록체(61)에 대하여, 반도체 칩(62)을 고정밀도로 실장한다.
밀봉 수지의 형성 공정은, 모기판(1)상에 반도체 칩(62)을 실장한 회로 블록체(61)를 보유한 상태에서, 이 회로 블록체(61)의 표면에 밀봉 수지층(63)을 형성하는 공정이다. 밀봉 수지 형성 공정에 있어서는, 밀봉 수지재로서 예를 들면 에폭시계 수지 등이 사용되는 동시에, 트랜스퍼 몰드법이나 인쇄법 등에 의해 반도체 칩(62)을 밀봉하는 밀봉 수지층(63)을 형성한다. 밀봉 수지층(63)은, 반도체 칩(62) 및 접속 전극부를 기계적이고 또한 전기적으로 보호한다.
연마 공정은, 계속해서 회로 블록체(61)를 모기판(1)에 보유한 상태로, 예를 들면 그라인더를 사용한 기계적 연마 방법이나 웨트 에칭법에 의한 화학적 연마 방법 혹은 기계적 연마 방법과 화학적 연마 방법을 병용한 방법 등에 의해서, 밀봉 수지층(63)의 표면을 연마하는 공정이다. 연마 공정에서는, 밀봉 수지층(63)뿐만 아니라, 기능에 지장이 없는 최대 범위에서 반도체 칩(62)의 표면도 일괄로 연마한다. 연마 공정에서는 반도체 칩(62)이 밀봉 수지층(63)에 의해서 외주를 밀봉하여 기계적으로 보유되어 있으므로, 예를 들면 기계적 연마를 실시한 경우에도 반도체 칩(62)에 에지 이지러짐 등의 손상의 발생을 억제하여 최대량의 연마를 행하는 것이 가능하다.
본 발명에 따른 반도체 모듈(60)의 제조 방법은, 웨이퍼 상태에서 연마 처리 등이 실시된 박형의 반도체 칩을 사용하지 않고서, 박형으로 형성된 회로 블록체(61)상에 두께가 100μm 이하의 반도체 칩(62)을 실장한 구조의 박형화가 도모된 반도체 모듈(60)의 제조를 가능하게 한다. 본 발명에 따른 반도체 모듈(60)의 제조 방법에 있어서는, 박형의 반도체 칩을 사용하지 않으므로, 반도체 칩(62)에 공정 중으로의 반송 등의 취급 시에 균열이나 이지러짐과 같은 곤란함의 발생이 억제됨과 동시에 취급도 간편해져, 신뢰성의 향상이 도모된 반도체 모듈(60)을 효율 좋게 제조한다.
또, 연마 공정에 대해서는, 박리 공정의 후 공정으로서 회로 블록체(61)를 모기판(1)으로부터 박리한 후에 행하도록 하여도 좋지만, 모기판(1)을 베이스로서 기계적 강성이 보유된 상태에서 연마를 실시하는 편이 보다 효율적인 동시에, 신뢰 성도 높다.
이상의 공정을 거쳐서 제조된 반도체 모듈(60)은, 예를 들면 도 23에 있어서 쇄선으로 도시하는 마더 기판(베이스 기판; 65)상에 접합하는 실장 공정이 실시됨으로써 반도체 장치를 구성한다. 실장공정은, 회로 블록체(61)에 형성된 외부 전극(61a)이 베이스 기판(64)의 주면 상에 형성된 접속 패드에 각각 전기적, 기계적으로 결합됨으로써 행해진다. 실장 공정은, 구체적으로는 회로 블록체(61)에 대한 반도체 칩(62)의 실장과 동일하게, 페이스다운법에 의해서 행해진다.
반도체 장치는, 각각 다른 기능 블록을 구성하는 반도체 칩(62)을 회로 블록체(61)상에 실장함으로써, MCM 반도체 장치를 구성한다. 반도체 장치는, 회로 블록체(61)상에 반도체 칩(62)을 고밀도로 실장함과 동시에 고밀도의 배선 패턴이 구성됨으로써, 소형 또한 박형으로 배선 패턴 등의 L, C, R 성분을 저감한 고특성의 MCM 반도체 장치를 구성한다.
본 발명에 따른 반도체 모듈(60)은, 최상층의 배선층에 반도체 칩(62)을 실장함으로써 회로 블록체(61)상에 다른 표면 실장형 부품 등이 실장되지 않는 구조이다. 도 24에 도시한 반도체 모듈(65)은, 반도체 칩(62)의 실장면(66a)에도 복수개의 외부 접속 단자(67)가 형성된 회로 블록체(66)를 구비하는 구성을 특징으로 갖고 있다. 각 외부 접속 단자(67)는, 상세를 후술하는 공정을 거쳐서 회로 블록체(66)의 실장면(66a)에 금속으로 이루어지는 돌기 전극으로서 형성되어 이루어진다. 각 외부 접속 단자(67)는 도 24에 도시하는 바와 같이 각각의 표면이 연마된 밀봉 수지층(63)으로부터 노출되어 이루어진다.
본 발명에 따른 반도체 모듈(65)은, 도 25a 내지 도 25e에 도시하는 각 공정을 거쳐서 모기판(1)상에 회로 블록체(66)를 보유한 상태에서 외부 접속 단자(67)가 형성된다. 반도체 모듈(65)의 제조 공정은, 도 20a에 도시하는 외부 접속 단자(67)를 형성하는 외부 접속 단자 형성 공정이, 도 20b에 도시하는 반도체 칩 실장 공정의 전 공정으로 행해진다. 반도체 모듈(65)의 제조 방법에 있어서는, 외부 접속 단자 형성 공정에 계속해서, 반도체 모듈(60)의 제조 공정과 같이 도 20c에 도시한 밀봉 수지층(63)을 형성하는 밀봉 수지층 형성 공정과, 도 20d에 도시하는 밀봉 수지층(6) 등을 연마하는 연마 공정과, 도 20e에 도시하는 회로 블록체(66)를 모기판(1)으로부터 박리하는 박리 공정이 실시되어 반도체 모듈(65)이 제조된다.
본 발명 방법에 의해 제조되는 회로 블록체(66)에는, 반도체 칩 실장면(66a)을 구성하는 최상층 배선층(68)에, 반도체 칩(62)을 실장하는 전극 패드(68a)와 동시에 외부 접속 단자(67)를 형성하는 전극 형성 패드(68b)가 형성되어 있다. 회로 블록체(66)는 모기판(1)측의 제 1 층 배선층(66b)이, 박리면과 베이스 기판에 대하는 실장면을 구성한다.
외부 접속 단자 형성 공정은, 예를 들면 최상층 배선층(68)의 전극 형성 패드(68b) 상에 도금법에 의해서 금속 볼록부를 형성하거나, 땜납 볼을 접합하는 등으로써 외부 접속 단자(67)를 형성하는 공정이다. 도금법은, 회로 블록체(66)의 최상층 배선층(68)상에 도금 레지스트를 적절한 방법에 의해 도포하는 공정과, 외부 접속 단자(67)를 형성하는 전극 형성 패드(68b)에 대응하여 도금 레지스트를 제 거하는 공정과, 전극 형성 패드(68b)에 대하여 전기 구리 도금을 실시함으로써 소정의 두께를 갖는 금속 볼록부를 형성하는 공정으로 이루어진다. 땜납 볼은, 예를 들면 회로 블록체(66)를 형성한 모기판(1)을 리플로조에 공급함으로써 전극 형성 패드(68b)상에 형성된다.
외부 접속 단자(67)는, 상술한 공정을 거쳐서 고정밀도로 형성된 회로 블록체(66)에 형성됨으로써, 고정밀도로 또한 협소 피치화, 소형화되어 구성하는 것이 가능하다. 외부 접속 단자(67)는, 그 높이(두께)가, 후 공정에서 회로 블록체(66)에 실장됨과 동시에 연마 처리가 실시되는 반도체 칩(62)의 두께보다 약간 크게 형성된다. 또, 외부 접속 단자(67)는, 반도체 모듈(65)의 박형화를 도모하기 위해서 반도체 칩(62)의 표면을 연마하는 경우에는, 적어도 반도체 칩(62)이 최대로 연마되는 경우의 두께보다도 약간 큰 높이로 형성된다.
반도체 칩 실장 공정은, 상술한 공정과 동일한 방법에 의해서, 회로 블록체(66)의 전극 패드(68a) 상에 반도체 칩(62)을 실장한다. 밀봉 수지층 형성 공정은, 반도체 칩(62)이 실장됨과 동시에 외부 접속 단자(67)가 형성된 회로 블록체(66)의 표면 상에 밀봉 수지층(63)을 형성한다. 연마 공정은, 밀봉 수지층(63)을 연마하여 외부 접속 단자(67)를 노출시킨다. 연마 공정에서는, 상술한 바와 같이 반도체 칩(62)의 표면도 연마함으로써, 박형의 반도체 모듈(65)을 형성한다. 연마 공정에서는, 외부 접속 단자(67)가 소형으로 다수개가 형성되어 있는 경우에 있어서도, 밀봉 수지층(63)에 의해서 이들 외부 접속 단자(67)의 외주를 밀봉하여 기계적으로 보유한 상태에서 연마를 실시하기 때문에, 변형이나 손상 혹은 전극 형성 패드(68b)로부터의 박리 등의 발생이 억제된다.
반도체 모듈(65)은, 상술한 박리 공정을 거쳐서 모기판(1)으로부터 박리된다. 반도체 모듈(65)은, 모기판(1)으로부터의 박리면이 베이스 기판(64)과의 접합면(66b)을 구성하고, 제 1 층의 배선층을 접속 단자부로서 땜납 볼 등이 설치된다. 반도체 모듈(65)에는, 반도체 칩(62)을 실장한 표면에도 다수개의 외부 접속 단자(67)가 형성되어 있다. 반도체 모듈(65)에는, 외부 접속 단자(67)를 개재하고, 반도체 칩(62)의 실장면측에도 적절한 표면 실장형 전자 부품이나 다른 반도체 패키지 등을 실장하는 것이 가능하게 되어 고밀도화가 도모된다.
반도체 모듈(65)에 있어서는, 상술한 바와 같이 회로 블록체(66)의 접합면(66b)을 베이스 기판(64)상에 접합하여 반도체 장치를 구성하도록 하였지만, 예를 들면 도 26에 도시하는 바와 같이 표면 실장형 부품(69)을 실장한 반도체 모듈(70)을 구성하도록 하여도 좋다. 표면 실장형 부품(69)으로서는, 예를 들면 칩 저항체나 칩 콘덴서 등의 수동 부품 혹은 반도체 패키지 등이 사용되고, 땜납 리플로법 등에 의해서 실장된다. 반도체 모듈(70)은, 이 경우, 회로 블록체(66)의 제 1 층의 배선층(71)이 베이스 기판에 대한 접속 단자부 대신에 표면 실장형 부품(69)을 실장하는 랜드나 접속 회로 패턴으로서 구성된다. 반도체 모듈(70)은 상술한 공정을 거쳐서 정밀한 회로 블록체(66)가 형성됨으로써, 제 1 층의 배선층(71)에 협소 피치화된 고정밀도의 랜드나 접속 회로 패턴이 형성된다.
본 발명에 따른 반도체 모듈(70)에는. 제 1 층의 배선층(71)상에, 각종의 표면 실장형 부품(69)이 고밀도로 또한 고정밀도로 실장된다. 또한, 반도체 모듈(70)은 상술한 각종의 표면 실장형 부품(69)을 실장함으로써, 각 반도체 칩(62)의 주변 회로를 동일한 패키지 내에 구성하는 것이 가능해진다. 반도체 모듈(70)은, 이로써 배선부를 단축함과 동시에 접속부를 감소시키는 것이 가능해져, 회로 내에서의 L, C, R, 성분을 저감하여 고기능화, 고성능화가 도모된다.
상술한 반도체 모듈(65)에 있어서는, 예를 들면 회로 블록체(66)의 접합면(66b) 상에 제 2 반도체 칩(72)을 실장함으로써, 도 27에 도시한 반도체 모듈(73)을 구성하여도 좋다. 반도체 모듈(73)은, 이 경우, 회로 블록체(66)의 제 1 층의 배선층(71)이, 반도체 칩(72)을 실장하는 베이스 기판에 대한 접속 단자부 대신에 표면 실장형 부품(69)을 실장하는 접속 랜드(74)나 접속 회로 패턴으로서 구성된다. 반도체 모듈(73)은, 회로 블록체(66)의 표리면에 각각 제 1 군의 반도체 칩(62)과 제 2 군의 반도체 칩(72)을 3차원적으로 실장한 다층 반도체 장치를 구성한다.
반도체 모듈(73)은, 상술한 바와 같이 모기판(1)으로부터 박리된 반도체 모듈(65)을 기자재로 하여, 평탄한 기판 상에 박리면인 제 1 층의 배선층(71)을 상측으로 하여 재치(載置)된 후에 반도체 칩 실장 공정과, 밀봉 수지 형성 공정과, 연마 공정이 실시되어 제조된다. 반도체 칩 실장 공정은, 회로 블록체(66)의 제 1 층의 배선층(71)상에 반도체 칩(72)을 실장하는 공정이다. 반도체 모듈(65)에는, 도 28a에 도시하는 바와 같이, 회로 블록체(66)의 제 1 층의 배선층(71)에 형성한 랜드(74)상에 반도체 칩(72)이 실장된다.
밀봉 수지 형성 공정도, 도 28b에 도시하는 바와 같이 실장된 반도체 칩(72)을 밀봉하는 밀봉 수지층(75)을 형성하는 공정이다. 연마 공정은 전체를 박형화하기 위해서, 형성된 밀봉 수지층(75)의 표면을 연마하는 공정이고, 반도체 칩(72)의 표면도 동시에 연마한다. 연마 공정은, 반도체 칩(72)이 밀봉 수지층(75)에 의해서 외주를 밀봉하여 기계적으로 보유되어 있기 때문에, 예를 들면 기계적 연마를 실시한 경우에도 반도체 칩(72)에 에지 결절 등의 손상 발생을 억제하여 최대량의 연마를 행하는 것이 가능하다.
이상의 공정을 거쳐서 제조된 반도체 모듈(73)은 제 1 군의 반도체 칩(62)을 실장한 측에 상술한 외부 접속 단자(67)가 형성되어 있고, 이들 외부 접속 단자(67)를 개재하여 베이스 기판 등에 실장된 다층 반도체 장치를 구성한다. 반도체 모듈(73)은, 예를 들면 제 2 군의 반도체 칩(72)을 탑재한 측에, 상술한 공정을 거쳐서 외부 접속 단자(67)를 형성하도록 하여도 좋다. 반도체 모듈(73)은, 이러한 구성을 채용함으로써, 이 면을 접합면으로 하여 베이스 기판에 실장하는 것이 가능해진다.
본 발명 방법은, 고정밀도의 평탄면과 박막 형성 시의 표면 온도의 상승에 대한 내열 특성이나 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라인먼트 특성이 양호하고 절연성이나 내약품성을 갖는 모기판을 사용하여 회로 블록체를 제조함으로써, 기판의 휨이나 표면의 요철에 영향받지 않고서 미세한 배선부를 갖는 고정밀도로 신뢰성이 높은 회로 블록체의 제조가 효율적으로 행해진다. 본 발명 방법을 사용함으로써, 회로 블록체의 내부에 고정밀도의 성막 소자를 내장 하거나 반도체 칩이나 전자 부품 등의 고밀도 실장을 가능하게 하는 박형의 회로 블록체가 제조된다.
본 발명 방법은, 모기판으로부터 박리한 회로 블록체를 베이스 기판 상에 접합함으로써, 회로 블록체가 베이스 기판측에서 전원이나 신호의 공급을 받는 박형화된 고정밀도의 배선 회로 장치를 효율적으로 제조할 수 있다.
본 발명에 따른 배선 회로 장치는, 베이스 기판 등에 대한 직접의 실장도 간이하게 행해지고, 회로 블록체와 베이스 기판측이 전자적으로 분리되어 간섭의 발생이 억제됨으로써, 특성의 향상이 도모됨과 동시에 베이스 기판측에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능하기 때문에 레귤레이션이 높은 전원 공급을 행하는 것을 가능하게 한다.
또한, 본 발명 방법은, 고정밀도로 미세한 배선부를 갖는 회로 블록체에 대하여 다수개의 반도체 칩을 간단한 공정에 의해서 실장하므로, 고정밀도로 다기능화가 도모된 소형의 반도체 장치를 효율적으로 제조할 수 있다. 본 발명 방법을 사용함으로써, 반도체 칩을 이지러짐이나 파손 등이 생기지 않고서 표면 연마를 실시하여 박형화된 회로 블록체에 실장하는 것이 가능하기 때문에, 전체의 박형화가 도모됨과 동시에 고밀도 실장화가 도모된다.
더욱이, 본 발명 방법에 의해 제조되는 반도체 장치는, 반도체 칩을 실장한 회로 블록체와 베이스 기판측이 전자적으로 분리되어 간섭의 발생이 억제됨으로써, 특성의 향상이 도모됨과 동시에 베이스 기판측에 충분한 면적을 갖는 전원이나 그라운드의 배선을 형성하는 것이 가능하므로 레귤레이션이 높은 전원 공급을 행하는 것이 가능해진다.

Claims (73)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 회로 블록체에 있어서,
    절연층과, 패터닝된 상기 절연층에 형성된 배선부와, 이 배선부에 형성된 다수개의 외부 접속 랜드로 이루어지는 시트 모양으로 형성되어 이루어지고,
    모기판의 평탄화된 주면에 형성된 박리층 위에 형성됨과 동시에, 이 박리층을 개재하여 상기 모기판으로부터 박리되어 형성되고,
    적어도 1층 이상의 배선부가 소정 개소를 서로 층간 접속되어 형성됨과 동시에, 최상층의 배선부 혹은 최하층의 배선부에 상기 외부 접속 랜드가 형성되어 이루어지고,
    상기 배선부 내에, 박막 기술 혹은 후막 기술에 의해 성막 소자가 성막 형성되어 성막 소자 내장형 배선 회로 블록체를 구성하고,
    상기 성막 소자가, 박막 기술에 의해서 성막 형성된 저항체 및 캐패시터와 후막 기술에 의해서 성막 형성된 인덕터로 이루어지는 수동 소자이며, 고주파 회로 블록체를 구성하는 것을 특징으로 하는, 회로 블록체.
  5. 회로 블록체에 있어서,
    절연층과, 패터닝된 상기 절연층에 형성된 배선부와, 이 배선부에 형성된 다수개의 외부 접속 랜드로 이루어지는 시트 상에 형성되어 이루어지고,
    모기판의 평탄화된 주면에 형성된 박리층 상에 형성됨과 동시에, 이 박리층을 개재하여 상기 모기판으로부터 박리되어 형성되고,
    상기 배선부 상에, 반도체 칩을 실장함과 동시에 이 반도체 칩을 밀봉하는 밀봉 수지층이 형성되어 반도체 장치를 구성하는 것을 특징으로 하는, 회로 블록체.
  6. 제 5 항에 있어서,
    상기 반도체 칩 및 밀봉 수지층의 표면이 연마되어 박형화되어 있는 것을 특징으로 하는, 회로 블록체.
  7. 제 5 항에 있어서,
    상기 배선부에, 전극 패턴과, 금속막으로 이루어지는 다수개의 돌기 전극이 형성되고,
    상기 밀봉 수지층의 표면이 연마되어 상기 각 돌기 전극과 반도체 칩이 노출되어 있는 것을 특징으로 하는, 회로 블록체.
  8. 제 7 항에 있어서,
    노출된 상기 각 돌기 전극에, 각각 금속 볼 단자가 설치되어 있는 것을 특징 으로 하는, 회로 블록체.
  9. 제 5 항에 있어서,
    상기 배선부의 저면에, 표면 실장형 부품 또는 반도체 칩이 실장되는 동시에, 이들을 밀봉하는 밀봉 수지층이 형성되어 있는 것을 특징으로 하는, 회로 블록체.
  10. 제 9 항에 있어서,
    상기 표면 실장형 부품 또는 반도체 칩과 밀봉 수지층이 연마되어 박형화되어 있는 것을 특징으로 하는, 회로 블록체.
  11. 삭제
  12. 삭제
  13. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    상기 모기판에, 실리콘 기판 혹은 유리 기판이 사용되는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  14. 삭제
  15. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    상기 박리 공정이, 산 용액 혹은 알칼리 용액에 침지함으로써, 금속층으로 이루어지는 박리층으로부터 상기 회로 블록체를 박리하는 공정인 것을 특징으로 하는, 회로 블록체의 제조 방법.
  16. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    상기 모기판에 대하여, 그 주면 상에 상기 회로 블록체가 복수개 연속하여 형성되고,
    상기 모기판 상에 있어서 각각 분할되는 절단 공정이 실시된 후에, 상기 박리 공정이 실시되고 상기 회로 블록체가 1개씩으로 분리되어 형성되는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  17. 제 16 항에 있어서,
    상기 방법은 또한, 상기 박리층 형성 공정의 이전 공정으로서, 상기 모기판의 주면 상에 더미층을 형성하는 더미층 형성 공정을 갖고,
    상기 절단 공정에서, 상기 회로 블록체를 각각 분리하는 커터가 상기 더미층으로 정지되어 상기 모기판의 주면에 도달하지 않도록 제어되는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  18. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    상기 배선부 형성 공정이, 상기 절연층 상에, 박막 기술이나 후막 기술에 의해서 성막 형성되는 성막 소자를 내장한 적어도 1층 이상의 성막 소자 내장 배선부를 형성하는 공정인 것을 특징으로 하는, 회로 블록체의 제조 방법.
  19. 제 18 항에 있어서,
    상기 성막 소자의 형성 공정이, 박막 기술에 의해서 저항체 및 캐패시터를 성막 형성하는 공정과, 후막 기술에 의해서 인덕터를 성막 형성하는 공정으로 이루어지고,
    상기 성막 소자에 의해서 상기 배선부를 고주파 회로부로서 구성하는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  20. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    최상층의 상기 배선부에 대하여, 반도체 칩을 실장하는 반도체 실장 공정과,
    상기 반도체 칩을 밀봉하는 밀봉 수지층을 형성하는 밀봉 수지층 형성 공정이 실시되어 반도체 장치를 형성하는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  21. 제 20 항에 있어서,
    상기 방법은 또한, 상기 반도체 칩 및 밀봉 수지층의 표면을 연마하여 박형화하는 연마 공정을 갖는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  22. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    상기 방법은 또한, 최상층의 상기 배선부에 형성된 전극 패턴에 대하여 금속막으로 이루어지는 돌기 전극을 형성하는 전극 형성 공정과, 반도체 칩을 실장하는 반도체 실장 공정과, 상기 돌기 전극과 반도체 칩을 밀봉하는 밀봉 수지층을 형성하는 밀봉 수지층 형성 공정과, 상기 밀봉 수지층을 연마하여 상기 돌기 전극과 반도체 칩을 노출시키는 연마 공정을 갖는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  23. 제 22 항에 있어서,
    노출된 상기 각 돌기 전극에, 각각 금속 볼 단자를 형성하는 금속 볼 단자 형성 공정을 실시하는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  24. 회로 블록체의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과,
    상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과,
    상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과,
    상기 박리층을 개재하여, 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 포함하고,
    상기 배선부의 저면에, 표면 실장형 부품 또는 반도체 칩을 실장하는 부품실장 공정을 실시하는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  25. 제 24 항에 있어서,
    상기 배선부의 저면에 실장된 표면 실장형 부품 또는 반도체 칩을 밀봉하는 밀봉 수지층을 형성하는 밀봉 수지 형성 공정을 실시하는 것을 특징으로 하는, 회로 블록체의 제조 방법.
  26. 배선 회로 장치에 있어서,
    절연층과, 패터닝된 상기 절연층에 형성된 배선부와, 이 배선부에 형성된 다수개의 외부 접속 랜드로 이루어지는 시트 상에 형성되어 이루어지고, 모기판이 평탄화된 주면에 형성된 박리층 상에 형성됨과 동시에, 이 박리층을 개재하여 상기 모기판으로부터 박리되어 형성된 회로 블록체와,
    주면 상에, 상기 회로 블록체의 각 외부 접속 랜드에 대응하여 다수개의 접속 랜드가 형성된 베이스 기판을 구비하고,
    상기 회로 블록체가, 상기 각 접속 랜드를 상대하는 상기 외부 접속 랜드에 각각 접속하여, 상기 베이스 기판의 주면 상에 접합되어 실장되는 것을 특징으로 하는, 배선 회로 장치.
  27. 제 26 항에 있어서,
    상기 각 접속 랜드에 각각 포스트 범프가 형성됨과 동시에, 상기 베이스 기판의 주면에 상기 포스트 범프를 덮어 열가소성 수지재로 이루어지는 접착제층이 형성되어 이루어지고,
    상기 회로 블록체가, 상기 베이스 기판의 주면 상에 포개진 상태에서 열 압착됨으로써 상기 각 포스트 범프가 접착제층을 통과하여 상기 접속 랜드와 접속되고, 상기 베이스 기판 상에 접합되어 실장되는 것을 특징으로 하는, 배선 회로 장 치.
  28. 제 26 항에 있어서,
    적어도 1층 이상의 배선부가 소정 개소를 서로 층간 접속되어 형성됨과 동시에, 최상층의 배선부 혹은 최하층의 배선부에 상기 접속 랜드가 형성되어 이루어지는 것을 특징으로 하는, 배선 회로 장치.
  29. 제 26 항에 있어서,
    상기 베이스 기판에, 알루미나, 유리 세라믹 알루미나이트라이드 혹은 뮬라이트로부터 선택된 재료를 기자재로 하는 세라믹 다층 기판이 사용되는 것을 특징으로 하는, 배선 회로 장치.
  30. 제 26 항에 있어서,
    상기 베이스 기판에, 유리 에폭시, 폴리이미드, 비스말레이트트리아진 수지, 폴리페닐에틸렌 수지, 페놀 수지, 폴리올레핀 수지 혹은 폴리테트라플루오르에틸렌으로부터 선택된 재료를 기자재로 하는 유기 다층 기판이 사용되는 것을 특징으로 하는, 배선 회로 장치.
  31. 제 29 항 또는 제 30 항에 있어서,
    상기 베이스 기판이, 적어도 한쪽의 주면에, 감광성 혹은 비감광성의 에폭시 수지, 폴리이미드 혹은 벤조사이클로부텐의 유전 수지재층과 금속 도금층에 의해서 고밀도 배선층이 형성된 빌드업 베이스 기판이 사용되는 것을 특징으로 하는, 배선 회로 장치.
  32. 제 31 항에 있어서,
    상기 회로 블록체가, 상기 빌드업 베이스 기판 상에 고주파 집적 회로 소자 혹은 집적 회로칩과 동시에 실장되고,
    상기 빌드업 베이스 기판측으로부터 전원 혹은 신호의 공급을 받는 것을 특징으로 하는, 배선 회로 장치.
  33. 제 26 항에 있어서,
    상기 회로 블록체가, 상기 배선부 내에, 박막 기술 혹은 후막 기술에 의해 성막 소자가 성막 형성되어 성막 소자 내장형 배선 회로 블록체를 구성하는 것을 특징으로 하는, 배선 회로 장치.
  34. 제 33 항에 있어서,
    상기 성막 소자가, 박막 기술에 의해서 성막 형성된 저항체 및 캐패시터와 후막 기술에 의해서 성막 형성된 인덕터로 이루어지는 수동 소자이고, 상기 회로 블록체가 고주파 회로 블록체를 구성하는 것을 특징으로 하는, 배선 회로 장치.
  35. 제 26 항에 있어서,
    상기 회로 블록체의 배선부 상에, 표면 실장형 부품 혹은 칩 부품이 직접 실장되어 있는 것을 특징으로 하는, 배선 회로 장치.
  36. 배선 회로 장치의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과, 상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과, 상기 절연층에, 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정과, 상기 박리층을 개재하여 상기 모기판으로부터 상기 절연층과 배선부로 이루어지는 회로 블록체를 박리하는 박리 공정을 거쳐서 회로 블록체를 형성하는 회로 블록체 형성 공정과,
    상기 회로 블록체를 베이스 기판의 주면 상에 접합하여 실장하는 회로 블록체 접합 공정을 갖는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  37. 제 36 항에 있어서,
    상기 방법은 또한, 상기 배선부의 각 접속 랜드에 포스트 범프를 형성하는 포스트 범프 형성 공정과, 열가소성 수지재로 이루어지는 접착제층이 형성된 상기 베이스 기판에 대하여 포개진 상태에서 열 압착 처리함으로써 접합되는 접합 공정을 갖고,
    상기 접속 랜드에 대하여, 상기 각 포스트 범프가 상기 접착제층을 통과하여 각각 접합함으로써 상기 베이스 기판에 형성된 접속 랜드와의 접속이 행해지는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  38. 제 36 항에 있어서,
    상기 방법은 또한,
    상기 절연층 상에 제 1 절연층을 패터닝하여 형성하는 제 1 절연층 형성 공정과,
    상기 제 1 절연층의 개구 패턴에 도금 처리에 의해서 제 1 배선부를 형성하는 제 1 배선부 형성 공정과,
    상기 제 1 절연층과 제 1 배선부 상에, 복수의 비아를 패터닝하면서 제 2 절연층을 형성하는 제 2 절연층 형성 공정과,
    상기 제 2 절연층 상에, 외부 접속 랜드 및 박막 기술 혹은 후막 기술에 의해서 성막 형성되는 성막 소자를 포함하는 제 2 배선부를 형성하는 제 2 배선부 형성 공정을 갖고,
    상기 각 절연층 형성 공정과 배선부 형성 공정이, 각각 교대로 행해지는 것에 의해서 다층 적층체로 이루어지는 상기 회로 블록체를 형성하는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  39. 제 36 항에 있어서,
    상기 모기판에, 실리콘 기판 혹은 유리 기판을 사용하는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  40. 제 36 항에 있어서,
    상기 박리층 형성 공정이, 상기 모기판의 주면 상에 금속막층으로 이루어지는 박리층을 형성하는 공정인 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  41. 제 36 항에 있어서,
    상기 박리 공정이, 산 용액 혹은 알칼리 용액에 침지함으로써, 금속층으로 이루어지는 박리층으로부터 상기 회로 블록체를 박리하는 공정인 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  42. 제 36 항에 있어서,
    상기 모기판에 대하여, 그 주면 상에 상기 회로 블록체가 복수개 연속하여 형성되고,
    상기 모기판 상에 있어서 각각 분할되는 절단 공정이 실시된 후에, 상기 박리 공정이 실시되고 상기 회로 블록체가 1개씩으로 분리되어 형성되는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  43. 제 42 항에 있어서.
    상기 방법은 또한, 상기 박리층 형성 공정의 전 공정으로서, 상기 모기판의 주면 상에 더미층을 형성하는 더미층 형성 공정을 갖고,
    상기 절단 공정에서, 상기 회로 블록체를 각각 분리하는 커터가 상기 더미층으로 정지되어 상기 모기판의 주면에 도달하지 않도록 제어되는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  44. 제 36 항에 있어서,
    상기 배선부 형성 공정이, 상기 절연층 상에, 박막 기술이나 후막 기술에 의해서 성막 형성되는 성막 소자를 내장한 적어도 1층 이상의 성막 소자 내장 배선부를 형성하는 공정인 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  45. 제 44 항에 있어서,
    상기 성막 소자의 형성 공정이, 박막 기술에 의해서 저항체 및 캐패시터를 성막 형성하는 공정과, 후막 기술에 의해서 인덕터를 성막 형성하는 공정으로 이루어지고,
    상기 성막 소자에 의해서 상기 배선부를 고주파 회로부로서 구성하는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  46. 제 36 항에 있어서,
    상기 베이스 기판에, 알루미나, 유리 세라믹 알루미나이트라이드 혹은 뮬라이트(mullite)로부터 선택된 재료를 기자재로 하는 세라믹 다층 기판이 사용되는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  47. 제 36 항에 있어서,
    상기 베이스 기판에, 유리 에폭시, 폴리이미드, 비스말레이트트리아진 수지, 폴리페닐에틸렌 수지, 페놀 수지, 폴리올레핀 수지 혹은 폴리테트라플루오르에틸렌으로부터 선택된 재료를 기자재로 하는 유기 다층 기판이 사용되는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  48. 제 46 항 또는 제 47 항에 있어서,
    상기 베이스 기판에, 적어도 한쪽의 주면에 감광성 혹은 비감광성의 에폭시 수지, 폴리이미드 혹은 벤조사이클로부텐의 유전 수지재층과 금속도금층에 의해서 고밀도 배선층이 형성된 빌드업 기판이 사용되는 것을 특징으로 하는, 배선 회로 장치의 제조 방법.
  49. 반도체 장치에 있어서,
    절연층과, 패터닝된 상기 절연층에 형성된 배선부와, 이 배선부에 형성된 다수개의 외부 접속 랜드로 이루어지는 시트 상에 형성되어 이루어지고, 모기판의 평탄화된 주면에 형성된 박리층 상에 형성됨과 동시에, 이 박리층을 개재하여 상기 모기판으로부터 박리되어 형성된 회로 블록체와,
    상기 배선부 상에 실장된 반도체 칩 및 이 반도체 칩을 밀봉하는 밀봉 수지층과,
    주면 상에, 상기 회로 블록체의 각 외부 접속 랜드에 대응하여 다수개의 접속 랜드가 형성된 베이스 기판을 구비하고,
    상기 회로 블록체가, 상기 각 접속 랜드를 상대하는 상기 외부 접속 랜드와 각각 접속되고, 상기 베이스 기판의 주면 상에 접합되어 실장되는 것을 특징으로 하는, 반도체 장치.
  50. 제 49 항에 있어서,
    상기 각 접속 랜드에 각각 포스트 범프가 형성됨과 동시에, 상기 베이스 기판의 주면에 상기 포스트 범프를 덮어 열가소성 수지재로 이루어지는 접착제층이 형성되어 이루어지고,
    상기 회로 블록체가, 상기 베이스 기판의 주면 상에 포개진 상태로 열압착됨으로써 상기 각 포스트 범프가 접착제층을 통과하여 상기 접속 랜드와 접속되는 것을 특징으로 하는, 반도체 장치.
  51. 제 49 항에 있어서,
    적어도 1층 이상의 배선부가 소정 개소를 서로 층간 접속되어 형성됨과 동시에, 상기 반도체 칩이 실장된 최상층의 배선부 혹은 최하층의 배선부에 상기 외부 접속 랜드가 형성되어 이루어지는 것을 특징으로 하는, 반도체 장치.
  52. 제 49 항에 있어서,
    상기 베이스 기판에, 알루미나, 유리세라믹알루미나이트라이드 혹은 뮬라이 트로부터 선택된 재료를 기자재로 하는 세라믹 다층 기판이 사용되는 것을 특징으로 하는, 반도체 장치.
  53. 제 49 항에 있어서,
    상기 베이스 기판에, 유리 에폭시, 폴리이미드, 비스말레이트트리아진 수지, 폴리페닐에틸렌 수지, 페놀 수지, 폴리올레핀 수지 혹은 폴리테트라플루오르에틸렌으로부터 선택된 재료를 기자재로 하는 유기 다층 기판이 사용되는 것을 특징으로 하는, 반도체 장치.
  54. 제 52항 또는 제 53 항에 있어서,
    상기 베이스 기판이, 적어도 한쪽의 주면에, 감광성 혹은 비감광성의 에폭시수지, 폴리이미드 혹은 벤조사이클로부텐의 유전 수지재층과 금속 도금층에 의해서 고밀도 배선층이 형성된 빌드업 기판이 사용되는 것을 특징으로 하는, 반도체 장치.
  55. 제 49 항에 있어서,
    상기 반도체 칩 및 밀봉 수지층의 표면이 연마되어 박형화되어 있는 것을 특징으로 하는, 반도체 장치.
  56. 제 49 항에 있어서,
    상기 배선부에, 전극 패턴과, 금속막으로 이루어지는 다수개의 돌기 전극이 형성되고,
    상기 밀봉 수지층의 표면이 연마되어 상기 각 돌기 전극과 반도체 칩이 노출되어 있는 것을 특징으로 하는, 반도체 장치.
  57. 제 56 항에 있어서,
    노출된 상기 각 돌기 전극에, 각각 금속 볼 단자가 설치되어 있는 것을 특징으로 하는, 반도체 장치.
  58. 제 49 항에 있어서,
    상기 배선부의 저면에 표면 실장형 부품 또는 반도체 칩이 실장됨과 동시에, 이들을 밀봉하는 밀봉 수지층이 형성된 상기 회로 블록체를 구비하는 것을 특징으로 하는, 반도체 장치.
  59. 제 50 항에 있어서,
    상기 반도체 칩과 밀봉 수지층의 표면이 연마되어 박형화되어 있는 것을 특징으로 하는, 반도체 장치.
  60. 반도체 장치의 제조 방법에 있어서,
    평탄화된 주면을 갖는 모기판의 상기 주면 상에 박리층을 형성하는 박리층 형성 공정과, 상기 박리층 상에 절연층을 형성하는 절연층 형성 공정과, 상기 절연층에 다수개의 외부 접속 랜드를 갖는 배선부를 패터닝하여 형성하는 배선부 형성 공정을 거쳐서 회로 블록체를 형성하는 회로 블록체 형성 공정과,
    상기 회로 블록체의 배선부 상에 반도체 칩을 실장하는 반도체 칩 실장 공정과,
    상기 반도체 칩을 밀봉하는 밀봉 수지층을 상기 회로 블록체의 배선부 상에 형성하는 밀봉 수지 형성 공정과,
    상기 박리층을 개재하여 상기 모기판으로부터 상기 반도체 칩을 실장한 회로 블록체를 박리하는 박리 공정과,
    상기 회로 블록체를 베이스 기판의 주면 상에 접합하여 실장하는 회로 블록체 접합 공정을 갖는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  61. 제 60 항에 있어서,
    상기 방법은, 더욱이, 상기 배선부의 각 외부 접속 랜드에 포스트 범프를 형성하는 포스트 범프 형성 공정과, 열가소성 수지재로 이루어지는 접착제층이 형성된 상기 베이스 기판에 대하여 겹쳐진 상태로 열 압착 처리함으로써 접합되는 접합 공정을 갖고,
    상기 외부 접속 랜드에 대하여, 상기 각 포스트 범프가 상기 접착제층을 통과하여 각각 접합함으로써 상기 베이스 기판에 형성된 접속 랜드와의 접속이 행해지는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  62. 제 60 항에 있어서,
    상기 반도체 칩 실장 공정이, 적어도 1층 이상의 배선부가 소정 개소를 서로 층간 접속되어 형성되어 이루어지는 상기 회로 블록체의 최상층의 배선부에 상기 반도체 칩을 실장하는 공정인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  63. 제 60 항에 있어서,
    상기 모기판에, 실리콘 기판 혹은 유리 기판을 사용하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  64. 제 60 항에 있어서,
    상기 박리층 형성 공정이, 상기 모기판의 주면 상에 금속막층으로 이루어지는 박리층을 형성하는 공정인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  65. 제 60 항에 있어서,
    상기 박리 공정이, 산 용액 혹은 알칼리 용액에 침지함으로써, 금속층으로 이루어지는 박리층으로부터 상기 회로 블록체를 박리하는 공정인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  66. 제 60 항에 있어서,
    상기 모기판에 대하여, 그 주면 상에 상기 회로 블록체가 복수개 연속하여 형성되고,
    상기 모기판 상에서 각각 분할되는 절단 공정이 실시된 후에, 상기 박리 공정이 실시되고 상기 회로 블록체가 1개씩으로 분리되어 형성되는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  67. 제 66 항에 있어서,
    상기 박리층 형성 공정의 전 공정으로서, 상기 모기판의 주면 상에 더미층을 형성하는 더미층 형성 공정을 갖고,
    상기 절단 공정에서, 상기 회로 블록체를 각각 분리하는 커터가 상기 더미층으로 정지되어 상기 모기판의 주면에 도달하지 않도록 제어되는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  68. 제 60 항에 있어서,
    상기 베이스 기판에, 알루미나, 유리세라믹알루미나이트라이드 혹은 뮬라이트로부터 선택되는 재료를 기자재로 하는 세라믹 다층 기판이 사용되는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  69. 제 60 항에 있어서,
    상기 베이스 기판에, 유리에폭시, 폴리이미드, 비스말레이트트리아진 수지, 폴리페닐에틸렌 수지, 페놀 수지, 폴리올레핀 수지 혹은 폴리테트라플루오르에틸렌 으로부터 선택되는 재료를 기자재로 하는 유기 다층 기판이 사용되는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  70. 제 68 항 또는 제 69 항에 있어서,
    상기 베이스 기판에, 적어도 한쪽의 주면에 감광성 혹은 비감광성의 에폭시수지, 폴리이미드 혹은 벤조사이클로부텐의 유전 수지재층과 금속 도금층에 의해서 고밀도 배선층이 형성된 빌드업 기판이 사용되는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  71. 제 60 항에 있어서,
    상기 밀봉 수지 형성 공정과 상기 박리 공정의 사이에 있어서, 상기 반도체 칩 및 밀봉 수지층의 표면을 연마하여 박형화하는 연마 공정을 실시하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  72. 제 60 항에 있어서,
    상기 배선부에, 전극 패턴과, 금속막으로 이루어지는 다수개의 돌기 전극을 형성하는 전극 형성 공정과, 상기 밀봉 수지층의 표면을 연마하여 상기 각 돌기 전극과 반도체 칩을 노출시키는 연마 공정을 실시하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  73. 제 72 항에 있어서,
    노출된 상기 각 돌기 전극에 각각 금속 볼 단자를 설치하는 금속 볼 단자 형성 공정을 실시하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
KR1020027013037A 2001-01-31 2002-01-31 반도체 장치 및 그 제조 방법 KR100891269B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00024688 2001-01-31
JP2001024688A JP4701506B2 (ja) 2000-09-14 2001-01-31 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020086741A KR20020086741A (ko) 2002-11-18
KR100891269B1 true KR100891269B1 (ko) 2009-04-06

Family

ID=18889789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013037A KR100891269B1 (ko) 2001-01-31 2002-01-31 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6803324B2 (ko)
KR (1) KR100891269B1 (ko)
DE (1) DE10295940B4 (ko)
WO (1) WO2002061827A1 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
JP3925378B2 (ja) 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
CA2455024A1 (en) 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
US20050227417A1 (en) * 2004-04-06 2005-10-13 Honeywell International Inc. Packaging assembly utilizing flip chip and conductive plastic traces
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
US7250348B1 (en) * 2004-11-12 2007-07-31 National Semiconductor Corporation Apparatus and method for packaging semiconductor devices using a patterned photo sensitive film to reduce stress buffering
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
EP1703781B1 (de) * 2005-03-16 2008-09-24 Dyconex AG Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
JP4784606B2 (ja) 2005-09-30 2011-10-05 パナソニック株式会社 シート状複合電子部品とその製造方法
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8791006B2 (en) 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US7332374B2 (en) * 2005-11-09 2008-02-19 Northrop Grumman Corporation Prealignment and gapping for RF substrates
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US7510928B2 (en) * 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
KR100878414B1 (ko) * 2006-10-27 2009-01-13 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 제조방법
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
JP4337950B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板の製造方法
FR2925888A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique Dispositif a structure pre-liberee
JP2010010644A (ja) * 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法
US20090321119A1 (en) * 2008-06-30 2009-12-31 Yasuhiro Kohara Device mounting board, semiconductor module, mobile device, and manufacturing method of device mounting board
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
JP2011054852A (ja) * 2009-09-03 2011-03-17 Toshiba Corp 半導体装置の製造方法
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
TWI473551B (zh) 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
US8946884B2 (en) * 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
KR101497229B1 (ko) * 2013-08-14 2015-02-27 삼성전기주식회사 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법
US20150071470A1 (en) * 2013-09-12 2015-03-12 Starkey Laboratories, Inc. Integrated circuit die inside a flexible circuit substrate for a hearing assistance device
US9521752B2 (en) 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
JP6524003B2 (ja) 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
CN110024115B (zh) * 2016-10-04 2024-02-02 天工方案公司 具有包覆模制结构的双侧射频封装
US9953917B1 (en) 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
US9953913B1 (en) 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof
US10410885B2 (en) * 2017-01-31 2019-09-10 Skyworks Solutions, Inc. Control of under-fill using under-fill deflash for a dual-sided ball grid array package
KR20200038279A (ko) * 2017-09-11 2020-04-10 라이징 테크놀로지즈 가부시키가이샤 전자회로장치 및 전자회로장치의 제조방법
JP7371882B2 (ja) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
WO2020230442A1 (ja) 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US20220223457A1 (en) * 2019-05-29 2022-07-14 Purdue Research Foundation Delamination processes and fabrication of thin film devices thereby
US11264358B2 (en) 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
CN114512589B (zh) * 2022-04-21 2022-06-17 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JPH06164150A (ja) * 1992-11-18 1994-06-10 Murata Mfg Co Ltd セラミック多層基板
JPH06318783A (ja) * 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JPH07202427A (ja) * 1993-12-29 1995-08-04 Nec Corp 有機樹脂多層配線層の製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
JP3414388B2 (ja) * 2000-06-12 2003-06-09 株式会社日立製作所 電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures

Also Published As

Publication number Publication date
WO2002061827A1 (fr) 2002-08-08
US6803324B2 (en) 2004-10-12
KR20020086741A (ko) 2002-11-18
DE10295940T5 (de) 2004-04-29
DE10295940B4 (de) 2013-04-04
US20030162386A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
JP4701506B2 (ja) 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
KR100909155B1 (ko) 멀티칩 회로 모듈 및 그 제조 방법
EP1636842B1 (en) Stackable semiconductor device and method of manufacturing the same
JP3670917B2 (ja) 半導体装置及びその製造方法
JP3709882B2 (ja) 回路モジュールとその製造方法
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
JP2003163323A (ja) 回路モジュール及びその製造方法
KR20070105283A (ko) 배선기판의 제조방법
JP2010171413A (ja) 部品内蔵配線基板の製造方法
US9935053B2 (en) Electronic component integrated substrate
TW201620074A (zh) 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法
JP4157829B2 (ja) 半導体装置およびその製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
US20080029872A1 (en) Plate structure having chip embedded therein and the manufacturing method of the same
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
KR100658022B1 (ko) 회로 장치의 제조 방법
JP4438389B2 (ja) 半導体装置の製造方法
US20200279804A1 (en) Wiring structure and method for manufacturing the same
JP4324732B2 (ja) 半導体装置の製造方法
US10818518B2 (en) Method for manufacturing module component
JP4285140B2 (ja) 半導体装置の製造方法
JP2006019425A (ja) 回路モジュール体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 10