JP3711343B2 - 印刷配線板及びその製造方法並びに半導体装置 - Google Patents

印刷配線板及びその製造方法並びに半導体装置 Download PDF

Info

Publication number
JP3711343B2
JP3711343B2 JP2002185819A JP2002185819A JP3711343B2 JP 3711343 B2 JP3711343 B2 JP 3711343B2 JP 2002185819 A JP2002185819 A JP 2002185819A JP 2002185819 A JP2002185819 A JP 2002185819A JP 3711343 B2 JP3711343 B2 JP 3711343B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
metal plate
conductive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002185819A
Other languages
English (en)
Other versions
JP2004031641A (ja
Inventor
博文 中村
智次 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2002185819A priority Critical patent/JP3711343B2/ja
Priority to CNB031477771A priority patent/CN1258308C/zh
Priority to KR10-2003-0041036A priority patent/KR100534966B1/ko
Priority to CA002433462A priority patent/CA2433462C/en
Priority to US10/602,828 priority patent/US6882544B2/en
Priority to EP03014334A priority patent/EP1377141B1/en
Priority to TW092117421A priority patent/TWI224490B/zh
Publication of JP2004031641A publication Critical patent/JP2004031641A/ja
Application granted granted Critical
Publication of JP3711343B2 publication Critical patent/JP3711343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

【０００１】
【発明の属する技術分野】
本発明は、印刷配線板に関し、特に、コンデンサ構造を有する印刷配線板及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
コンデンサを基板中に内蔵する従来の印刷配線板として、例えば以下の刊行物が参照される。
【０００３】
（１）特許第２７３８５９０号公報
（２）特開２００１−３２０１７１号公報
【０００４】
このうち上記刊行物１（特許第２７３８５９０号公報）には、コンデンサ積層体と、コンデンサ積層体の互いに異なる部分にそれぞれ接続される複数のデバイスを備えた容量性印刷配線基板として、コンデンサ積層体が、誘電体シート、及び積層された誘電体シートに対する付着性を促進させるのに十分な表面粗さを有するように表面処理された第１の面が形成された、誘電体シートを挟む２つの導電性フォイルからなり、導電性フォイルの両面のうち第１の面とは反対の第２の面が容量性印刷配線基板内で付着性を促進させるのに十分な表面粗さを有するように表面処理された面であり、コンデンサ積層体が導電性フォイルの第１の面を誘電体シートに緊密に接触させた状態で１つ誘電体シートと２つの導電性フォイルで形成されており、誘電体シートは導電性フォイルに対向する全ての部分で最小厚さとなっている構成が開示されている。このように、上記刊行物１には、有機誘電体層の上下を導体層で挟みこみ、コンデンサとして作用させるコンデンサ積層体の構成が開示されているが、かかる構成では、静電容量は、たかだか数ｎＦ程度までが限界とされている。
【０００５】
良く知られているように、コンデンサの静電容量Ｃを増大させるための手法として、
・電極の表面積を大きくする、
・電極間の距離を小さくする（電極間の誘電体層の厚さを薄くする）、
・誘電体層の比誘電率を大きくする、
という３つの手法がある。
【０００６】
しかしながら、誘電体層の膜厚を１μｍ以下で形成することは、電気的絶縁性等、製品の信頼性及び製造プロセスの点から、実際上、困難である。また、誘電体層の比誘電率を、飛躍的に増大させることも難かしい。
【０００７】
対向する容量電極の導電層の面積を大きくすることは、上記刊行物１にも記載されているように、金属表面を粗化することで、見かけ上、表面積を大きくしている。しかしながら、上記刊行物１に記載の手法では、対向した形での電極表面の、実際上の面積の増大とはならず、結果として、十分な性能は得られていない。
【０００８】
また別の方法として、印刷配線基板内にコンデンサとして機能する部品を埋め込む方法もあるが、埋め込み型のコンデンサ部品は、基板の厚みを制限し、また電極の引き出し場所の制約等により、基板設計上の自由度に制約を課している。
【０００９】
一方、刊行物２（特開２００１−３２０１７１号公報）には、アルミニウム基材の表面を覆って形成された酸化アルミニウムよるなるコンデンサ用誘電体層と、このコンデンサ用誘電体層の表面を覆って形成されたコンデンサ電極用めっき層とを備え、アルミニウム基材、コンデンサ用誘電体層、コンデンサ電極用めっき層により、多層配線基板内に、コンデンサを形成し、これにより、チップコンデンサを層間絶縁膜内に埋め込む必要をなくし、層間絶縁膜の膜厚を薄くし、多層配線基板全体の厚みも薄くすることを可能とした構成が開示されている。この刊行物２には、アルミニウム基材の表面を酸素プラズマ処理してその表層部を酸化し、表層部をＡｌ２Ｏ３からなるコンデンサ用誘電体膜、あるいは、Ａｌ２Ｏ３よりなる粉体をアルミニウム基材の表面に堆積させ、それを焼成することで、Ａｌ２Ｏ３からなるコンデンサ用誘電体膜を形成することができる旨が記載されている。しかしながら、粉体の焼成等によって形成される酸化アルミニウム膜では、要求される薄膜化に対応できるものでない。
【００１０】
【発明が解決しようとする課題】
上記刊行物１等に記載されている誘電体シートを積層する構成では、誘電体シートの厚さが物理的に数μｍが限界である。このため、数十μＦという大静電容量を確保することは困難である。また、上記刊行物１に記載されている構成では、導電性フォイルを粗化し、誘電体シートを挟み込む構成とされており、対向する導電性フォイルの表面を粗化するだけの構成とされ、実質上の電極の表面積の増大とはなっていない。すなわち、対向する電極の面積を増大させるという効果が得られていない。
【００１１】
また上記刊行物２に記載された構成も薄膜化に対応したものではない。
【００１２】
したがって、本発明の主たる目的は、大容量の電荷を蓄電可能とした印刷配線板、及びその製造方法並びに印刷配線板を具備した半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
前記目的を達成する本発明に係る印刷配線板は、表面の１部又は全部が粗化されてなる金属板と、少なくとも前記金属板の粗化された表面を覆って形成されたコンデンサ用誘電体膜と、前記コンデンサ用誘電体膜の表面を覆って形成された第１の導電層と、前記第１の導電層の表面上に形成され、前記第１の導電層との電気的な接続をとるための第１の接続用ビアの電極と電気的に接続される第２の導電層と、前記金属板乃至第２の導電層よりなる組立体を覆って形成されている樹脂と、を備え、前記第１の接続用ビアにおいて、前記樹脂を前記第２の導電層に達するまで穴明けしてなるビアに導電部材が被着されてなる第１の電極を有し、前記金属板との電気的な接続をとるための第２の接続用ビアにおいて、前記金属板上には前記コンデンサ用誘電体膜と前記第１及び第２の導電層は設けられていず、前記樹脂を前記金属板に達するまで穴明けしてなるビアに導電部材が被着されてなる第２の電極を有し、前記第２の電極と前記第１の導電層との間に設けられている絶縁部材により、前記第２の電極と前記第１の導電層と間の電気的な絶縁が確保されている。
【００１４】
本発明に係る印刷配線板において、前記コンデンサ用誘電体膜は、金属の酸化皮膜よりなる。
【００１５】
本発明に係る印刷配線板において、前記第１の導電層が、陰極の固体電解質をなす導電性樹脂よりなる。本発明に係る印刷配線板において、この導電性樹脂は、好ましくは、ポリピロール、ポリチオフェン、及び、ポリアニリンのうちの少なくとも１つの導電性高分子化合物よりなる。
【００１６】
本発明に係る印刷配線板において、前記第２の導電層が、カーボンペーストと銀ペーストの２層よりなる。あるいは、本発明に係る印刷配線板において、前記第２の導電層を、金属めっき層で構成してもよい。
【００１７】
本発明に係る印刷配線板において、前記絶縁部材は、前記金属板乃至第２の導電層よりなる組立体を覆って形成されている樹脂よりなるか、あるいは、前記封止用の樹脂とは別に用意してもよい。
【００１８】
本発明の他のアスペクトに係る半導体装置は、半導体チップと、本発明の１つのアスペクトに係る前記印刷配線板とを有し、前記印刷配線板は、前記印刷配線板の一の面から前記一の面と反対側の他の面に貫通して設けられ内壁へ導体が形成されているスルーホールを有し、前記印刷配線板の一の面の前記第１及び前記第２の電極は、半導体チップの第１、第２の電源端子とそれぞれ接続され、前記印刷配線板の前記一の面の信号電極は、前記半導体チップの対応する電極と接続され、前記印刷配線板の他の面には、前記スルーホールで前記一の面の電極に接続された電極と、前記第１の電極と前記第２の電極を有し、前記印刷配線板の他の面側で、実装回路基板に接続される。
【００１９】
本発明に係る製造方法は、以下の工程を有する。
（ａ）コア基板となる金属板の表面を粗化処理する。
（ｂ）少なくとも前記金属板の粗化された表面上にコンデンサ用誘電体膜を形成する。
（ｃ）前記コンデンサ用誘電体膜の上に第１の導電層を形成する。
（ｄ）前記第１の導電層の表面上の、前記第１導線層への電気的な接続をとるための第１の接続用ビアの形成予定領域に対応する位置を含む範囲に、第２の導電層を形成する。
（ｅ）前記金属板への電気的な接続をとるための第２の接続用ビアの形成予定領域に、前記第１の導電層及び前記コンデンサ用誘電体膜の穴明け加工を行って前記第１の導電層、前記コンデンサ用誘電体膜を除去、前記金属板を露出させる。
（ｆ）前記各工程で形成された前記金属板乃至前記第２の導電層よりなる組立体を電気的に絶縁性の樹脂で封止する。
（ｇ）前記第１の接続用のビア部では、前記樹脂を穴明け加工して前記第２の導電層を露出させる。また、前記第２の接続用のビア部では、前記樹脂を穴明け加工して前記金属板を露出させる。
（ｈ）前記各ビアを含む導体パタン、及びスルーホールに導電材料を被着させる。
【００２０】
本発明の他のアスペクトに係る製造方法は、以下の工程を有する。
（ａ）コア基板となる金属板の表面上の一部の領域であって、前記金属板への電気的な接続をとる領域に、絶縁部材を形成する。
（ｂ）前記金属板の表面の一部を前記絶縁部材で覆った状態で、前記金属板の表面を粗化処理する。
（ｃ）前記金属板上に前記絶縁部材を残したまま、前記絶縁部材で覆われた領域以外の、前記金属板の粗化された表面上にコンデンサ用誘電体膜を形成する。
（ｄ）前記金属板上に前記絶縁部材を残したまま、前記コンデンサ用誘電体膜の上に第１の導電層を形成する。
（ｅ）前記金属板の上に前記絶縁部材を残したまま、前記第１の導電層の表面上の、前記第１導線層への電気的な接続をとるための第１の接続用ビアの形成予定領域に対応する位置を含む範囲に、第２の導電層を形成する。
（ｆ）前記各工程によって形成された前記金属板乃至前記第２の導電層及び前記絶縁部材よりなる組立体を電気的に絶縁性の樹脂で封止する。
（ｇ）前記第１の接続用のビア部では、前記樹脂を穴明け加工して、前記第２の導電層を露出させる。また、前記金属板への電気的な接続をとるための第２の接続用のビア部では、前記樹脂、及び前記絶縁部材を貫通する穴明け加工を行い、前記金属板の表面の一部を露出させる。
（ｈ）前記各ビアを含む導体パタンに導電材料を被着させる。
【００２１】
以下の説明からも明らかとされるように、上記目的は特許請求の範囲の各請求項の本発明によっても同様にして達成される。
【００２２】
【発明の実施の形態】
本発明の実施の形態について説明する。本発明の一実施の形態においては、表面の１部又は全部が粗化処理されて凹凸面を有する金属板（１１）と、少なくとも金属板（１１）の粗化処理された凹凸面を覆って形成されたコンデンサ用誘電体膜（１２）と、コンデンサ用誘電体膜（１２）の表面を覆って形成された第１の導電層（１３）と、を備えている。第１の導電層（１３）は、陰極の固体電解質材料をなす導電性高分子層よりなる。
【００２３】
この実施の形態においては、金属板（１１）上において、第１の導電層（１３）に電気的な接続をとるための陰極接続用ビア（１８）の領域には、第１の導電層（１３）の表面上に、第２の導電層（１４）が配設されている。
【００２４】
この実施の形態においては、金属板（１１）への電気的な接続をとるための陽極接続用ビア（１９）の領域には、金属板（１１）上にコンデンサ用誘電体膜（１２）、第１の導電層（１３）を有さず、第２の導電層（１４）も設けられていない。
【００２５】
この実施の形態においては、金属板（１１）、コンデンサ用誘電体膜（１２）、第１及び第２の導電層（１３、１４）からなる組立体を覆う、エポキシ樹脂等の電気的に絶縁性の樹脂（「層間樹脂」ともいう）（１５）を備えている。
【００２６】
この実施の形態においては、陰極側接続用ビア（１８）において、樹脂（１５）を、第２の導電層（１４）に達するまで穴明けしてなるビアに、銅等の導電部材がめっき等により被着されてなる電極（２０）を有する。樹脂（１５）は、陰極側の電極（２０）を囲繞する領域では、その底部が、第２の導電層（１４）と当接している。また陽極側の接続用ビア（１９）において、樹脂（１５）を金属板（１１）の表面に達するまで穴明けしてなるビアに、導電部材が被着されてなる電極（２１）を有する。
【００２７】
この実施の形態において、陽極接続用ビア（１９）において、底部が金属板（１１）と当接しており、陽極側の電極（２１）の側面の一部を囲繞する樹脂（１５）であって、陽極側の電極（２１）と陽極接続用ビア（１９）周辺部の第１の導電層（１３）との間に充填されている樹脂（１５）が、陽極側の電極（２１）と陽極接続用ビア（１９）周辺部の第１の導電層（１３）との間の電気的な絶縁を確保している。
【００２８】
この実施の形態において、金属板（１１）とコンデンサ用誘電体（１２）と、第１の導電層（１３）とでコンデンサ素子を構成しており、第１の導電層（１３）と電極取り出し用の第２の導電層（１４）と電極（２０）とが陰極側の電極を構成している。金属板（１１）は陽極となり、電極（２１）が陽極側の電極を構成している。
【００２９】
この実施の形態において、コンデンサ用誘電体膜（１２）は、金属の酸化皮膜よりなる。第１の導電層（１３）を構成する導電性高分子層としては、例えば、ポリピロール、ポリチオフェン、ポリアニリンのうちの少なくとも１つよりなる。
【００３０】
この実施の形態において、第２の導電層（１４）は、好ましくは、カーボンペーストと銀ペーストの２層よりなる。
【００３１】
本発明の別の実施の形態においては、陽極側の接続用ビア（１９）側で、金属板（１１）の表面の電極（２１）を囲繞する領域において、金属板（１１）と一の面が当接してなる絶縁部材（２２）が配設されている。絶縁部材（２２）の前記一の面と反対側の面は、金属板（１１）の表面に垂直方向の位置が、第１の導電層（１３）の表面と同一の高さであるか、より高い位置にあり、樹脂（１５）と当接している。陽極側の電極（２１）の側面の一部を囲繞する、絶縁部材（２２）は、陽極側電極（２１）と、陽極側の接続用ビア（１９）周辺の第１の導電層（１３）との電気的な絶縁を確保している。絶縁部材（２２）は、好ましくは、金属板（１１）の表面の粗化処理のマスクとなるレジストが、そのまま金属板（１１）上に残されて構成されている。
【００３２】
本発明のさらに別の実施の形態においては、第１の導電層（１３）と、陰極側の電極（２０）との間の介挿される第２の導電層は、第１の導電層（１３）を覆って形成された金属めっき層で構成してもよい。金属めっき層が、ニッケル、銅、インジウムのいずれか１つよりなる。
【００３３】
本発明に係る印刷配線板の製造方法は、例えば以下の工程よりなる。
【００３４】
工程１：コア基板となる金属板（１１）の表面を粗化処理し、また金属板（１１）の必要な箇所に穴明けを行う。
【００３５】
工程２：金属板（１１）の粗化処理された表面上に、コンデンサ用の誘電体膜（１２）を形成する。
【００３６】
工程３：コンデンサ用誘電体膜（１２）の上に、第１の導電層（１３）を形成する。第１の導電層（１３）は陰極の固体電解質材料をなす導電性高分子層よりなる。
【００３７】
工程４：第１の導電層（１３）の表面上の、第１の導電層（１３）への電気的な接続をとるための陰極接続用ビアの形成予定領域に、対応する位置に第２の導電層（１４）を形成する。
【００３８】
工程５：金属板（１１）への接続（コンタクト）をとるための陽極接続用ビア（１９）の形成予定領域に、第１の導電層（１３）及び前記コンデンサ用誘電体膜（１２）の穴明け加工を行い、金属板（１１）を露出させる。
【００３９】
工程６：金属板（１１）乃至前記第２の導電層（１４）よりなる組立体を電気的に絶縁性の樹脂（１５）で封止する。
【００４０】
工程７：樹脂（１５）を穴明け加工して、前記第１、第２の接続用のビア（１８、１９）を形成し、その際、第１の接続用のビア部では、第２の導電層（１４）の上面まで樹脂（１５）を除去し第２の導電層（１４）を露出させる。また、第２の接続用のビア（１９）では、金属板（１１）が露出するまで、樹脂（１５）を穴明け加工する。
【００４１】
工程８：各ビアを含む導体パタンと、スルーホールに導電材料（１６）を被着させる。
【００４２】
本発明の別の実施の形態に係る印刷配線板の製造方法は、例えば以下の工程よりなる。
【００４３】
工程１：コア基板となる金属板（１１）の表面の一部の、金属板への電気的な接続をとる領域に、絶縁部材（２２）を形成する。
【００４４】
工程２：金属板（１１）表面の一部を絶縁部材（２２）で覆った状態で、金属板（１１）の表面を粗化処理する。絶縁部材（２２）は粗化処理のマスクとなり、絶縁部材（２２）で覆われていない金属板（１１）の表面が粗化処理され、絶縁部材（２２）で覆われている金属板（１１）の表面は粗化処理されない。
【００４５】
工程３：金属板（１１）上に絶縁部材（２２）を残したまま、粗化処理された金属板（１１）の表面上に、コンデンサ用誘電体膜（１２）を形成する。
【００４６】
工程４：金属板（１１）上に絶縁部材（２２）を残したまま、コンデンサ用誘電体膜（１２）の上に、第１の導電層（１３）を形成する。絶縁部材（２２）の上には、第１の導電層（１３）は形成されない。
【００４７】
工程５：金属板（１１）上に絶縁部材（２２）を残したまま、第１の導電層（１３）の表面上の、第１導線層への電気的な接続をとるための第１の接続用ビア（１８）の形成予定領域に対応する位置を含む範囲に、第２の導電層（１４）を形成する。絶縁部材（２２）の上には、第２の導電層（１４）は形成されない。
【００４８】
工程６：前記各工程によって形成された前記金属板乃至前記第２の導電層及び前記絶縁部材（２２）よりなる組立体を電気的に絶縁性の樹脂（１５）で封止する。
【００４９】
工程７：第１の接続用のビア部（１８）では、樹脂（１５）を穴明け加工して、前記第２の導電層（１４）を露出させる。金属板（１１）への電気的な接続をとるための第２の接続用のビア部（１９）では、樹脂（１５）及び絶縁部材（２２）を貫通する穴明け加工を行い、金属板（１１）の表面の一部を露出させる。
【００５０】
工程８：各ビアを含む導体パタンに導電材料を被着させる。
【００５１】
上記した本発明の別の実施の形態の製造方法によれば、金属板（１１）の表面の陽極接続用ビアの形成領域に粗化処理のマスクとなる絶縁部材（２２）を予め形成しておき、粗化処理工程において、絶縁部材（２２）で覆われた当該領域の粗化処理は行わず、当該領域に、コンデンサ用誘電体膜（１２）は形成されず、また第１の導電層（１３）も形成されない。このため、陽極接続用ビアの形成にあたり、レーザ加工等による穴明け工程を、前記工程７の１回でだけとすることができ、前記した実施の形態の製造方法と比べて、穴明け工程に関して、キャパシタ内蔵型の印刷配線板の製造の工程を簡易化することができる。
【００５２】
本発明のさらに別の実施の形態に係る印刷配線板の製造方法では、前記工程５において、絶縁部材（２２）以外の領域において、第１の導電層（１３）を覆って、金属めっきよりなる第２の導電層（２３）を形成する。そして、前記工程７では、樹脂（１５）を穴明け加工して、陰極接続用のビアと、陽極接続用のビアを形成する。その際、陰極接続用のビア部では、第２の導電層（２３）の上面まで樹脂（１５）を除去し、陽極接続用のビア部では、樹脂（１５）及び絶縁部材（２２）を貫通して金属板（１１）が露出するまで、穴明け加工する。
【００５３】
【実施例】
上記した発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。図１乃至図２は、本発明の第１の実施例の構成を示す図である。
【００５４】
印刷配線板の金属コア基板（metal-core substrate）をなすアルミニウム板（「アルミ板」ともいう）１１は、その表面が粗化処理されている。すなわち、箔状のアルミニウム板１１の表面に、例えばエッチング処理により、細かい凹凸がつけられている。アルミニウム板１１をコア基板としたことで、基板の厚みを薄くしながら、必要な強度を保つことができる。
【００５５】
アルミニウム板１１の表面に沿って、コンデンサ用誘電体膜として酸化アルミニウム層（「酸化アルミ」ともいう）１２を、例えば、例えば数百ｐｍ（ピコメートル：１ｐｍ＝１０−１２ｍ）を下限とし、例えば数十ｎｍ（ナノメートル）を上限とする厚さで形成する。酸化アルミニウム層１２の薄膜は、スパッタリング法等の成膜法で行ってもよい。このように、本実施例によれば、粗化処理により表面積が拡大されたアルミニウム板１１に、比誘電率の高い酸化アルミニウム層１２よりなる酸化皮膜が形成されており、コンデンサの厚み（電極間の距離）の縮減と、電極の表面積の拡大により、コンデンサの静電容量は増大している。
【００５６】
酸化アルミニウム層１２の表面に、対向電極として、導電性高分子層１３等の固体電解質層を形成する。酸化アルミニウム層１２の薄膜を、導電性高分子層１３の固体電解質材料で覆うことで絶縁性が確保されている。導電性高分子層１３は、ピロールのポリマー層であるポリピロール等からなる。なお、例えば特開平７−９４３６８号公報等にも記載されているように、ポリピロールなどのような共役系を有する高分子化合物に電子供与性や電子吸引性化合物をドーピングすることにより、導電性を発現する導電性高分子化合物を、陰極用の固体電解質材料とする固体電解コンデンサが開発されている。固体電解コンデンサにおいては、誘電体酸化皮膜の表面にポリピロールの化学酸化重合導電性高分子化合物層を形成し、さらにグラファイト層、及び銀ペースト層を順次形成される。本実施例において、導電性高分子層１３としては、ポリピロール以外に、ポリチオフェン、ポリアニリン等であってもよい。
【００５７】
導電性高分子層１３において、陽極用の接続用ビア（コンタクトビア）で接続を行う箇所に、電極取り出し用の導電体層として、導電性ペースト１４を形成する。この導電性ペースト１４は、カーボンペースト層の上に銀ペースト層を形成した２層構造とする。
【００５８】
これらを、エポキシ樹脂等の絶縁性の樹脂１５で挟み込む。つづいて、樹脂１５を貫通する貫通スルーホール（Ｔ／Ｈ）１７や、ブラインドビアよりなる陰極接続用ビア１８、及び陽極接続用ビア１９を形成する。
【００５９】
この印刷配線板１０は、アルミニウム板１１を陽極（＋）とし、酸化アルミニウム層１２を介して導電性ペースト１４側を陰極（−）としており、この間に、電荷を蓄積する。
【００６０】
また、この印刷配線板１０は、貫通スルーホール１７と基板表裏面に貫通スルーホール１７と電気的に接続した銅めっき１６を備えており、表面と裏面間での信号配線が可能である。
【００６１】
なお、図１の断面図で示すアルミニウム板１１Ａと１１Ｂは一体である。この印刷配線板を上面からみた場合、アルミニウム板１１Ａと１１Ｂの平面形状は、環状、π状等任意のパタンであってよい。
【００６２】
図２（Ａ）、図２（Ｂ）は、図１の丸で囲んだＡの領域（陰極接続用ビア１８周辺部）、Ｂの領域（陽極接続用ビア１９周辺部）をそれぞれ拡大して示した部分拡大図である。
【００６３】
図２（Ａ）に示すように、陰極接続用ビア部には、アルミニウム板１１の対向電極である導電性高分子層１３に導電性ペースト１４を介して接続される電極２０が設けられている。表面粗化したアルミニウム板１１に酸化アルミニウム層１２を形成し、その上に導電性高分子層１３を形成し、導電性高分子層１３の上面に導電性ペースト１４が設けられており、これらを覆う樹脂１５に、導電性ペースト１４に達するまで、レーザ照射等により、穴（ブラインドビア）をあけ、銅等の電極材料をめっき等で被着して、電極２０が形成される。
【００６４】
図２（Ｂ）に示すように、アルミニウム板１１へのコンタクトをとるための陽極接続用ビア部において、アルミニウム板１１の表面には、酸化アルミニウム膜、導電性高分子層は形成されていず、樹脂１５にアルミニウム板１１の表面に達するまで、レーザ照射等により、穴（ブラインドビア）をあけ、銅等の電極材料を無電解めっき等で被着して電極２１が形成されている。銅等の電極材料を被着する際、印刷配線板の図示されない導体パタンと、貫通スルーホール１７（図１参照）内部にも、銅等の電極材料が被着される。
【００６５】
図２（Ｂ）に示すように、陽極接続用ビア部において、電極２１側面を囲繞する樹脂１５は、その底部がアルミニウム板１１と当接しており、電極２１と、導電性高分子層１３との間に充填されている樹脂１５により、陽極側の電極２１と、陽極接続用ビア部の周辺の陰極側の導電性高分子層１３との電気的な絶縁が保たれている。陽極接続用ビア部の周辺部まで、酸化アルミニウム膜１２と導電性高分子層１３を設けることで、コンデンサの静電容量の増大が図られるとともに、陽極側と陰極側の電気的な絶縁が樹脂１５によって確保されている。
【００６６】
アルミニウム板１１の粗化処理された表面粗さは、一例として１〜５０μｍ（マイクロメートル）程度とされる。酸化アルミニウム層１２の膜厚は、例えば数百ｐｍ（＝数オングストローム）〜数十ｎｍとする。導電性高分子層１３をなすポリピロール膜の膜厚は、例えば１０〜５０μｍとする。カーボンペーストと、銀ペーストの２層からなる導電性ペースト１４の膜厚は、例えば５〜２０μｍとする。樹脂１５の膜厚は、例えば１０〜２０μｍとする。
【００６７】
かかる構成の本実施例によれば、酸化アルミニウム層１２の厚さを極めて薄く形成することができ、アルミニウム板１１の粗化処理により電極の表面積を増大させ、ポリピロール膜をアルミニウム板１１の粗化面に良好な追従性で被覆することができ、このため実質的に、アルミニウム板１１の対向電極の面積を増大させることが可能となり、高い静電容量を実現することができる。また、高い静電容量のコンデンサを実現するとともに、基板を貫通するスルーホールが形成され、基板の表面と裏面に所望のパターンが形成され、インターポーザとしての基板としての役割も果たしている。
【００６８】
次に、本発明の第２の実施例について説明する。図３は、本発明の第２の実施例の構成を示す図である。図３を参照すると、本発明の第２の実施例では、陽極側接続ビア部において、アルミニウム板１１との接続部周縁に絶縁樹脂２２を形成し、陽極側の電極２１と陰極側との電気的な絶縁を確保している。
【００６９】
図４（Ａ）、図４（Ｂ）は、図３の丸で囲んだＡの領域（陰極接続用ビア１８周辺部）、Ｂの領域（陽極接続用ビア１９周辺部）をそれぞれ拡大して示した部分拡大図である。本発明の第２の実施例においては、陽極接続用ビア部の構成が、前記第１の実施例と相違しているだけであり、これ以外の構成は、前記第１の実施例の構成と同様である。すなわち、本発明の第２の実施例において、陰極接続用ビア部は、図２（Ａ）に示したものと同一構成とされる。以下では、前記第１の実施例との相違する陽極接続用ビア部について説明する。
【００７０】
図４（Ｂ）を参照すると、陽極接続用ビア部では、アルミニウム板１１の上に酸化アルミニウム層、導電性高分子層は形成されていず、樹脂１５にアルミニウム板１１の表面に達するまで、レーザ照射等により、穴（ブラインドビア）をあけ、銅等の電極材料を無電解めっき等で被着して電極２１が形成されている。そして、アルミニウム板１１の表面の、電極２１底部を囲繞する領域で、アルミニウム板１１と一の面が当接してなる、絶縁樹脂２２が配設されている。絶縁樹脂２２の反対側の面は、アルミニウム板１１から垂直方向の位置が、導電性高分子層１３と同一であるか、あるいはより高い位置にあり、樹脂１５と当接している。絶縁樹脂２２は、内周側で電極２１の側面の一部を囲繞し、外周側で、対向電極をなす導電性高分子層１３と当接している。このように、アルミニウム板１１上において、電極２１と、導電性高分子層１３との間に設けられた絶縁樹脂２２により、陽極の電極２１と陰極側との電気的な絶縁が保たれている。
【００７１】
すなわち、第２の実施例では、陽極電極２１と導電性高分子層１３との間の電気的絶縁が、絶縁樹脂２２で確保されている。
【００７２】
この絶縁樹脂２２としては、製造方法の説明で後述するように、アルミニウム板１１の粗化処理のマスクとして機能するエッチングレジストを用いてもよい。この場合、エッチングレジストは、粗化処理後も、アルミニウム板１１上にそのまま残される（これを「パーマネントレジスト」という）。
【００７３】
図３及び図４（Ｂ）に示すように、アルミニウム板１１の表面において、陽極接続用ビアとその周りの絶縁樹脂２２が形成された領域は、酸化アルミニウム層１２、導電性高分子層１３が設けられる周辺の他の領域よりも高く形成された段差構成とされている。この段差は、アルミニウム板１１の表面の粗化処理工程において、絶縁樹脂２２をマスクとして、アルミニウム板１１をエッチングしているために形成されている。アルミニウム板１１の段差の高さと絶縁樹脂２２の厚さは、絶縁樹脂２２の側面が、導電性高分子層１３の底面から表面を包含するように設定される。なお、この第２の実施例において、酸化アルミニウム層１２、導電性高分子層１３等の膜厚は、前記第１の実施例と同様とされる。この第２の実施例では、後述するように、印刷配線板の製造工程における、陽極接続用ビア部の穴明け工程が簡易化される。
【００７４】
次に、本発明の第３の実施例について説明する。図５は、本発明の第３の実施例の構成を示す図である。図５を参照すると、本発明の第３の実施例は、図３を参照して説明した前記第２の実施例における、導電性ペースト１４を、金属めっき層２３で置き換えたものである。すなわち、本発明の第３の実施例においては、アルミニウム板１１の粗化処理された表面に形成された酸化アルミニウム層１２の表面にポリピロール等の導電性高分子層１３が形成され、導電性高分子層１３の表面を覆って金属めっき層２３が形成されており、金属めっき層２３を覆って樹脂１５が設けられている。金属めっき層は、ニッケル、銅、インジウム等よりなる。アルミニウム板１１とのコンタクトをとる陽極接続用ビア部では、金属めっき層２３では除去されている。陽極接続用ビア部では、陽極側の電極２１と、陽極接続用ビア部周辺部の金属めっき層２３及び導電性高分子層１３の端部との間には、前記第２の実施例と同様に、絶縁樹脂２２が設けられており、電気的な絶縁が確保されている。
【００７５】
図６（Ａ）、図６（Ｂ）は、図５の丸で囲んだＡの領域（陰極接続用ビア１８周辺部）、Ｂの領域（陽極接続用ビア１９周辺部）をそれぞれ拡大して示した部分拡大図である。以下では、前記第１及び第２の実施例との相違点について説明する。
【００７６】
図６（Ａ）を参照すると、陰極接続用ビア部においては、樹脂１５を金属めっき層２３に達するまで穴明けしてなるビアに導電部材が被着された電極２０を有する。
【００７７】
図６（Ｂ）を参照すると、陽極側接続用ビア部においては、酸化アルミニウム膜１２、導電性高分子層１３を有さず、陽極側接続用ビア形成部に対応する領域で金属めっき層２３も除去されている。樹脂１５を、アルミニウム板１１に達するまでレーザ加工等で穴明けして形成されたビアに導電部材が被着された電極２１を有する。
【００７８】
そして、アルミニウム板１１の表面の、電極２１底部を囲繞する領域で、アルミニウム板１１と一の面が当接してなる絶縁樹脂２２が配設されている。絶縁樹脂２２の反対側の面は、アルミニウム板１１の表面に垂直方向の位置が、陽極側接続用ビア周辺部の金属めっき層２３と同一であるか、あるいはより高い位置にあり、樹脂１５と当接している。絶縁樹脂２２は、内周側で電極２１の側面の一部を囲繞し、外周側で、陽極側接続用ビア周辺部の金属めっき層２３及び導電性高分子層１３の端部と当接している。
【００７９】
このように、本発明の第３の実施例では、アルミニウム板１１上において、電極２１と、金属めっき層２３及び導電性高分子層１３との間に設けられた絶縁樹脂２２により、陽極の電極２１と陰極側との電気的な絶縁が保たれている。すなわち、陽極電極２１と、金属めっき層２３と導電性高分子層１３との間の電気的絶縁が絶縁樹脂２２で確保されている。
【００８０】
この絶縁樹脂２２としては、製造方法の説明で後述するように、アルミニウム板１１の粗化処理のマスクとして機能するエッチングレジストを用いてもよい。この場合、エッチングレジストは、粗化処理後も、アルミニウム板１１上にそのまま残される。
【００８１】
アルミニウム板１１の表面において、陽極接続用ビアとその周りの絶縁樹脂２２が形成された領域は、酸化アルミニウム層１２、導電性高分子層１３が設けられる周辺の他の領域よりも高く形成された段差構成とされている。これは、絶縁樹脂２２をマスクとして、アルミニウム板１１をエッチングしているためである。なお、この第３の実施例において、酸化アルミニウム層１２、導電性高分子層１３等の膜厚は、前記第１の実施例と同様とされる。
【００８２】
次に、本発明の第４の実施例について説明する。図７は、本発明の第４の実施例の構成を示す図である。図７には、前記第１の実施例の印刷配線板１０をインターポーザとして備えたＣＳＰ（Chip Size Package）等の半導体装置を、回路基板（マザーボード）１３０に実装した実装構造の断面を模式的に示す図である。
【００８３】
図７を参照すると、本発明の第４の実施例においては、インターポーザをなす印刷配線板１０は、アルミニウム板１１をコア基材とし、酸化アルミニウム膜１２、導電性高分子層１３を備え、陰極側のコンタクトビア部には導電性ペーストを有し、導電性ペーストに達するビアに被着された電極２０を有し、陽極側のコンタクトビア１９では、アルミニウム板１１に達するビアに電極２１が設けられており、全体が樹脂１５で封止され、印刷配線板１０にはめっきスルーホール１７が設けられている。ＬＳＩ１１０のバンプは、フェースダウン方式で、印刷配線板１０の一面に設けられた電極パッド（スルーホールのランド、ビアのパッド）と、例えばフリップチップボンディング方式ではんだ接合され、印刷配線板１０の他側の面には電極をなす半田バンプ２４がグリッド状に設けられている。印刷配線板１０とＬＳＩ１１０間は、例えばソルダーレジストあるいはモールド用脂等が充填され、フリップチップボール・グリッドアレイ（ＢＧＡ）型のＣＳＰ半導体装置を構成している。印刷配線板１０の一の面の陰極と陽極の接続用ビア１８、１９の電極２０、２１は、例えばＬＳＩ１１０の電源端子１１２、接地端子（バンプ）１１１等に接続され、印刷配線板１０のスルーホール１７のランドは、ＬＳＩ１１０の信号端子（バンプ）１１３と接続される。このＣＳＰのＢＧＡ（Ball Grid Array）電極が、回路基板１３０と半田接合される。印刷配線板１０の他の面の陰極と陽極の接続用ビアの電極バンプ１０５は、回路基板（マザーボード）１３０の電源パッド、グランドパッドと接続される。そして、回路基板１３０上に実装された半導体装置は、封止樹脂１２０で封止される。
【００８４】
この印刷配線板１０に内蔵されるコンデンサの引き出し電極である電極２０、２１は、ＬＳＩ１１０の端子に直近で接続される構成とされる。このため、高速、高周波のＬＳＩ１１０での、デカップリングコンデンサ、ノイズフィルタとしてのキャパシタに適用できる。なお、本発明の印刷配線板をインターポーザ（パッケージ基板）として備えた半導体装置は、フリップチップボール・グリッドアレイ（ＢＧＡ）型のＣＳＰ半導体装置にのみ限定されるものではないことは勿論である。
【００８５】
次に、本発明の第５の実施例について説明する。図８は、本発明の第５の実施例の構成を示す図である。図８には、図１に示した第１の実施例の構成の印刷配線板を多層印刷配線板に適用した構成が示されている。図８を参照すると、本発明の第５の実施例においては、アルミニウム板１１をコア基材とし、コンデンサ用誘電体膜をなす酸化アルミニウム膜１２、導電性高分子層１３を備え、陰極側のコンタクトビア部には導電性ペースト１４を有し、陰極側接続用ビア１８側では、導電性ペースト１４に達するビアに電極２０が設けられ、陽極側の接続用ビア１９はアルミニウム板１１に達し、電極２１が設けられている。層間絶縁層１５Ａと１５Ｂの間、層間絶縁層１５Ｂと１５Ｃの間には配線層が設けられている。最上層に陰極側接続用ビア１８、陽極側接続用ビア１９が設けられており、他側の面（裏面）には、陰極側接続用ビア１８Ａ、陽極側接続用ビア１９Ａが設けられており、裏面側の陰極側接続用ビア１８Ａの電極２０Ａは、最上層の導電性ペースト１４と、配線層のパタン及びスルーホールを介して接続されており、陽極側接続用ビア１９Ａの電極２１Ａは、最上層のアルミニウム板１１と、配線層のパタン及びスルーホールを介して接続されている。なお、図８には、３層の配線板とされているが、本発明はかかる構成に限定されるものではない。
【００８６】
次に、上記した本発明の実施例に係る印刷配線板の製造方法について説明する。図９乃至図１１は、本発明の第１の実施例に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した断面図である。なお、図９乃至図１０は、単に、図面作成の都合で分図されている。
【００８７】
図９（Ａ）に示すように、箔状のアルミニウム板の所望の位置に、ドリル加工等により、穴明けし、貫通孔９を形成する。
【００８８】
アルミニウム板１１の表面をエッチング処理等で表面に凹凸を形成する。表面粗さは、例えば１〜５０μｍ程度とする。
【００８９】
つづいて、図９（Ｂ）に示すように、その表面に沿って誘電体膜として、酸化アルミニウム層１２を形成する。その膜厚は、例えば数百ｐｍ〜数十ｎｍの範囲とする。粗化処理により表面積が拡大されたアルミニウムに誘電体膜をなす酸化皮膜が形成されており容量が増大する。
【００９０】
次に、図９（Ｃ）に示すように、酸化アルミニウム層１２の上に、導電性高分子層１３であるポリピロール膜を形成する。その膜厚は、例えば１０〜５０μｍの範囲とする。
【００９１】
次に、図１０（Ａ）に示すように、導電性高分子層（ポリピロール膜）１３の陰極コンタクトビアの形成予定領域に対応する位置に、導電性ペースト１４を形成する。この導電性ペーストは、カーボンペーストと、銀ペーストの２層からなる。導電性ペースト１４の膜厚は、例えば５〜２０μｍとする。
【００９２】
次に、図１０（Ｂ）に示すように、陽極側の接続用ビア形成領域において、アルミニウム板１１へ接続をとるための穴明け加工をレーザ等で行う。ポリピロール、酸化アルミニウム層を除去し、アルミニウム板１１の素地を露出させる。
【００９３】
次に、図１１（Ａ）に示すように、上下面に樹脂フィルムを貼り、真空積層プレスにより樹脂１５を形成する。樹脂１５の膜厚は、例えば１０〜２０μｍとする。
【００９４】
次に、図１１（Ｂ）に示すように、樹脂１５の貫通スルーホールを設ける場所に、貫通スルーホール用の下穴１７ａを形成し、陰極側の接続（コンタクト）用の下穴１８ａ、陽極側の接続用の下穴１９ａをレーザ加工等で形成する。
【００９５】
陰極側の接続用の下穴１８ａでは、導電性ペースト１４の上面まで樹脂１５を除去し、導電性ペースト１４を露出させる。
【００９６】
陽極側の接続用の下穴１９ａは、アルミニウム板１１が露出するまでレーザ加工する。なお、陽極側の接続用の下穴１９ａの径は、図１０（Ｂ）に示した穴明け工程の径よりも小さい。
【００９７】
エポキシ樹脂等の熱硬化性絶縁樹脂ではめっきの密着性を増強させるため、表面の化学粗化が行われ、表面及びビア内への触媒付与を行い、図示されないめっきレジストを形成し、無電解銅めっき等で銅（図１の１６）を析出させ、導体パタンとめっきスルーホール（図１の１７）を形成する。銅めっき１６は、５〜２５μｍの厚さとする。
【００９８】
以上の工程により、図１の構成の印刷配線板が形成される。なお、両面の配線パタンをスルーホールめっきにより接続するスルーホールめっき技術として、例えばアディティブ法等が用いられるが、本発明は、かかる手法に限定されるものではない。
【００９９】
次に、図３及び図４に示した本発明の第２の実施例に係る印刷配線板の製造方法について説明する。図１２乃至図１４は、本発明の第２の実施例に係る印刷配線板の断面を主たる製造工程について工程順に模式的の示した断面図である。なお、図１２乃至図１４は、単に、図面作成の都合で分図されている。
【０１００】
図１２（Ａ）に示すように、箔状のアルミニウム板１１の所望の位置に、ドリル加工等により、穴明けし、貫通孔９を形成する。
【０１０１】
図１２（Ｂ）に示すように、アルミニウム板１１の表面上の、アルミニウム板１１とのコンタクトをとる箇所に絶縁樹脂２２を形成する。絶縁樹脂（レジスト）２２の形成は、アルミニウム板１１の表面の粗化処理の前に行われる。絶縁樹脂２２としては、エポキシ樹脂やポリイミド樹脂が用いてもよい。より好ましくは、絶縁樹脂２２としては、感光性の変成エポキシ樹脂、感光性ソルダーレジスト（太陽インキ製造（株） ＰＳＲ４０００ ＮＡＳ−９０−ＴＹ，タムラ化研
ＤＳＲ ２２００ ＢＧＸ−８等）等が用いられる。
【０１０２】
次に、この絶縁樹脂２２をマスクとして、アルミニウム板１１の表面の粗化処理が行われる。この粗化処理は、例えばエッチングによって行われる。その際、絶縁樹脂２２で覆われた表面以外のアルミニウム板１１の表面には凹凸を形成する。当然のことながら、絶縁樹脂２２が塗布された箇所のアルミニウム板１１の表面は粗化処理されない。
【０１０３】
つづいて、図１２（Ｃ）に示すように、コンデンサ用誘電体膜として、アルミニウム板１１の粗化処理された表面の凹凸に追従するようにして、酸化アルミニウム層１２を形成する。酸化アルミニウム層１２の膜厚は数百ｐｍ〜数十ｎｍとする。粗化処理により表面積が拡大されたアルミニウムに誘電体膜をなす酸化皮膜が形成されており容量が増大する。絶縁樹脂２２が塗布された箇所のアルミニウム板１１の表面には酸化アルミニウム層１２は形成されない。
【０１０４】
次に、図１３（Ａ）に示すように、酸化アルミニウム層１２の上に、導電性高分子層１３であるポリピロール膜を形成する。ポリピロール膜の膜厚は１０〜２０μｍとする。絶縁樹脂２２が塗布された箇所のアルミニウム板１１の表面にはポリピロール膜は形成されない。絶縁樹脂２２の側面は、ポリピロール膜１３の端部と当接している。
【０１０５】
次に、図１３（Ｂ）に示すように、導電性高分子層（ポリピロール膜）１３の陰極コンタクトビアの形成予定領域に対応する位置に、導電性ペースト１４を形成する。この導電性ペーストは、カーボンペーストと、銀ペーストの２層からなる。
【０１０６】
次に、図１４（Ａ）に示すように、上下面に樹脂フィルムを貼り、真空積層プレスにより樹脂１５を形成する。
【０１０７】
次に、図１４（Ｂ）に示すように、樹脂１５の貫通スルーホールを設ける場所に、貫通スルーホール用の下穴１７ａを形成し、陰極側の接続（コンタクト）用の下穴１８ａ、陽極側の接続用の下穴１９ａをレーザ加工等で形成する。
【０１０８】
陰極側の接続用の下穴１８ａでは、導電性ペースト１４の上面まで樹脂１５を除去し、導電性ペースト１４を露出させる。
【０１０９】
陽極側の接続用の下穴１９ａにおいては、樹脂１５と絶縁樹脂２２を穴明けし、アルミニウム板１１の段差部の表面の一部を露出させる。
【０１１０】
エポキシ樹脂等の熱硬化性絶縁樹脂ではめっきの密着性を増強させるため、表面の化学粗化が行われ、表面及びビア内への触媒付与を行い、図示されないめっきレジストを形成し、無電解銅めっき等で銅（図３の１６）を析出させ、導体パタンと貫通スルーホール（図３の１７）を形成する。以上の工程により、図３の構成の印刷配線板が形成される。なお、両面の配線パタンをスルーホールめっきにより接続するスルーホールめっき技術として、例えばアディティブ法等が用いられるが、前述したように、本発明は、かかる手法に限定されるものではない。
【０１１１】
この実施例の製造方法によれば、アルミニウム板１１の表面の陽極接続用ビア１９の形成領域に粗化処理のマスクとなる絶縁樹脂（レジスト）２２を形成しておき、粗化処理工程において、当該領域の粗化処理は行わず、当該領域に酸化アルミニウム膜１２も導電性高分子層（ポリピロール膜）１３も形成されない。
【０１１２】
このため、該陽極接続用ビアの形成にあたり、レーザ加工等による穴明け工程を１回で済ますことができ、キャパシタ内蔵型の印刷配線板の製造の工程を簡易化することができる。
【０１１３】
次に、図５及び図６に示した本発明の第３の実施例に係る印刷配線板の製造方法について説明する。本発明の第３の実施例に係る印刷配線板の製造方法は、図１３（Ａ）の工程で、酸化アルミニウム層１２の上に、対向電極をなす導電性高分子層であるポリピロール層１３を形成したのち、図１３（Ｂ）の工程で、導電性ペーストを形成する代わりにに、金属めっき層２３（図５及び図６参照）を形成する。
【０１１４】
そして、図１４（Ｂ）の工程において、陰極側の下穴を設ける。その際、金属めっき層２３が露出するまでレーザ加工で穴明けする。また陽極側の接続用の下穴１９ａをレーザ加工等で形成する際、樹脂１５とその下層の絶縁樹脂２２を穴明け加工し、アルミニウム板１１が露出するまでレーザ加工する。これにより、図６（Ｂ）に示した構成（なお、この工程で、図６（Ｂ）の電極２１はまだ被着されていない）の陽極側の接続用の下穴が形成される。これ以外の製造工程は、前記第１の実施例に係る印刷配線板の製造方法と同一である。
【０１１５】
このように、上記した本実施例の印刷配線板の製造方法によれば、従来の印刷配線板の製造プロセスを利用しながら、キャパシタ内蔵型の印刷配線板の製造を実現しており、製造コストの上昇を抑止低減している。
【０１１６】
上記した本実施例の印刷配線板の製造方法によれば、印刷配線板の配線の引き回し等に支障をきたすことなく、高静電容量のキャパシタを基板内に形成することができる。
【０１１７】
以上本発明を上記各実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、特許請求の範囲の各請求項の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【０１１８】
【発明の効果】
以上説明したように、本発明によれば、下記記載の効果を奏する。
【０１１９】
本発明に係る印刷配線板によれば、電極表面を粗化処理して電極の表面積を増大させ、比誘電率の高い酸化皮膜を薄く形成して、コンデンサの電極間の距離を薄くし、大静電容量のコンデンサを内蔵した印刷配線板を実現している。本発明によれば、インターポーザ等の基板内に大静電容量のコンデンサを内蔵することを可能としている。
【０１２０】
また、本発明に係る印刷配線板によれば、陽極の電極と陰極の電極との電気的な絶縁性が確保されており、印刷配線板における配線の引き回し等に支障をきたすことなく、設計自由度を確保しながら、高静電容量のキャパシタを基板内に形成することを可能としている。
【０１２１】
また、本発明の半導体装置によれば、デカップリングコンデンサ、ノイズフィルタ、大容量のキャパシタアレイ等を内蔵したパッケージを提供することができる。
【０１２２】
本発明の製造方法によれば、従来の印刷配線板の製造プロセスを利用しながら、キャパシタ内蔵型の印刷配線板の製造を実現することを可能としており、キャパシタ内蔵型の印刷配線板の製造コストの増大の抑止低減を可能としている。
【０１２３】
また、本発明の製造方法によれば、金属板の陽極接続用ビアの形成領域に粗化処理のマスクとなる絶縁部材を形成しておき、当該領域の粗化処理を行わず、当該領域にコンデンサ用誘電体膜及び導電性高分子層の形成は行われず、このため、該陽極接続用ビアの形成にあたり、穴明け工程を１回で済ますことができ、キャパシタ内蔵型の印刷配線板の製造の工程を簡易化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す断面図である。
【図２】（Ａ）、（Ｂ）は、図１のＡ、Ｂの部分拡大図である。
【図３】本発明の第２の実施例の構成を示す断面図である。
【図４】（Ａ）、（Ｂ）は、図３のＡ、Ｂの部分拡大図である。
【図５】本発明の第３の実施例の構成を示す断面図である。
【図６】（Ａ）、（Ｂ）は、図５のＡ、Ｂの部分拡大図である。
【図７】本発明の第４の実施例の構成を示す断面図である。
【図８】本発明の第５の実施例の構成を示す断面図である。
【図９】本発明の第１の実施例の製造方法を工程順に示す断面図である。
【図１０】本発明の第１の実施例の製造方法を工程順に示す断面図である。
【図１１】本発明の第１の実施例の製造方法を工程順に示す断面図である。
【図１２】本発明の第２の実施例の製造方法を工程順に示す断面図である。
【図１３】本発明の第２の実施例の製造方法を工程順に示す断面図である。
【図１４】本発明の第２の実施例の製造方法を工程順に示す断面図である。
【符号の説明】
１０ 印刷配線板
１１ アルミニウム板（アルミ板）
１１Ａ、１１Ｂ アルミニウム板
１２ 酸化アルミニウム層（酸化アルミ）
１３ 導電性高分子層（ポリピロール）
１４ 導電性ペースト
１５ 樹脂（層間樹脂）
１６ 銅めっき
１７ 貫通スルーホール
１７ａ 貫通スルーホールの下穴
１８ 陰極接続用ビア
１８ａ 陰極側の接続用の下穴
１９ 陽極接続用ビア
１９ａ 陽極側の接続用の下穴
２０、２１ 電極
２２ 絶縁樹脂（レジスト）
２３ 金属めっき層
１０５ バンプ
１１０ ＬＳＩ
１１１、１１２、１１３ 端子（バンプ）
１２０ 封止樹脂
１３０ 回路基板（マザーボード）

Claims (42)

  1. 表面の１部又は全部が粗化されてなる金属板と、
    少なくとも前記金属板の粗化された表面を覆って形成されたコンデンサ用誘電体膜と、
    前記コンデンサ用誘電体膜の表面を覆って形成された第１の導電層と、
    前記第１の導電層の表面上に形成され、前記第１の導電層との電気的な接続をとるための第１の接続用ビアの電極と電気的に接続される第２の導電層と、
    前記金属板乃至第２の導電層よりなる組立体を覆って形成されている樹脂と、
    を備え、
    前記第１の接続用ビアにおいて、前記樹脂を前記第２の導電層に達するまで穴明けしてなるビアに導電部材が被着されてなる第１の電極を有し、
    前記金属板との電気的な接続をとるための第２の接続用ビアにおいて、前記金属板上には前記コンデンサ用誘電体膜と前記第１及び第２の導電層は設けられていず、前記樹脂を前記金属板に達するまで穴明けしてなるビアに導電部材が被着されてなる第２の電極を有し、前記第２の電極と前記第１の導電層との間に設けられている絶縁部材により、前記第２の電極と前記第１の導電層と間の電気的な絶縁が確保されている、ことを特徴とする印刷配線板。
  2. 前記コンデンサ用誘電体膜が、金属の酸化皮膜よりなる、ことを特徴とする請求項１記載の印刷配線板。
  3. 前記第１の導電層が、陰極の固体電解質をなす導電性樹脂よりなる、ことを特徴とする請求項１又は２記載の印刷配線板。
  4. 前記導電性樹脂が、ポリピロール、ポリチオフェン、及び、ポリアニリンのうちの少なくとも一つの導電性高分子化合物よりなる、ことを特徴とする請求項３記載の印刷配線板。
  5. 前記第２の導電層が、カーボンペーストと銀ペーストの２層よりなる、ことを特徴とする請求項１記載の印刷配線板。
  6. 前記第２の接続用ビアにおいて、前記絶縁部材が、前記金属板乃至第２の導電層よりなる組立体を覆って形成されている前記樹脂よりなり、
    前記第２の接続用ビアにおいて、前記金属板表面の、前記第２の電極底部を囲む領域で、前記金属板と当接しており、且つ、前記第２の電極の側面の少なくとも一部を覆う前記樹脂が、前記第２の電極と、前記第２の接続用ビアの周辺部の前記第１の導電層との間の電気的な絶縁を確保している、ことを特徴とする請求項１記載の印刷配線板。
  7. 前記第２の接続用ビアにおいて、前記絶縁部材が、前記封止用の樹脂とは別に設けられた部材よりなり、
    前記絶縁部材は、前記金属板表面の、前記第２の電極を囲む領域で、前記金属板と一の面が当接しており、
    前記絶縁部材の前記一の面と反対側の面は、前記第２の電極を囲繞する前記樹脂と当接しており、
    前記第２の電極の側面の少なくとも一部を覆う前記絶縁部材が、前記第２の電極と、前記第２の接続用ビアの周辺部の前記第１の導電層との間の電気的な絶縁を確保している、ことを特徴とする請求項１記載の印刷配線板。
  8. 前記絶縁部材の前記他の面は、前記金属板の表面に垂直方向の位置が、前記第２の接続用ビアの周辺部の前記第１の導電層の表面と同一であるか、又は、より高い位置にある、ことを特徴とする請求項７記載の印刷配線板。
  9. 前記第２の接続用ビアにおいて、前記絶縁部材が、前記金属板乃至第２の導電層よりなる組立体を覆って形成されている前記樹脂とは、別に設けられた部材よりなり、
    前記絶縁部材は、前記金属板表面の、前記第２の電極を囲む領域で、前記金属板と一の面が当接しており、
    前記絶縁部材の前記一の面と反対側の面は、前記第２の電極を囲繞する前記樹脂と当接しており、
    前記第２の電極の側面の少なくとも一部を覆う前記絶縁部材が、前記第２の電極と、前記第２の接続用ビアの周辺部の前記第１の導電層及び前記第２の導電層との間の電気的な絶縁を確保している、ことを特徴とする請求項１記載の印刷配線板。
  10. 前記絶縁部材の前記他の面は、前記金属板の表面に垂直方向の位置が、前記第２の接続用ビアの周辺部の前記第２の導電層の表面と同一であるか、又は、より高い位置にある、ことを特徴とする請求項９記載の印刷配線板。
  11. 前記第２の導電層が、前記第１の導電層を覆って形成された金属めっき層よりなる、ことを特徴とする請求項１、９、１０のいずれか一記載の印刷配線板。
  12. 前記金属めっき層が、ニッケル、銅、及び、インジウムのうちの少なくとも１つの金属のめっき層である、ことを特徴とする請求項１１記載の印刷配線板。
  13. 前記絶縁部材が、前記金属板の表面の前記第２の接続用ビアに対応する領域に形成されており、前記金属板の表面の粗化処理のマスクとなるレジストである、ことを特徴とする請求項７乃至１０のいずれか一に記載の印刷配線板。
  14. 表面の１部又は全部が粗化されてなる金属コア基板と、
    少なくとも前記金属コア基板の粗化された表面を覆って形成されており、コンデンサ用誘電体膜をなす金属酸化膜と、
    前記金属酸化膜の表面を覆って形成されており、陰極側の固体電解質をなす導電性高分子層と、
    陰極側の接続用ビアの電極と、前記導電性高分子層の表面との間に介挿されてなる導電性ペースト膜と、
    前記金属コア基板乃至前記導電性ペースト膜よりなる組立体を封止する電気的に絶縁性の樹脂と、
    を備え、
    陰極側の接続用ビアにおいては、前記樹脂を、前記導電性ペースト膜に達するまで穴明けしてなるビアに導電部材が被着されてなる第１の電極を有し、
    前記金属コア基板への電気的な接続をとる陽極側の接続用ビアにおいては、前記金属酸化膜、及び前記導電性高分子層が除去されており、且つ、前記導電性ペースト膜は設けられていず、前記樹脂を、前記金属コア基板に達するまで穴明けしてなるビアに導電部材が被着されてなる第２の電極を有し、
    前記陽極側の接続用ビアにおいて、前記第２の電極を囲繞する前記樹脂は、その底部が前記金属コア基板と当接しており、前記第２の電極と、前記陽極側の接続用ビアの周辺部の前記導電性高分子層との間に充填されている前記樹脂が、前記第２の電極と、前記陽極側の接続用ビアの周辺部の前記導電性高分子層との間の電気的な絶縁を確保している、ことを特徴とする印刷配線板。
  15. 表面の１部又は全部が粗化されてなる金属コア基板と、
    少なくとも前記金属コア基板の粗化された表面を覆って形成されており、コンデンサ用誘電体膜をなす金属酸化膜と、
    前記金属酸化膜の表面を覆って形成されており、陰極側の固体電解質をなす導電性高分子層と、
    陰極側の接続用ビアの電極と、前記導電性高分子層の表面との間に介挿されてなる導電性ペースト膜と、
    前記金属コア基板乃至前記導電性ペースト膜よりなる組立体を封止する電気的に絶縁性の樹脂と、
    を備え、
    前記陰極側の接続用ビアにおいては、前記樹脂を前記導電性ペースト膜に達するまで穴明けしてなるビアに導電部材が被着されてなる第１の電極を有し、
    前記金属コア基板への電気的な接続をとる陽極側の接続用ビアにおいては、前記金属酸化膜、前記導電性高分子層を有さず、且つ、前記導電性ペースト膜は設けられていず、前記樹脂を前記金属コア基板に達するまで穴明けしてなるビアに導電部材が被着されてなる第２の電極を有し、
    前記陽極側の接続用ビアにおいて、前記金属板表面の、前記第２の電極を囲繞する領域で、前記金属コア基板と一の面が当接してなる絶縁部材を備え、
    前記絶縁部材の前記一の面と反対側の面は、前記金属コア板の表面に垂直方向の位置が、前記陽極側の接続用ビアの周辺部の前記導電性高分子層の表面と同一であるか又はより高い位置にあり、且つ、前記絶縁部材の前記反対側の面は、前記第２の電極を囲繞する前記樹脂と当接しており、
    前記第２の電極の側面の少なくとも一部を覆う前記絶縁部材が、前記第２の電極と、前記陽極側の接続用ビアの周辺部の前記導電性高分子層との間の電気的な絶縁を確保している、ことを特徴とする印刷配線板。
  16. 前記絶縁部材が、前記金属板の表面の前記陽極側の接続用ビアの形成領域に形成され、前記金属板の表面の粗化処理のマスクとなるレジストよりなり、
    前記金属コア基板において、前記レジストが形成された領域が、前記領域の周辺の、前記金属酸化膜、及び前記導電性高分子層が設けられる領域と異なる高さとされてなる段差を有する、ことを特徴とする請求項１４記載の印刷配線板。
  17. 表面の１部又は全部が粗化されてなる金属コア基板と、
    少なくとも前記金属コア基板の粗化された表面を覆って形成されており、コンデンサ用誘電体膜をなす金属酸化膜と、
    前記金属酸化膜の表面を覆って形成されており、陰極側の固体電解質をなす導電性高分子層と、
    前記導電性高分子層の表面を覆って形成された金属めっき層と、
    前記金属コア基板乃至前記金属めっき層よりなる組立体を封止する絶縁性の樹脂と、
    を備え、
    陰極側の接続用ビアにおいては、前記樹脂を前記金属めっき層に達するまで穴明けしてなるビアに導電部材が被着されてなる第１の電極を有し、
    前記金属コア基板への電気的な接続をとる陽極側の接続用ビアにおいては、前記金属酸化膜、前記導電性高分子層を有さず、且つ、前記導電性ペースト膜は設けられていず、前記樹脂を前記金属コア基板に達するまで穴明けしてなるビアに導電部材が被着されてなる第２の電極を有し、
    前記陽極側の接続用ビアにおいて、前記金属板表面の、前記第２の電極を囲繞する領域で、前記金属コア基板と一の面が当接してなる絶縁部材を備え、
    前記絶縁部材の前記一の面と反対側の面は、前記金属コア基板の表面に垂直方向の位置が、前記陽極側の接続用ビアの周辺部の前記金属めっき層の表面と同一であるか又はより高い位置にあり、且つ、前記絶縁部材の前記反対側の面は、前記第２の電極を囲繞する前記樹脂と当接しており、
    前記第２の電極の側面の少なくとも一部を覆う前記絶縁部材が、前記第２の電極と、前記陽極側の接続用ビアの周辺部の前記導電性高分子層及び前記金属めっき層との間の電気的な絶縁を確保している、ことを特徴とする印刷配線板。
  18. 前記絶縁部材が、前記金属板の表面の前記陽極側の接続用ビアの形成領域に形成され、前記金属板の表面の粗化処理のマスクとなるレジストよりなり、
    前記金属コア基板において、前記レジストが形成された領域が、前記領域の周辺の、前記金属酸化膜、前記導電性高分子層、及び前記金属めっき層が設けられる領域と異なる高さとされてなる段差を有する、ことを特徴とする請求項１７記載の印刷配線板。
  19. 前記導電性高分子層が、ポリピロール、ポリチオフェン、及び、ポリアニリンのうちの少なくとも１つよりなる、ことを特徴とする請求項１４乃至１７のいずれか一に記載の印刷配線板。
  20. 前記導電性ペースト膜が、カーボンペーストと銀ペーストの２層よりなる、ことを特徴とする請求項１４乃至１６のいずれか一に記載の印刷配線板。
  21. 前記金属めっき層が、ニッケル、銅、及び、インジウムのうちの少なくとも１つの金属のめっき層である、ことを特徴とする請求項１７記載の印刷配線板。
  22. 前記金属コア基板がアルミニウムよりなり、
    前記金属酸化膜が、酸化アルミニウム膜よりなる、ことを特徴とする請求項１４乃至１７のいずれか一に記載の印刷配線板。
  23. 前記金属酸化膜の厚さは、数百ｐｍ（ピコメートル）乃至数十ｎｍ（ナノメートル）の範囲の値とされ、前記導電性高分子層の厚さは、１乃至５０μｍ（マイクロメートル）の範囲の値とされてなる、ことを特徴とする請求項１４乃至１７のいずれか一に記載の印刷配線板。
  24. 少なくとも１つの層が、請求項１乃至２３のいずれか一に記載の前記印刷配線板を有し、前記１の層の上層及び／又は下層に、絶縁層と配線層とが交互に積層されてなる、ことを特徴とする多層配線板。
  25. 半導体チップと、
    請求項１乃至２４のいずれか一に記載の前記印刷配線板と、
    を有し、
    前記印刷配線板は、前記印刷配線板の一の面から前記一の面と反対側の他の面に貫通して設けられ内壁へ導体が形成されているスルーホールを有し、
    前記印刷配線板の一の面のそれぞれの接続用のビアに設けられた前記第１及び第２の電極は、半導体チップの第１及び第２の電源端子とそれぞれ接続され、前記印刷配線板の前記一の面の信号電極は、前記半導体チップの対応する電極と接続され、
    前記印刷配線板の他の面には、前記スルーホールで前記一の面の電極に接続された電極と、それぞれの接続用のビアに設けられた前記第１及び第２の電極を有し、
    前記印刷配線板の他の面側で、実装回路基板に接続される、ことを特徴とする半導体装置。
  26. 前記半導体チップは、前記印刷配線板の前記一の面の電極と、フリップチップボンディングで接合され、前記印刷配線板の前記他の面には球状のバンプが配列されている、ことを特徴とする請求項２５記載の半導体装置。
  27. コア基板となる金属板の表面を粗化処理する工程と、
    少なくとも前記金属板の粗化された表面上にコンデンサ用誘電体膜を形成する工程と、
    前記コンデンサ用誘電体膜の上に第１の導電層を形成する工程と、
    前記第１の導電層の表面上の、前記第１導線層への電気的な接続をとるための第１の接続用ビアの形成予定領域に対応する位置を含む範囲に、第２の導電層を形成する工程と、
    前記金属板への電気的な接続をとるための第２の接続用ビアの形成予定領域に、前記第１の導電層及び前記コンデンサ用誘電体膜の穴明け加工を行って前記第１の導電層、及び前記コンデンサ用誘電体膜を除去し、前記金属板を露出させる工程と、
    前記各工程によって形成された前記金属板乃至前記第２の導電層よりなる組立体を電気的に絶縁性の樹脂で封止する工程と、
    前記第１の接続用のビア部では、前記樹脂を穴明け加工して前記第２の導電層を露出させ、前記第２の接続用のビア部では、前記樹脂を穴明け加工して前記金属板を露出させる工程と、
    前記各ビアを含む導体パタンに導電材料を被着させる工程と、
    を含む、ことを特徴とする印刷配線板の製造方法。
  28. コア基板となる金属板の表面上の一部の領域であって、前記金属板への電気的な接続をとる領域に、絶縁部材を形成する工程と、
    前記金属板の表面の一部を前記絶縁部材で覆った状態で、前記金属板の表面を粗化処理する工程と、
    前記金属板上に前記絶縁部材を残したまま、前記絶縁部材で覆われた領域以外の、前記金属板の粗化された表面上にコンデンサ用誘電体膜を形成する工程と、
    前記金属板上に前記絶縁部材を残したまま、前記コンデンサ用誘電体膜の上に第１の導電層を形成する工程と、
    前記金属板の上に前記絶縁部材を残したまま、前記第１の導電層の表面上の、前記第１導線層への電気的な接続をとるための第１の接続用ビアの形成予定領域に対応する位置を含む範囲に、第２の導電層を形成する工程と、
    前記各工程によって形成された前記金属板乃至前記第２の導電層及び前記絶縁部材よりなる組立体を電気的に絶縁性の樹脂で封止する工程と、
    前記第１の接続用のビア部では、前記樹脂を穴明け加工して、前記第２の導電層を露出させ、前記金属板への電気的な接続をとるための第２の接続用のビア部では、前記樹脂、及び前記絶縁部材を貫通する穴明け加工を行い、前記金属板の表面の一部を露出させる工程と、
    前記各ビアを含む導体パタンに導電材料を被着させる工程と、
    を含む、ことを特徴とする印刷配線板の製造方法。
  29. コア基板となる金属板の表面上の一部の領域であって、前記金属板への電気的な接続をとる領域に、絶縁部材を形成する工程と、
    前記金属板の表面の一部を前記絶縁部材で覆った状態で、前記金属板の表面を粗化処理する工程と、
    前記金属板上に前記絶縁部材を残したまま、前記絶縁部材で覆われた領域以外の、前記金属板の粗化された表面上にコンデンサ用誘電体膜を形成する工程と、
    前記金属板上に前記絶縁部材を残したまま、前記コンデンサ用誘電体膜の上に第１の導電層を形成する工程と、
    前記金属板の上に前記絶縁部材を残したまま、前記第１の導電層を覆って第２の導電層を形成する工程と、
    前記各工程によって形成された前記金属板乃至前記第２の導電層及び前記レジストよりなる組立体を電気的に絶縁性の樹脂で封止する工程と、
    前記第１の接続用のビア部では、前記樹脂を穴明け加工して、前記第２の導電層を露出させ、前記金属板への電気的な接続をとるための第２の接続用のビア部では、前記樹脂、及び前記絶縁部材を貫通する穴明け加工を行い、前記金属板の表面の一部を露出させる工程と、
    前記各ビアを含む導体パタンに導電材料を被着させる工程と、
    を含む、ことを特徴とする印刷配線板の製造方法。
  30. 前記コンデンサ用誘電体膜が、前記金属板を構成する金属の酸化皮膜よりなる、ことを特徴とする請求項２７乃至２９のいずれか一に記載の印刷配線板の製造方法。
  31. 前記第１の導電層が、陰極の固体電解質材料をなす導電性樹脂よりなる、ことを特徴とする請求項２７乃至２９のいずれか一に記載の印刷配線板の製造方法。
  32. 前記導電性樹脂が、ポリピロール、ポリチオフェン、及び、ポリアニリンのうちの少なくとも一つの導電性高分子よりなる、ことを特徴とする項求項３１記載の印刷配線板の製造方法。
  33. 前記第２の導電層が、カーボンペーストと銀ペーストの２層よりなる、ことを特徴とする項求項２７又は２８に記載の印刷配線板の製造方法。
  34. 前記第２の導電層が、前記第１の導電層を覆って形成された金属めっき層よりなる、ことを特徴とする請求項２９記載の印刷配線板の製造方法。
  35. 前記金属めっき層が、ニッケル、銅、及び、インジウムのうちの少なくとも１つの金属のめっき層である、ことを特徴とする請求項３４記載の印刷配線板の製造方法。
  36. 前記絶縁部材の上面は、前記金属板の表面に垂直方向の高さが、前記絶縁部材の周辺の前記第１の導電層と等しいか、又は、より高い、ことを特徴とする請求項２８記載の印刷配線板の製造方法。
  37. 前記金属板において、前記絶縁部材が設けられる領域は、前記領域の周辺の、前記コンデンサ用誘電体膜、及び前記第１の導電層が設けられる領域よりも高くなるように段差が設けられている、ことを特徴とする請求項３６記載の印刷配線板の製造方法。
  38. 前記絶縁部材の上面は、前記金属板の表面に垂直方向の高さが、前記絶縁部材の周辺の前記第２の導電層と等しいか、又は、より高い、ことを特徴とする請求項２９記載の印刷配線板の製造方法。
  39. 前記金属板において、前記絶縁部材が設けられる領域は、前記領域の周囲の、前記コンデンサ用誘電体膜、前記第１の導電層、及び前記第２の導電層が設けられる領域よりも高くなるように段差が設けられている、ことを特徴とする請求項３８記載の印刷配線板の製造方法。
  40. 前記絶縁部材が、前記金属板の表面の粗化処理においてマスクとして働くレジストである、ことを特徴とする請求項２８又は２９に記載の印刷配線板の製造方法。
  41. 前記コンデンサ用誘電体膜を、数百ｐｍ（ピコメートル）乃至数十ｎｍ（ナノメートル）の膜厚で形成する、ことを特徴とする請求項２７乃至２９のいずれか一に記載の印刷配線板。
  42. 前記第１の導電層を、１乃至５０μｍ（マイクロメートル）の膜厚で形成する、ことを特徴とする請求項２７乃至２９のいずれか一に記載の印刷配線板。
JP2002185819A 2002-06-26 2002-06-26 印刷配線板及びその製造方法並びに半導体装置 Expired - Fee Related JP3711343B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002185819A JP3711343B2 (ja) 2002-06-26 2002-06-26 印刷配線板及びその製造方法並びに半導体装置
KR10-2003-0041036A KR100534966B1 (ko) 2002-06-26 2003-06-24 인쇄 배선판 및 그 제조방법 및 반도체 장치
CNB031477771A CN1258308C (zh) 2002-06-26 2003-06-24 印刷电路板及其制造方法和半导体器件
US10/602,828 US6882544B2 (en) 2002-06-26 2003-06-25 Printed circuit board, method for producing same and semiconductor device
CA002433462A CA2433462C (en) 2002-06-26 2003-06-25 Printed circuit board, method for producing same and semiconductor device
EP03014334A EP1377141B1 (en) 2002-06-26 2003-06-26 Printed circuit board, method for producing same and semiconductor device
TW092117421A TWI224490B (en) 2002-06-26 2003-06-26 Printed circuit board and its manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002185819A JP3711343B2 (ja) 2002-06-26 2002-06-26 印刷配線板及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2004031641A JP2004031641A (ja) 2004-01-29
JP3711343B2 true JP3711343B2 (ja) 2005-11-02

Family

ID=29717610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002185819A Expired - Fee Related JP3711343B2 (ja) 2002-06-26 2002-06-26 印刷配線板及びその製造方法並びに半導体装置

Country Status (7)

Country Link
US (1) US6882544B2 (ja)
EP (1) EP1377141B1 (ja)
JP (1) JP3711343B2 (ja)
KR (1) KR100534966B1 (ja)
CN (1) CN1258308C (ja)
CA (1) CA2433462C (ja)
TW (1) TWI224490B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065462B2 (en) * 1998-07-24 2006-06-20 Merilab, Inc. Vehicle wheel alignment by rotating vision sensor
CN1331220C (zh) * 2002-04-11 2007-08-08 皇家飞利浦电子股份有限公司 制造电子器件的方法和电子器件
US7430128B2 (en) * 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
JP4599997B2 (ja) * 2004-11-08 2010-12-15 凸版印刷株式会社 固体電解コンデンサを内蔵した配線基板の製造方法
JP2006147606A (ja) 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
US20090302419A1 (en) * 2004-11-26 2009-12-10 Koninklijke Philips Electronics N.V. Method of modifying surface area and electronic device
KR100656295B1 (ko) * 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
CN100544542C (zh) * 2004-12-09 2009-09-23 鸿富锦精密工业（深圳）有限公司 防止静电放电的印刷电路板
CN101010800B (zh) * 2005-07-13 2012-02-01 松下电器产业株式会社 安装基板、安装体及使用安装基板和安装体的电子设备
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP4839824B2 (ja) * 2005-12-21 2011-12-21 パナソニック株式会社 コンデンサ内蔵基板およびその製造方法
US7361568B2 (en) * 2005-12-21 2008-04-22 Motorola, Inc. Embedded capacitors and methods for their fabrication and connection
JP4731389B2 (ja) * 2006-04-21 2011-07-20 佐賀三洋工業株式会社 積層型固体電解コンデンサ及びその製造方法
US7605048B2 (en) * 2007-04-06 2009-10-20 Kemet Electronics Corporation Method for forming a capacitor having a copper electrode and a high surface area aluminum inner layer
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
KR100866577B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법
TWI373118B (en) * 2007-12-21 2012-09-21 Ind Tech Res Inst Through hole capacitor and method of manufacturing the same
CN101528008B (zh) * 2008-03-03 2012-05-23 欣兴电子股份有限公司 线路板及其制造方法
JP4525786B2 (ja) * 2008-03-31 2010-08-18 Ｔｄｋ株式会社 電子部品及び電子部品モジュール
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
CN101594740B (zh) * 2008-05-27 2012-06-06 华通电脑股份有限公司 嵌埋电子器件的电路板及其方法
KR100967103B1 (ko) 2008-06-30 2010-07-05 주식회사 하이닉스반도체 클럭생성회로 및 클럭생성방법
KR101628355B1 (ko) * 2008-10-30 2016-06-21 엘지이노텍 주식회사 임베디드 커패시터 및 그 제조방법
DE102008061928A1 (de) * 2008-12-15 2010-06-17 Polylc Gmbh & Co. Kg Organisch elektronische Schaltung
KR101204187B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US9013893B2 (en) 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
TWI405322B (zh) 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
TWI483352B (zh) * 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP5853107B2 (ja) 2012-11-21 2016-02-09 住友理工株式会社 荷重センサおよびその製造方法
DE102013005486B4 (de) * 2013-04-02 2019-02-14 Heraeus Deutschland GmbH & Co. KG Schichtstruktur mit leitfähigem Polymer zur Manipulationserkennung sowie Verfahren zu deren Herstellung
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
CN104349592B (zh) * 2013-08-09 2017-08-25 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法
CN103708412B (zh) * 2013-10-29 2016-01-20 太原科技大学 一种微机电系统封装方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP2017162913A (ja) * 2016-03-08 2017-09-14 イビデン株式会社 配線板及びその製造方法
CN107665879A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 器件载体及包括所述器件载体的电子系统
US10361149B2 (en) * 2016-08-10 2019-07-23 Qualcomm Incorporated Land grid array (LGA) packaging of passive-on-glass (POG) structure
JP2019021879A (ja) * 2017-07-21 2019-02-07 日本特殊陶業株式会社 配線基板及びプレーナトランス
KR102154313B1 (ko) * 2017-08-24 2020-09-09 동우 화인켐 주식회사 필름 안테나 및 이를 포함하는 디스플레이 장치
CN114080104B (zh) * 2020-08-19 2022-09-27 荣耀终端有限公司 电路板组件及电子设备
WO2022230353A1 (ja) * 2021-04-30 2022-11-03 株式会社村田製作所 集積型コンデンサおよび集積型コンデンサの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JP2765462B2 (ja) 1993-07-27 1998-06-18 日本電気株式会社 固体電解コンデンサおよびその製造方法
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
DE19847946A1 (de) * 1998-10-09 2000-04-27 Siemens Ag Mehrlagen-Leiterplatte mit integriertem Kondensator
CN101232778B (zh) * 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
JP2001320171A (ja) 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6473293B2 (en) * 2000-10-12 2002-10-29 Matsushita Electric Industrial Co., Ltd. Capacitor unit, method for producing the same, and solid electrolytic capacitor
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock

Also Published As

Publication number Publication date
JP2004031641A (ja) 2004-01-29
EP1377141A3 (en) 2005-10-19
TWI224490B (en) 2004-11-21
EP1377141B1 (en) 2011-11-30
CN1258308C (zh) 2006-05-31
US6882544B2 (en) 2005-04-19
EP1377141A2 (en) 2004-01-02
KR100534966B1 (ko) 2005-12-08
CA2433462A1 (en) 2003-12-26
CN1471353A (zh) 2004-01-28
KR20040002664A (ko) 2004-01-07
CA2433462C (en) 2006-09-12
TW200405785A (en) 2004-04-01
US20040246690A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JP3711343B2 (ja) 印刷配線板及びその製造方法並びに半導体装置
US7317610B2 (en) Sheet-shaped capacitor and method for manufacture thereof
US20070074895A1 (en) Printed circuit board and manufacturing method thereof
JP4019837B2 (ja) 固体電解コンデンサ及びその製造方法
WO2006082838A1 (ja) 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器
JP4508193B2 (ja) 実装基板、実装体とそれを用いた電子機器
TW200822302A (en) Package substrate having embedded capacitor
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
EP1372168A1 (en) Solid electrolytic capacitor and method of manufacturing the capacitor
JP2008227266A (ja) キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP2002237431A (ja) 固体電解コンデンサ及びその製造方法
JP2006147607A (ja) 印刷配線板及びその製造方法並びに半導体装置
JP4745264B2 (ja) キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP4558257B2 (ja) 固体電解コンデンサ
JP4985136B2 (ja) 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP4337423B2 (ja) 回路モジュール
JP2005294291A (ja) 固体電解コンデンサ、その製造方法、および複合電子部品
WO2023157426A1 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板
JP2005236090A (ja) 固体電解コンデンサ及び伝送線路素子とそれらの製造方法とそれらを用いた複合電子部品
JP4795860B2 (ja) コンデンサ、配線基板
JP4515160B2 (ja) キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子
JP4161686B2 (ja) シート形電子部品モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees