JP2008227266A - キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 - Google Patents

キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2008227266A
JP2008227266A JP2007065138A JP2007065138A JP2008227266A JP 2008227266 A JP2008227266 A JP 2008227266A JP 2007065138 A JP2007065138 A JP 2007065138A JP 2007065138 A JP2007065138 A JP 2007065138A JP 2008227266 A JP2008227266 A JP 2008227266A
Authority
JP
Japan
Prior art keywords
capacitor
built
level package
wafer level
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007065138A
Other languages
English (en)
Other versions
JP4869991B2 (ja
Inventor
Kenji Shioga
健司 塩賀
Kazuaki Kurihara
和明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007065138A priority Critical patent/JP4869991B2/ja
Publication of JP2008227266A publication Critical patent/JP2008227266A/ja
Application granted granted Critical
Publication of JP4869991B2 publication Critical patent/JP4869991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】キャパシタ内蔵ウェハレベルパッケージ及びその製造方法に関し、低コストに製造することができ、再配線層の引き回し自由度が大きく、且つ、大容量のキャパシタを内蔵したウェハレベルパッケージ及びそれを製造する方法を提供しようとする。
【解決手段】ウェハに形成された半導体集積回路素子の電源用電極１９に電気的に接続される弁金属材料からなる陽極１８Ａ及び弁金属材料からなる陽極１８Ａの表面に形成されたキャパシタの誘電体膜である陽極酸化皮膜及び半導体集積回路素子の接地用電極２０に電気的に接続され且つ弁金属材料からなる陽極１８Ａとの間で前記陽極酸化皮膜を挟む導電性高分子材料からなる陰極１８Ｂをもって構成されたシート状キャパシタ１８と、ウェハ上に在ってシート状キャパシタ１８を含むと共に各電気的配線を集約する再配線層１６とを備える。
【選択図】 図４

Description

本発明は、半導体装置に実装された半導体集積回路素子の近傍に在って高周波領域、例えば、ＧＨｚ帯に於ける安定動作に寄与するデカップリングキャパシタを内蔵したウェハレベルパッケージ及びその製造方法に関する。
現在、マイクロプロセッサをはじめとする半導体集積回路素子に於いて、動作速度の高速化と低消費電力化が図られている。
ＧＨｚ帯の高周波領域に於いて、しかも、低電圧で半導体集積回路素子を安定して動作させる為には、負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制すると共に電源の高周波ノイズを除去することが極めて重要である。
従来の半導体パッケージ基板上では、電源電圧変動および電源およびグラウンドラインに重畳する基板内の高周波ノイズに起因する半導体集積回路素子の誤動作を防止する為、デカップリングキャパシタとして、積層チップキャパシタが半導体集積回路素子の近傍に実装されている。
この目的で用いるキャパシタとしては、大容量化及びＧＨｚ以上の高周波領域に於ける低インダクタンス化を両立したものを必要とするのであるが、前記実装形態ではチップキャパシタと半導体集積回路素子間で配線を引き回さなければならず、それによる寄生インダクタンスが生成されることから，高速動作の半導体集積回路素子に対する電源電圧変動の抑止、及び、高周波リップルを吸収する機能は著しく低下する。
そこで、半導体集積回路素子の直下にキャパシタを配置し、半導体集積回路素子に給電する電源及びグラウンドラインからキャパシタまでの配線引き回しを最短にすることでインダクタンスを低減することを可能にする技術が知られている。
図１２は半導体集積回路素子の直下にキャパシタを配置した半導体装置を表す要部切断側面図であり、図に於いて、１はマザーボード、２はパッケージ基板、３はキャパシタ内蔵インターポーザ、４はキャパシタ、５は半導体集積回路素子をそれぞれ示している。
図から明らかであるが、半導体集積回路素子５の直下には、キャパシタ４を内蔵したキャパシタ内蔵インターポーザ３が配設されているので、半導体集積回路素子５とキャパシタ４とは至近距離に在り、諸配線の引き回しは存在しない。
また、半導体集積回路素子の至近にキャパシタを配置する他の手段として、半導体集積回路素子の上にキャパシタを作り込むか、若しくは、埋め込み、半導体集積回路素子とキャパシタを一体化することでモジュール化する技術が提案されている（例えば、特許文献１或いは特許文献２を参照。）。
しかしながら，半導体集積回路素子上に形成された再配線層の上に更にスパッタリング法やＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等でキャパシタを作り込むプロセスを導入することは，製造歩留まりが低下する要因となり，リスクが大きく、コストアップに結びつくことになる。
更にまた、ウェハレベルパッケージ内の半導体集積回路素子上に導体及び樹脂層で形成される再配線層に従来から多用されている積層チップキャパシタを配設することも考えられる。
図１３は半導体集積回路素子の再配線層に積層チップキャパシタを配置した半導体装置を表す要部切断側面図であり、図に於いて、５は半導体集積回路素子、６は再配線層、７は積層チップキャパシタをそれぞれ示している。
通常、積層チップキャパシタ７は高さが０．６〜２ｍｍ、大容量のものになると確実に１ｍｍ以上になるので、図１３に見られる構成は積層チップキャパシタ７の高さ、配置エリアが問題になるのは勿論のこと、ファンアウト（ｆａｎ ｏｕｔ）が制約されるなど実現に課題が多く、そして、製造面でも困難な技術を必要とし、低コスト化を期待することはできない。
更にまた、積層チップキャパシタ７の上部への電極ビア引き出しプロセスは実施が難しいので、チップサイズのパッケージに於ける最上部に他の能動部品やチップキャパシタのような受動部品を搭載してモジュール化する旨の提案もなされている。
特開２００５−２９４４５１号公報 特開２００６−０５９９５７号公報
本発明では、低コストに製造することができ、再配線層の引き回し自由度が大きく、且つ、大容量のキャパシタを内蔵したウェハレベルパッケージ及びそれを製造する方法を提供しようとする。
本発明に依るキャパシタ内蔵ウェハレベルパッケージ及びその製造方法に於いては、ウェハに形成された半導体集積回路素子の電源用電極に電気的に接続される弁金属材料からなる陽極及び前記弁金属材料からなる陽極の表面に形成されたキャパシタの誘電体膜である陽極酸化皮膜及び前記半導体集積回路素子の接地用電極に電気的に接続され且つ前記弁金属材料からなる陽極との間で前記陽極酸化皮膜を挟む導電性高分子材料からなる陰極をもって構成されたシート状キャパシタと、前記ウェハ上に在って前記シート状キャパシタを含むと共に各電気的配線を集約する再配線層とを備えることが基本になっている。
前記手段を採ることに依り、本発明のキャパシタ内蔵ウェハレベルパッケージは、従来から各種産業分野で多用されてきた陽極酸化技術を用いて作製した誘電体皮膜を用いた平面状電解キャパシタを内蔵した構造を実現しているので、半導体集積回路素子のごく至近に大容量のキャパシタを実装することが可能となり、そして、両者の距離が最短になるのは必然であるから、キャパシタの低インダクタンス化を容易に達成することができる。
また、本発明に依るキャパシタの実装形態は、従来のキャパシタに於ける要求インピーダンスを大きく凌駕している為、従来、半導体集積回路素子の周囲に実装していたコンデンサ部品を大幅に削減することができ、キャパシタを必要とするパッケージの低コスト化に寄与できる。
更にまた、従来のコンセプトによる受動部品内蔵ウェハレベルパッケージと比較した場合、作り込みではなく、別に作製した平面状電解キャパシタを内蔵し、そして、接地端子及び電源端子を外部に導出していること、ウェハ内各部分のＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）と電解キャパシタの良否を別個に検査して選別できるのでパッケージの製造歩留りは向上する。
本発明のキャパシタ内蔵ウェハレベルパッケージでは，アルミニウム箔の表面に陽極酸化によって形成された酸化皮膜を誘電体層とし、陰極として導電性高分子膜を使用したシート状の導電性高分子キャパシタを半導体集積回路素子からなる半導体装置が形成されたシリコンウェハ上に接着することで実装し，キャパシタの陽極及び陰極を電極ビアとして引き出している。
キャパシタの実装形態としては、半導体集積回路素子の電源、接地を導体及び樹脂膜からなる再配線層に集約し、キャパシタの陰極及び陽極に接続している。
図１乃至図４は本発明のキャパシタ内蔵ウェハレベルパッケージを製造する工程を説明する為の工程要所に於けるパッケージを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
図１（Ａ）参照
（１）
フォトリソグラフィ法を用いることに依り、集積回路形成済みのシリコン基板１１を覆うＳｉＮからなるパッシベーション膜１２の所要箇所に開口を形成し、シリコン基板１１に作り込まれた半導体集積回路に導電接続される電極パッド１３を形成する。
図１（Ｂ）参照
（２）
全面にポリイミドからなる樹脂膜１４を形成し、フォトリソグラフィ法を用いることに依り、電極パッド１３に対応する開口１４Ａを形成する。
図１（Ｃ）参照
（３）
開口１４Ａを埋め、樹脂膜１４上に展延するＣｕからなる配線１５を形成する。
図２参照
（４）
必要に応じ、樹脂膜１４及びＣｕからなる配線１５を更に積層形成し、この積層体を再配線層１６とする。
（５）
この再配線層１６の所要箇所、即ち、シート状キャパシタが搭載されて貼り合わせ接着されるべき箇所の樹脂膜１４に開口を形成し、Ｃｕからなる配線１５とコンタクトする銀ペースト膜１７を形成する。
図３参照
（６）
シート状キャパシタについては、後に具体的に説明するが、表面に陽極酸化皮膜（図示せず）、即ち、誘電体膜が形成されたアルミニウム箔からなる陽極１８Ａ、導電性高分子からなる陰極１８Ｂから成っていて、そのシート状キャパシタ１８を導電性接着材料である銀ペースト膜１７を用いて再配線層１６に貼り合せて接着し、且つ、硬化させる。尚、ここに例示したシート状キャパシタ１８の厚さＳは０．１ｍｍ〜０．１５ｍｍである。また、前記導電性接着材料としては、銀ペーストに限定されることなく、例えば、カーボンのペーストや異方導電性フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）を使用することができる。
（７）
シート状キャパシタ１８は樹脂膜１４で埋め込み、また、樹脂膜１４には所要の電極を形成する為の開口が形成される。
図４参照
（８）
電源用電極１９、接地用電極２０、信号用電極２１などの外部接続端子を形成してキャパシタ内蔵ウェハレベルパッケージを完成する。
図５はシート状キャパシタを作製する場合について説明する為の説明図であり、（Ａ）はキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図であり、また、（Ｂ）はシート状キャパシタの要部切断側面図であり、図１乃至図４に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
シート状キャパシタ１８の陽極１８Ａにアルミニウム箔を使用する場合、図５（Ｂ）に示してあるようにアルミニウム箔からなる陽極１８Ａの表面はエッチング処理を行なって多孔質構造にすることが好ましい。これに依り、陽極酸化皮膜１８Ｃの実効表面積が増大してキャパシタ容量は著しく増大する。
アルミニウム箔からなる陽極１８Ａに陽極酸化皮膜１８Ｃを形成するには、アジピン酸アンモニウムや五ホウ酸アンモニウムなどの水溶液中で陽極化成処理を行なって陽極酸化皮膜１８Ｃ（キャパシタ誘電体膜）を形成する。
次に、導電性高分子からなる陰極１８Ｂを形成するには、陽極酸化皮膜１８Ｃの表面にポリピロールやポリエチレンジオキシチオフェンなどの導電性高分子層を形成するとキャパシタの陰極１８Ｂが実現される。
本発明のキャパシタ内蔵ウェハレベルパッケージに於いては、シート状キャパシタ１８の配置や積層数、或いは、諸電極、即ち、電源用電極１９、接地用電極２０、信号用電極２１の取り出し方などについて多くの改変が可能であり、前記説明したところに限定されるものではないので。次に、その若干例について説明する。
図６は本発明の一実施の形態を説明する為のキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図であり、図１乃至図５に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
この例では、アルミニウム箔からなる陽極１８Ａは、その両端が表出され、且つ、銀ペースト膜１７で接着され、電源用電極１９を介して電圧が印加されるようになっていて、また、シリコン基板１１側に在る導電性高分子からなる陰極１８Ｂは複数箇所でシリコン基板１１上の電極パッド１３と接続され、そして、表面側に在る導電性高分子からなる陰極１８Ｂは複数箇所で信号用電極２０と接続されている。尚、ここで用いたシート状キャパシタ１８の厚さＳは０．１ｍｍ〜０．１５ｍｍである。
図７は発明の一実施の形態を説明する為のキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図であり、図１乃至図５に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
この例では、アルミニウム箔からなる陽極１８Ａがシリコン基板１１側も表面側も複数に分断されている点が図６について説明した実施の形態と異なっている。
図８は本発明の一実施の形態を説明する為のキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図であり、図１乃至図７に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
この例では、図３乃至図５について説明したシート状キャパシタ１８が複数、ここでは２層が積層された構成を採っている。尚、シート状キャパシタ１８は２層に限られることなく、更に層数を増すことができる。
図９は図４について説明したキャパシタ内蔵ウェハレベルパッケージを俯瞰した要部上面図であり、図１乃至図８に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
図９に依れば、電源用電極１９、接地用電極２０、信号用電極２１の配置が明瞭に看取される。
図１０は図４について説明したキャパシタ内蔵ウェハレベルパッケージに於けるシート状キャパシタを表出させて俯瞰した要部上面図であり、図１乃至図９に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
図１０に依れば、シート状キャパシタ１８の一方の側縁に位置する陽極１８Ａが電源用電極１９と接続され、また、陰極１８Ｂに於ける上記一方の側縁と反対側の側縁近傍に接地用電極２０を接続してあることが看取される。
前記したところから、本発明に依るキャパシタ内蔵ウェハレベルパッケージでは、半導体装置に於ける電源用電極１９、接地用電極２０、信号用電極２１は再配線層１６に集約され、シート状キャパシタ１８の陽極１８Ａ及び陰極１８Ｂと接続される構造になっていること理解されよう。
図１乃至図４について説明した工程を経て作製されたキャパシタ内蔵ウェハレベルパッケージを実施例１として具体的に説明する。
厚さ０．１ｍｍのアルミニウム箔の表面を電解エッチング処理を施して多孔質構造とし、フッ硝酸および蒸留水で洗浄した後、純水１０００ｍｌに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行ってアルミニウム酸化皮膜を形成する。その化成時に於ける液温度は８５℃、化成電圧は１００Ｖとし，電流は０．３Ａ、電圧印加時間は２０分にした。
次に、陽極酸化膜表面にポリエチレンジオキシチオフェンとスチレンスルホン酸を含む溶液を塗布し乾燥させ、これを3 回繰り返し，膜厚を２０μｍにした。尚、この際、キャパシタの陽極となる部分には保護用マスクを予め形成した。
上記の工程とは別に、半導体装置上に窒化シリコンからなるパッシベーション膜とアルミニウム電極パッドを形成したあるシリコンウェハに上記キャパシタと接続するための電極パッドを形成する。
まず，スピンコート法を用い、２５００ｒｐｍで３０秒の条件で感光性ポリイミド樹脂ワニスを塗布して厚さ６μｍに成膜する。
温度１２０℃でプリベークした後、露光及び現像工程を経て、温度３５０℃の本ベークを行ない半導体装置の電極パッドに対応する開口をもつ厚さ３μｍのポリイミド樹脂膜を形成する。
スパッタリング法を用いてＣｒ膜及びＣｕ膜を成膜し、所要箇所にレジスト保護膜を形成してから、Ｃｕめっきを行ってキャパシタのアルミニウムからなる陽極及び導電性高分子からなる陰極に電気的接続する為の導体ビアを引き出し、この工程を繰り返して再配線層の電源層とグランド層を集約する。また，信号用電極は、そのまま上方へ引き出す。
印刷法を用い、キャパシタの陽極および陰極に対応する位置に導電性接着材料層である銀ペーストを塗布してパターニングし、これに，前記シート状キャパシタを接着して硬化する。この場合の硬化条件は大気中で２００℃、２０分である。
シート状キャパシタ上部の絶縁保護膜としては感光性ポリイミド樹脂を使用する。上記同様、３μｍ厚のポリイミド樹脂膜を形成し、スパッタリング法でＣｒ膜及びＣｕ膜を成膜し、所要箇所にレジスト保護膜を形成してからＣｕめっきを行って，キャパシタのアルミニウムからなる陽極及び導電性高分子からなる陰極に電気的接続する為の導体ビアを引き出してキャパシタ内蔵ウェハレベルパッケージを完成させた。
実施例１におけるキャパシタ陽極材料であるアルミニウム箔をニオブ箔に代替する。その場合、ニオブ箔を酸及び蒸留水で洗浄し、キャパシタの陽極側導電引出し部分に保護マスクを形成した後、リン酸溶液中で陽極化成を行ない、ニオブ箔にニオブ酸化皮膜を形成した。この場合、化成時の液温度は９０℃、化成電圧は１５０Ｖとし、電流は０．６Ａ、電圧印加時間は１０分である。
この後、実施例１と同じ工程を経てキャパシタ内蔵ウェハレベルパッケージを完成させた。ニオブ酸化皮膜の比誘電率は約４２であり、アルミニウム酸化皮膜の比誘電率である約８と比較すると遙に大きく、キャパシタを大容量化することができる。
キャパシタの誘電体膜を作製する場合、電解エッチング処理によって表面を多孔質構造にした厚さ０．１５ｍｍのアルミニウム箔をフッ硝酸及び蒸留水で洗浄した後、純水１０００ｍｌに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行なってアルミニウム酸化皮膜を形成した。この場合、化成時の液温度は８５℃、化成電圧は１００Ｖとし，電流は０．３Ａ、電圧印加時間は２０分にした。
次に，陽極酸化膜表面にポリピロールを含む溶液を塗布し乾燥させる。これを５回繰り返し，膜厚を５０μｍとした。
実施例１と同様な工程を経て、半導体装置が形成されたシリコンウェハに上記キャパシタと接続するための電極パッドを形成する。
キャパシタの陽極および陰極に対応する位置の電極パッドにＡＣＦを貼り、１７０℃、２０秒の加熱、１ＭＰａ／ｃｍ2 の加圧をしながら、シート状キャパシタを接着し、この後、実施例１と同様な工程を経てキャパシタ内蔵ウェハレベルパッケージを完成させた。
表面に電解エッチング処理によって多孔質構造を形成した厚さ 0.1ｍｍのアルミニウム箔をフッ硝酸および蒸留水で洗浄した後、純水１０００ｍｌに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行なって表面にアルミニウム酸化皮膜を形成する。この際、化成時の液温度は８５℃、化成電圧は１００Ｖとし、電流は 0.3Ａ、電圧印加時間は２０分とした。
次に，アルミニウム酸化皮膜表面にポリエチレンジオキシチオフェンとスチレンスルホン酸を含む溶液を塗布し乾燥させる。これを３回繰り返し、膜厚を２０μｍにした。尚、この際、キャパシタの陽極側導電引出し部分には保護マスクを形成した。
前記のようにして作製されたシート状キャパシタの二つを図８について説明したように積層し、実施例１と同様な方法、即ち、銀ペースト膜を用いて接着し、大容量のシート状キャパシタをもつキャパシタ内蔵ウェハレベルパッケージを完成させた。
図１１は本発明に依るシート状キャパシタのインピーダンス特性を他の種類のキャパシタに於けるそれと比較して表した線図であり、縦軸にはインピーダンス（Ω）を、横軸には周波数（Ｈｚ）をそれぞれ採ってある。
図からすると、本発明に依るキャパシタの高周波域に於けるインピーダンス特性は従来の各種キャパシタのインピーダンス特性を全て凌駕する優れた特性を示していることが看取されよう。
通常、キャパシタのインピーダンス特性では、インピーダンスが最も低い点が共振周波数であり、この点を境に、共振点未満では容量性（キャパシティブ）、共振点を越えると誘導性（インダクティブ）となることが良く知られている。
従って、キャパシタのデカップリング機能を最高度に発揮できる低インピーダンスのキャパシタを実現するには、高容量、且つ、低インダクタンスにすることが必須であり、そこで、従来は、各種キャパシタを用いてインピーダンスカーブを合成し、なるべくインピーダンスを小さくする方向で部品を選ぶようにして来た。
一般に、キャパシタの内部構造に起因することが多いのであるが、大容量キャパシタに於いては、共振点が低く、高周波域で誘導性をもつ為、インピーダンスは大きくなり、逆に、小容量キャパシタは、共振点は高いが、容量が小さいので、全体のインピーダンスは大きくなる。
本発明に依るキャパシタは、図から明らかなように、従来のキャパシタに於けるインピーダンスカーブに比較して遙に優れているので、その実装方法や内部構造に改変を加えることで共振点を制御すれば、インピーダンスカーブも良い方向に制御することができるから、更なる低インピーダンス化が可能になる。
本発明のキャパシタ内蔵ウェハレベルパッケージを製造する工程を説明する為の工程要所に於けるパッケージを表す要部切断側面図である。 本発明のキャパシタ内蔵ウェハレベルパッケージを製造する工程を説明する為の工程要所に於けるパッケージを表す要部切断側面図である。 本発明のキャパシタ内蔵ウェハレベルパッケージを製造する工程を説明する為の工程要所に於けるパッケージを表す要部切断側面図である。 本発明のキャパシタ内蔵ウェハレベルパッケージを製造する工程を説明する為の工程要所に於けるパッケージを表す要部切断側面図である。 シート状キャパシタを作製する場合について説明する為のキャパシタ内蔵ウェハレベルパッケージの要部説明図である。 本発明の一実施の形態を説明する為のキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図である。 本発明の一実施の形態を説明する為のキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図である。 本発明の一実施の形態を説明する為のキャパシタ内蔵ウェハレベルパッケージを表す要部切断側面図であり、 図６について説明したキャパシタ内蔵ウェハレベルパッケージを俯瞰した要部上面図である。 図６について説明したキャパシタ内蔵ウェハレベルパッケージに於けるシート状キャパシタを表出させて俯瞰した要部上面図である。 本発明に依るシート状キャパシタのインピーダンス特性を他の種類のキャパシタに於けるそれと比較して表した線図である。 半導体集積回路素子の直下にキャパシタを配置した半導体装置を表す要部切断側面図である。 半導体集積回路素子の再配線層に積層チップキャパシタを配置した半導体装置を表す要部切断側面図である。
符号の説明
１１ シリコン基板
１２ パッシベーション膜
１３ 電極パッド
１４ 樹脂膜
１４Ａ 開口
１５ 配線
１６ 再配線層
１７ 銀ペースト膜
１８ シート状キャパシタ
１８Ａ 陽極
１８Ｂ 陰極
１８Ｃ 陽極酸化皮膜
１９ 電源用電極
２０ 接地用電極
２１ 信号用電極

Claims (4)

  1. ウェハに形成された半導体集積回路素子の電源用電極に電気的に接続される弁金属材料からなる陽極及び前記弁金属材料からなる陽極の表面に形成されたキャパシタの誘電体膜である陽極酸化皮膜及び前記半導体集積回路素子の接地用電極に電気的に接続され且つ前記弁金属材料からなる陽極との間で前記陽極酸化皮膜を挟む導電性高分子材料からなる陰極をもって構成されたシート状キャパシタと、
    前記ウェハ上に在って前記シート状キャパシタを含むと共に各電気的配線を集約する再配線層と
    を備えてなることを特徴とするキャパシタ内蔵ウェハレベルパッケージ。
  2. 弁金属材料からなる陽極を電源用電極に、且つ、導電性高分子材料からなる陰極を接地用電極にそれぞれ接続する導電性接着材料が銀又はカーボンのペースト、或いは、両者を混合したペーストであること
    を特徴とする請求項１記載のキャパシタ内蔵ウェハレベルパッケージ。
  3. 弁金属材料からなる陽極を電源用電極に、且つ、導電性高分子材料からなる陰極を接地用電極にそれぞれ接続する導電性接着材料が異方導電性フィルムであること
    を特徴とする請求項１記載のキャパシタ内蔵ウェハレベルパッケージ。
  4. 半導体集積回路素子が組み込まれたウェハ上に電気的配線層を形成する工程と、 前記電気的配線層の適所に導電性接着材料層を形成する工程と、
    前記導電性接着材料層にシート状キャパシタに於ける導電性高分子材料からなる陰極を接着する工程と、
    前記シート状キャパシタの陽極と陰極とに別個に電気的接続される配線を形成する工程と、
    前記シート状キャパシタの上方に外部接続用端子を導出する工程と が含まれてなることを特徴とするキャパシタ内蔵ウェハレベルパッケージの製造方法。
JP2007065138A 2007-03-14 2007-03-14 キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 Expired - Fee Related JP4869991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007065138A JP4869991B2 (ja) 2007-03-14 2007-03-14 キャパシタ内蔵ウェハレベルパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007065138A JP4869991B2 (ja) 2007-03-14 2007-03-14 キャパシタ内蔵ウェハレベルパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008227266A true JP2008227266A (ja) 2008-09-25
JP4869991B2 JP4869991B2 (ja) 2012-02-08

Family

ID=39845513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007065138A Expired - Fee Related JP4869991B2 (ja) 2007-03-14 2007-03-14 キャパシタ内蔵ウェハレベルパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4869991B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079725A (ja) * 2010-09-30 2012-04-19 Teramikros Inc 半導体装置及びその製造方法
WO2017195639A1 (ja) * 2016-05-13 2017-11-16 株式会社村田製作所 ウエハレベルパッケージおよびキャパシタ
JP2018515909A (ja) * 2015-03-25 2018-06-14 日本テキサス・インスツルメンツ株式会社 容量性構造のための導電性スルーポリマービア
KR20180091704A (ko) 2016-12-28 2018-08-16 가부시키가이샤 노다스크린 박막 캐패시터, 및 반도체 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067630A (ko) 2020-11-17 2022-05-25 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216755A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器
JP2006310419A (ja) * 2005-04-27 2006-11-09 Casio Comput Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216755A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器
JP2006310419A (ja) * 2005-04-27 2006-11-09 Casio Comput Co Ltd 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079725A (ja) * 2010-09-30 2012-04-19 Teramikros Inc 半導体装置及びその製造方法
KR101256321B1 (ko) 2010-09-30 2013-04-18 가부시키가이샤 테라미크로스 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법
JP2018515909A (ja) * 2015-03-25 2018-06-14 日本テキサス・インスツルメンツ株式会社 容量性構造のための導電性スルーポリマービア
WO2017195639A1 (ja) * 2016-05-13 2017-11-16 株式会社村田製作所 ウエハレベルパッケージおよびキャパシタ
CN109075134A (zh) * 2016-05-13 2018-12-21 株式会社村田制作所 晶圆级封装及电容器
JPWO2017195639A1 (ja) * 2016-05-13 2019-03-28 株式会社村田製作所 ウエハレベルパッケージおよびキャパシタ
US10727295B2 (en) 2016-05-13 2020-07-28 Murata Manufacturing Co., Ltd. Wafer level package and capacitor
CN109075134B (zh) * 2016-05-13 2022-04-01 株式会社村田制作所 晶圆级封装及电容器
KR20180091704A (ko) 2016-12-28 2018-08-16 가부시키가이샤 노다스크린 박막 캐패시터, 및 반도체 장치
US20180261665A1 (en) * 2016-12-28 2018-09-13 Noda Screen Co., Ltd. Thin film capacitor and semiconductor device

Also Published As

Publication number Publication date
JP4869991B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
US7846852B2 (en) Method for manufacturing capacitor embedded in interposer
KR100534966B1 (ko) 인쇄 배선판 및 그 제조방법 및 반도체 장치
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
US8035981B2 (en) Semiconductor device and manufacturing method of the same
US20100264951A1 (en) Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JP4869991B2 (ja) キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JPWO2007007830A1 (ja) 実装基板、実装体とそれを用いた電子機器
KR20220116559A (ko) 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판
US7863706B2 (en) Circuit system with circuit element
JP6669513B2 (ja) 回路基板および回路基板の製造方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP5094726B2 (ja) 半導体チップの製造方法
JP4745264B2 (ja) キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法
JP2002237431A (ja) 固体電解コンデンサ及びその製造方法
JP4910747B2 (ja) キャパシタの製造方法
JP5109321B2 (ja) キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
JP2009295634A (ja) 固体電解コンデンサ
JP2009224555A (ja) 電解キャパシタ及びその製造方法並びに配線基板
JP4558257B2 (ja) 固体電解コンデンサ
JP5505358B2 (ja) キャパシタ内蔵インターポーザモジュール
JP4341676B2 (ja) コンデンサ
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP5210672B2 (ja) コンデンサ部品
JP5029299B2 (ja) キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees