JP2006310419A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006310419A JP2006310419A JP2005128865A JP2005128865A JP2006310419A JP 2006310419 A JP2006310419 A JP 2006310419A JP 2005128865 A JP2005128865 A JP 2005128865A JP 2005128865 A JP2005128865 A JP 2005128865A JP 2006310419 A JP2006310419 A JP 2006310419A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric film
- semiconductor device
- manufacturing
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜5上に形成された下部電極8の容量素子形成領域上面に導電性接着層11を形成する。次に、導電性接着層11の上面に予め別の基板を用いて形成した強誘電体膜12を接着する。この場合、下部電極8上への強誘電体膜を有する容量素子の形成は、導電性接着層11の上面に予め別の基板に形成した強誘電体膜12を接着するだけであるので、強誘電体膜12を形成する際の処理温度が比較的高温であっても、保護膜5が熱的ダメージを受けることはない。
【選択図】 図1
Description
なお、図18に示す工程において、レジスト膜42を剥離した後に、図21に示すように、強誘電体膜12の上面に、支持シート34の下面に設けられた接着層43を接着し、次いで、基板41をエッチングまたは研磨して除去し、次いで、接着層43下の強誘電体膜12を図6に示す導電性接着層11の上面に接着して配置し、次いで、支持シート34および接着層43をエッチングまたは剥離して除去するようにしてもよい。
2a、2b 接続パッド
3 絶縁膜
5 保護膜
6 薄膜容量素子
8 下部電極
10 下層配線
11 導電性接着層
12 強誘電体膜
13 絶縁膜
16 上部電極
18a、18b 上層配線
19a、19b 柱状電極
20 封止膜
21a、21b 半田ボール
34 支持シート
Claims (15)
- 上面に複数の接続パッドを有する半導体基板上に樹脂からなる絶縁膜を形成する工程と、
前記絶縁膜上に下部電極を含む下層配線を前記接続パッドに接続させて形成する工程と、
前記半導体基板とは別の誘電体膜形成用基板を用いて形成された強誘電体膜を用意する工程と、
前記下部電極上に前記強誘電体膜を配置する工程と、
前記強誘電体膜上に上部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の発明において、前記誘電体膜形成用基板はシリコン基板からなることを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記強誘電体膜を用意する工程は、前記誘電体膜形成用基板上に前記強誘電体膜を成膜し、パターニングする工程と、パターニングされた前記強誘電体膜を支持シートに支持させる工程と、前記誘電体膜形成用基板を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
- 請求項3に記載の発明において、前記誘電体膜形成用基板除去工程は、前記誘電体膜形成用基板をエッチングして除去する工程を含む。
- 請求項3に記載の発明において、前記誘電体膜形成用基板除去工程は、前記誘電体膜形成用基板を研磨して除去する工程を含む。
- 請求項3に記載の発明において、前記強誘電体膜配置工程は、前記支持シートに支持された前記強誘電体膜を前記下部電極上に転写する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項6に記載の発明において、前記転写工程は、前記強誘電体膜を前記下部電極上に導電性接着層を介して接着する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項7に記載の発明において、前記転写工程は、前記強誘電体膜を前記下部電極上に接着した後に、前記支持シートを除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項8に記載の発明において、前記支持シート除去工程は、前記支持シートをエッチングして除去する工程を含む。
- 請求項8に記載の発明において、前記支持シート除去工程は、前記支持シートを剥離して除去する工程を含む。
- 請求項3に記載の発明において、前記強誘電体膜配置工程は、前記支持シートに支持されたまたは単独の前記強誘電体膜をピックアップマシーンを用いてピックアップして前記下部電極上に配置する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記強誘電体膜配置工程は、前記強誘電体膜を前記下部電極上に導電性接着層を介して接着する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記強誘電体膜を覆う別の絶縁膜を形成し、前記別の絶縁膜上に前記上部電極を含む上層配線を前記強誘電体膜に接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項13に記載の発明において、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項14に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128865A JP4784141B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128865A JP4784141B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006310419A true JP2006310419A (ja) | 2006-11-09 |
JP4784141B2 JP4784141B2 (ja) | 2011-10-05 |
Family
ID=37476994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005128865A Expired - Fee Related JP4784141B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4784141B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227266A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 |
CN102446888A (zh) * | 2010-09-30 | 2012-05-09 | 兆装微股份有限公司 | 具有多层布线结构的半导体装置及其制造方法 |
JP2015103724A (ja) * | 2013-11-27 | 2015-06-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186235A (ja) * | 1994-12-16 | 1996-07-16 | Texas Instr Inc <Ti> | 半導体装置の製造方法 |
JPH11340419A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2000235979A (ja) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | 半導体装置 |
-
2005
- 2005-04-27 JP JP2005128865A patent/JP4784141B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186235A (ja) * | 1994-12-16 | 1996-07-16 | Texas Instr Inc <Ti> | 半導体装置の製造方法 |
JPH11340419A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2000235979A (ja) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227266A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 |
CN102446888A (zh) * | 2010-09-30 | 2012-05-09 | 兆装微股份有限公司 | 具有多层布线结构的半导体装置及其制造方法 |
KR101256321B1 (ko) | 2010-09-30 | 2013-04-18 | 가부시키가이샤 테라미크로스 | 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법 |
TWI485831B (zh) * | 2010-09-30 | 2015-05-21 | Tera Probe Inc | 具有多層配線構造之半導體裝置及其製造方法 |
US9252099B2 (en) | 2010-09-30 | 2016-02-02 | Tera Probe, Inc. | Semiconductor device having multilayer wiring structure and manufacturing method of the same |
JP2015103724A (ja) * | 2013-11-27 | 2015-06-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4784141B2 (ja) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611943B2 (ja) | 半導体装置 | |
TW577160B (en) | Semiconductor device and manufacturing method thereof | |
US8536691B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5496445B2 (ja) | 半導体装置の製造方法 | |
JP4851794B2 (ja) | 半導体装置 | |
JP5313626B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US20070178686A1 (en) | Interconnect substrate, semiconductor device, and method of manufacturing the same | |
US20090273884A1 (en) | Capacitor component, method of manufacturing the same and semiconductor package | |
JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
TW200921821A (en) | Manufacturing method of semiconductor apparatus and semiconductor apparatus | |
JP2003298005A (ja) | 半導体装置およびその製造方法 | |
JP2006179564A (ja) | 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法 | |
JP4584700B2 (ja) | 配線基板の製造方法 | |
JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP4784141B2 (ja) | 半導体装置の製造方法 | |
JP2006286690A (ja) | 半導体装置およびその製造方法 | |
JP6747467B2 (ja) | 多層配線構造体及びその製造方法 | |
TWI591739B (zh) | 封裝堆疊結構之製法 | |
JP4784142B2 (ja) | 半導体装置およびその製造方法 | |
JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
TW201110299A (en) | Multilayer semiconductor device and method for manufacturing multilayer semiconductor device | |
JP4009872B2 (ja) | 半導体装置の製造方法 | |
JP2008300560A (ja) | 半導体装置及びその製造方法 | |
JPWO2008032566A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |