JP4784141B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4784141B2 JP4784141B2 JP2005128865A JP2005128865A JP4784141B2 JP 4784141 B2 JP4784141 B2 JP 4784141B2 JP 2005128865 A JP2005128865 A JP 2005128865A JP 2005128865 A JP2005128865 A JP 2005128865A JP 4784141 B2 JP4784141 B2 JP 4784141B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- ferroelectric
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000012790 adhesive layer Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 137
- 239000010953 base metal Substances 0.000 description 33
- 230000001681 protective effect Effects 0.000 description 23
- 238000007747 plating Methods 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 229920001187 thermosetting polymer Polymers 0.000 description 15
- 229920001721 polyimide Polymers 0.000 description 13
- 239000009719 polyimide resin Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910015802 BaSr Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
この発明は半導体装置の製造方法に関する。
従来の半導体装置には、基板上に集積回路が形成され、その上に絶縁膜が形成され、その上に強誘電体膜を有する薄膜容量素子が形成されたものがある（例えば、特許文献１参照）。この場合、強誘電体膜は、ＢａＴｉＯ3などの強誘電体材料を含むペーストを８００〜１０００℃と比較的高温で焼成して形成されるため、絶縁膜は耐熱性の関係から酸化シリコンによって形成している。
ところで、上記のような構造の半導体装置において、絶縁膜の材料としてポリイミド系樹脂などの熱硬化性樹脂を用いる場合がある。しかしながら、ポリイミド系樹脂などの熱硬化性樹脂の耐熱温度は２５０℃程度と比較的低温であるため、その上に上記のような、比較的高温の処理を要する強誘電体膜を形成しようとすると、絶縁膜が熱的ダメージを受けてしまうという問題がある。
そこで、この発明は、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜が熱的ダメージを受けないようにすることができる半導体装置の製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体基板上の絶縁膜上に形成された下部電極上に予め他の誘電体膜形成用基板上に形成した強誘電体膜を配置することを特徴とするものである。
この発明によれば、強誘電体膜を予め他の誘電体膜形成用基板上に形成し、これを下部電極上に配置するようにしているので、強誘電体膜を形成する際の処理温度が比較的高温であっても、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜が熱的ダメージを受けないようにすることができる。
図１はこの発明の一実施形態としての半導体装置の一例の断面図を示す。この半導体装置は平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウムやアルミニウム合金などのアルミニウム系金属からなる複数の接続パッド２ａ、２ｂが集積回路に接続されて設けられている。この場合、符号２ｂで示す接続パッドは、後述する薄膜容量素子６の下地金属層７を含む下部電極８に接続されるものである。
接続パッド２ａ、２ｂの中央部を除くシリコン基板１の上面には酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部は絶縁膜３に設けられた開口部４ａ、４ｂを介して露出されている。絶縁膜３の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる保護膜（絶縁膜）５が設けられている。この場合、絶縁膜３の開口部４ａ、４ｂに対応する部分における保護膜５には開口部６ａ、６ｂが設けられている。
保護膜５の上面には、薄膜容量素子６の最下層を構成する銅などからなる平面方形状の下地金属層７が設けられている。下地金属層７の上面全体には銅からなる下部電極８が設けられている。下地金属層７を含む下部電極８は、保護膜５の上面に設けられた銅などからなる下地金属層９を含む銅からなる下層配線１０の一端部に接続されている。下地金属層９を含む下層配線１０の他端部は、保護膜５および絶縁膜３の開口部６ｂ、４ｂを介して接続パッド２ｂに接続されている。
平面方形状の下部電極８の容量素子形成領域上面には導電性接着剤や導電性ペーストなどからなる導電性接着層１１を介して平面方形状の強誘電体膜１２が設けられている。この場合、強誘電体膜１２の材料としては、例えば、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などが挙げられる。誘電率は、ＳＴＯで８０〜２００、ＢＳＴで４００〜８００、ＰＺＴで５００〜９００である。
強誘電体膜１２などを含む保護膜５の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜１３が設けられている。この場合、保護膜５の開口部６ａに対応する部分における絶縁膜１３には開口部１４ａが設けられ、上部電極１６の略中央部に対応する部分における絶縁膜１３には開口部１４ｂが設けられている。
絶縁膜１３の開口部１４ｂを介して露出された強誘電体膜１２の上面およびその周囲の絶縁膜１３の上面には銅などからなる下地金属層１５が設けられている。下地金属層１５の上面全体には銅からなる上部電極１６が設けられている。ここで、薄膜容量素子６は、下地金属層７、下部電極８、導電性接着層１１、強誘電体膜１２、下地金属層１５および上部電極１６により構成されている。
絶縁膜１３の上面には銅などからなる下地金属層１７ａ、１７ｂが設けられている。下地金属層１７ａ、１７ｂの上面全体には銅からなる上層配線１８ａ、１８ｂが設けられている。下地金属層１７ａを含む上層配線１８ａの一端部は、絶縁膜１３、保護膜５および絶縁膜３の開口部１４ａ、６ａ、４ａを介して接続パッド２ａに接続されている。下地金属層１７ｂを含む上層配線１８ｂの一端部は、下地金属層１５を含む上部電極１６に接続されている。
上層配線１８ａ、１８ｂの接続パッド部上面には銅からなる柱状電極１９ａ、１９ｂが設けられている。上層配線１８ａ、１８ｂを含む絶縁膜１３の上面にはエポキシ系樹脂などの熱硬化性樹脂からなる封止膜２０がその上面が柱状電極１９ａ、１９ｂの上面と面一となるように設けられている。柱状電極１９ａ、１９ｂの上面には半田ボール２１ａ、２１ｂが設けられている。
なお、図１に示した構成は、本発明の構成を適用した半導体装置の一例を示したものに過ぎず、上記薄膜容量素子６と同様に強誘電体膜１２を有する薄膜容量素子が、シリコン基板１の上面に設けられるものであれば、他の構成を有するものであってもよい。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１上にアルミニウム系金属からなる複数の接続パッド２ａ、２ｂおよび酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部が絶縁膜３に形成された開口部４ａ、４ｂを介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路（図示せず）が形成され、接続パッド２ａ、２ｂはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、絶縁膜３の開口部４ａ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含む絶縁膜３の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３の開口部４ｂに対応する部分における保護膜５に開口部６ｂを形成する。
次に、図４に示すように、保護膜５および絶縁膜３の開口部６ｂ、４ｂを介して露出された接続パッド２ｂの上面を含む保護膜５の上面全体に下地金属層３１を形成する。この場合、下地金属層３１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタンなどの薄膜層上にスパッタ法により銅層を形成したものであってもよい。
次に、下地金属層３１の上面にメッキレジスト膜３２をパターン形成する。この場合、下部電極８および下層配線１０形成領域に対応する部分におけるメッキレジスト膜３２には開口部３３が形成されている。次に、下地金属層３１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３２の開口部３３内の下地金属層３１の上面に平面方形状の下部電極８および下層配線１０を形成する。次に、メッキレジスト膜３２を剥離する。
次に、図５に示すように、下部電極８の容量素子形成領域上面に、スクリーン印刷法などにより、導電性接着剤や導電性ペーストなどからなる導電性接着層１１を形成する。次に、図６に示すように、ポリイミド系樹脂などの熱硬化性樹脂からなる支持シート３４の下面に、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などからなる平面方形状の強誘電体膜１２が埋め込まれた（支持された）ものを用意する。この強誘電体膜１２が埋め込まれた支持シート３４の形成方法については後で説明する。
次に、支持シート３４の下面に埋め込まれた強誘電体膜１２の下面を導電性接着層１１の上面に接着して配置（転写）する。この場合、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５の耐熱温度が２５０℃程度と比較的低くても、支持シート３４の下面に予め形成された強誘電体膜１２の下面を導電性接着層１１の上面に接着して配置すればよく、保護膜５に熱的ダメージを与えることはない。
次に、ポリイミド系樹脂などの熱硬化性樹脂からなる支持シート３４をエッチングして除去すると、図７に示すようになる。この場合、支持シート３４と同様に、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５は、下地金属層３１によって覆われているので、エッチングされない。次に、下部電極８および下層配線１０をマスクとして下地金属層３１の不要な部分をエッチングして除去すると、図８に示すように、下部電極８および下層配線１０下に下地金属層７、９が残存される。
次に、図９に示すように、強誘電体膜１２などを含む保護膜５の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜１３を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３の開口部４ａに対応する部分における絶縁膜１３および保護膜５に開口部１４ａ、６ａを連続して形成し、強誘電体膜１２の上面中央部に対応する部分における絶縁膜１３に開口部１４ｂを形成する。
次に、図１０に示すように、絶縁膜１３、保護膜５および絶縁膜３の開口部１４ａ、６ａ、４ａを介して露出された接続パッド２ａの上面および絶縁膜１３の開口部１４ｂを介して露出された強誘電体膜１２の上面を含む絶縁膜１３の上面全体に、銅の無電解メッキなどにより、下地金属層３５を形成する。
次に、下地金属層３５の上面にメッキレジスト膜３６をパターン形成する。この場合、上層配線１８ａ形成領域に対応する部分におけるメッキレジスト膜３６には開口部３７ａが形成され、上部電極１６および上層配線１８ｂ形成領域に対応する部分におけるメッキレジスト膜３６には開口部３７ｂが形成されている。
次に、下地金属層３５をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３６の開口部３７ａ内の下地金属層３５の上面に上層配線１８ａを形成し、メッキレジスト膜３６の開口部３７ｂ内の下地金属層３５の上面に上部電極１６および上層配線１８ｂを形成する。次に、メッキレジスト膜３６を剥離する。
次に、図１１に示すように、上部電極１６および上層配線１８ａ、１８ｂを含む下地金属層３５の上面にメッキレジスト膜３８をパターン形成する。この場合、柱状電極１９ａ、１９ｂ形成領域に対応する部分におけるメッキレジスト膜３８には開口部３９ａ、３９ｂが形成されている。次に、下地金属層３５をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３８の開口部３９ａ、３９ｂ内の上層配線１８ａ、１８ｂの接続パッド部上面に柱状電極１９ａ、１９ｂを形成する。
次に、メッキレジスト膜３８を剥離し、次いで、上部電極１６および上層配線１８ａ、１８ｂをマスクとして下地金属層３５の不要な部分をエッチングして除去すると、図１２に示すように、上層配線１８ａ下に下地金属層１７ａが残存され、上部電極１６および上層配線１８ｂ下に下地金属層１５、１７ｂが残存される。
次に、図１３に示すように、柱状電極１９ａ、１９ｂ、上部電極１６および上層配線１８ａ、１８ｂを含む絶縁膜１３の上面全体に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などの熱硬化性樹脂からなる封止膜２０をその厚さが柱状電極１９ａ、１９ｂの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１９ａ、１９ｂの上面は封止膜２０によって覆われている。
次に、封止膜２０および柱状電極１９ａ、１９ｂの上面側を適宜に研磨し、図１４に示すように、柱状電極１９ａ、１９ｂの上面を露出させ、且つ、この露出された柱状電極１９ａ、１９ｂの上面を含む封止膜２０の上面を平坦化する。次に、図１５に示すように、柱状電極１９ａ、１９ｂの上面に半田ボール２１ａ、２１ｂを形成する。次に、図１６に示すように、ダイシングラインに沿って封止膜２０、絶縁膜１３、保護膜５、絶縁膜３およびシリコン基板１を切断すると、図１に示す半導体装置が複数個得られる。
ここで、図６に示す強誘電体膜１２を備えた支持シート３４の形成方法の一例について説明する。まず、図１７に示すように、ウエハ状態のシリコン基板などからなる高温処理可能な基板（誘電体膜形成用基板）４１を用意する。次に、基板４１の上面に、スパッタ法などにより、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（ＢａＳｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（ＺｒＴｉ）Ｏ3）などからなる強誘電体膜形成用膜１２ａを成膜する。この場合の処理温度は５００〜６００℃と比較的高温であり、図６に示す保護膜５の耐熱温度２５０℃程度よりもかなり高いが、図６とは別の工程であるので、保護膜５に熱的ダメージを与えることはない。
次に、強誘電体膜形成用膜１２ａの上面にレジスト膜４２をパターン形成する。次に、レジスト膜４２をマスクとして強誘電体膜形成用膜１２ａをエッチングすると、図１８に示すように、レジスト膜４２下に強誘電体膜１２が形成される。次に、レジスト膜４２を剥離する。次に、図１９に示すように、強誘電体膜１２の上面に、例えば半硬化状態のポリイミド系樹脂などの熱硬化性樹脂からなる支持シート形成用シート３４ａを配置する。
次に、一対の加熱加圧板（図示せず）を用いて上下から加熱加圧すると、図２０に示すように、強誘電体膜１２を含む基板４１の上面に支持シート３４が形成される。この状態では、強誘電体膜１２は支持シート３４の下面に埋め込まれている。次に、基板４１をエッチングして除去すると、図６に示すように、支持シート３４の下面に強誘電体膜１２が埋め込まれたものが得られる。なお、基板４１を除去する方法としては、エッチングの他に、例えば、基板４１の下面側から強誘電体膜１２が露出するまで研磨する方法がある。
（その他の実施形態）
なお、図１８に示す工程において、レジスト膜４２を剥離した後に、図２１に示すように、強誘電体膜１２の上面に、支持シート３４の下面に設けられた接着層４３を接着し、次いで、基板４１をエッチングまたは研磨して除去し、次いで、接着層４３下の強誘電体膜１２を図６に示す導電性接着層１１の上面に接着して配置し、次いで、支持シート３４および接着層４３をエッチングまたは剥離して除去するようにしてもよい。
なお、図１８に示す工程において、レジスト膜４２を剥離した後に、図２１に示すように、強誘電体膜１２の上面に、支持シート３４の下面に設けられた接着層４３を接着し、次いで、基板４１をエッチングまたは研磨して除去し、次いで、接着層４３下の強誘電体膜１２を図６に示す導電性接着層１１の上面に接着して配置し、次いで、支持シート３４および接着層４３をエッチングまたは剥離して除去するようにしてもよい。
また、図２１に示す工程において、基板４１を除去した後に、図示していないが、強誘電体膜１２および接着層４３を含む支持シート３４の上下を反転し、接着層４３上の強誘電体膜１２（または単独の強誘電体膜１２）をピックアップマシーン（図示せず）を用いてピックアップして、図６に示す導電性接着層１１の上面に接着して配置するようにしてもよい。この場合、図６に示す支持シート３４を除去する工程が不要となるので、図４に示す工程において、メッキレジスト膜３２を剥離した後に、下部電極８および下層配線１０をマスクとして下地金属層３１の不要な部分をエッチングして除去するようにしてもよい。
さらに、図１において、下地金属層７、９を省略し、下部電極８および下層配線１０をアルミニウム系金属によって形成するようにしてもよい。この場合、図８に示すような工程において、保護膜５の上面に成膜されたアルミニウム系金属膜をフォトリソグラフィ法によりパターニングして下部電極８および下層配線１０を形成するとき、アルミニウム系金属からなる接続パッド２ａは保護膜５によって覆われているのでエッチングされることはない。
１ シリコン基板
２ａ、２ｂ 接続パッド
３ 絶縁膜
５ 保護膜
６ 薄膜容量素子
８ 下部電極
１０ 下層配線
１１ 導電性接着層
１２ 強誘電体膜
１３ 絶縁膜
１６ 上部電極
１８ａ、１８ｂ 上層配線
１９ａ、１９ｂ 柱状電極
２０ 封止膜
２１ａ、２１ｂ 半田ボール
３４ 支持シート
２ａ、２ｂ 接続パッド
３ 絶縁膜
５ 保護膜
６ 薄膜容量素子
８ 下部電極
１０ 下層配線
１１ 導電性接着層
１２ 強誘電体膜
１３ 絶縁膜
１６ 上部電極
１８ａ、１８ｂ 上層配線
１９ａ、１９ｂ 柱状電極
２０ 封止膜
２１ａ、２１ｂ 半田ボール
３４ 支持シート
Claims (15)
- 上面に複数の接続パッドを有する半導体基板上に樹脂からなる絶縁膜を形成する工程と、
前記絶縁膜上に下部電極を含む下層配線を前記接続パッドに接続させて形成する工程と、
予め形成された強誘電体膜を支持シートに支持させて、前記下部電極上に前記強誘電体膜を配置する工程と、
前記強誘電体膜上に上部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項１に記載の発明において、前記強誘電体膜は前記半導体基板とは別の誘電体膜形成用基板を用いて形成されており、前記誘電体膜形成用基板はシリコン基板からなることを特徴とする半導体装置の製造方法。
- 請求項２に記載の発明において、前記強誘電体膜を形成する工程は、前記誘電体膜形成用基板上に前記強誘電体膜を成膜し、パターニングする工程と、パターニングされた前記強誘電体膜を前記支持シートに支持させる工程と、前記誘電体膜形成用基板を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
- 請求項３に記載の発明において、前記誘電体膜形成用基板を除去する工程は、前記誘電体膜形成用基板をエッチングして除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項３に記載の発明において、前記誘電体膜形成用基板を除去する工程は、前記誘電体膜形成用基板を研磨して除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１乃至５の何れか一項に記載の発明において、前記強誘電体膜を配置する工程は、前記支持シートに支持された前記強誘電体膜を前記下部電極上に転写する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項６に記載の発明において、前記転写する工程は、前記強誘電体膜を前記下部電極上に導電性接着層を介して接着する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項７に記載の発明において、前記転写する工程は、前記強誘電体膜を前記下部電極上に接着した後に、前記支持シートを除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記支持シートを除去する工程は、前記支持シートをエッチングして除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記支持シートを除去する工程は、前記支持シートを剥離して除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項３乃至１０の何れか一項に記載の発明において、前記強誘電体膜を配置する工程は、前記支持シートに支持されたまたは単独の前記強誘電体膜をピックアップマシーンを用いてピックアップして前記下部電極上に配置する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１１に記載の発明において、前記強誘電体膜を配置する工程は、前記強誘電体膜を前記下部電極上に導電性接着層を介して接着する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１乃至１２の何れか一項に記載の発明において、前記強誘電体膜を覆う別の絶縁膜を形成し、前記別の絶縁膜上に前記上部電極を含む上層配線を前記強誘電体膜に接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１３に記載の発明において、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１４に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005128865A JP4784141B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005128865A JP4784141B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006310419A JP2006310419A (ja) | 2006-11-09 |
| JP4784141B2 true JP4784141B2 (ja) | 2011-10-05 |
Family
ID=37476994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005128865A Expired - Fee Related JP4784141B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4784141B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4869991B2 (ja) * | 2007-03-14 | 2012-02-08 | 富士通株式会社 | キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 |
| JP5758605B2 (ja) | 2010-09-30 | 2015-08-05 | 株式会社テラプローブ | 半導体装置及びその製造方法 |
| JP2015103724A (ja) * | 2013-11-27 | 2015-06-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186235A (ja) * | 1994-12-16 | 1996-07-16 | Texas Instr Inc <Ti> | 半導体装置の製造方法 |
| JPH11340419A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP3465617B2 (ja) * | 1999-02-15 | 2003-11-10 | カシオ計算機株式会社 | 半導体装置 |
-
2005
- 2005-04-27 JP JP2005128865A patent/JP4784141B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006310419A (ja) | 2006-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4611943B2 (ja) | 半導体装置 | |
| CN1988083B (zh) | 薄膜电容器及其制造方法、电子器件和电路板 | |
| JP4851794B2 (ja) | 半導体装置 | |
| US8536691B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW577160B (en) | Semiconductor device and manufacturing method thereof | |
| JP5496445B2 (ja) | 半導体装置の製造方法 | |
| JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| US20090273884A1 (en) | Capacitor component, method of manufacturing the same and semiconductor package | |
| JP5248084B2 (ja) | シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置 | |
| CN115720677A (zh) | 薄膜电容器及具备其的电子电路基板 | |
| JP4921354B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| CN101013686A (zh) | 互连衬底、半导体器件及其制造方法 | |
| JP4649198B2 (ja) | 配線基板の製造方法 | |
| JP2006179564A (ja) | 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法 | |
| JP4584700B2 (ja) | 配線基板の製造方法 | |
| JP2004311574A (ja) | インターポーザー及びその製造方法ならびに電子装置 | |
| TWI591739B (zh) | 封裝堆疊結構之製法 | |
| JP2007273624A (ja) | 半導体装置及びその製造方法 | |
| JP4784141B2 (ja) | 半導体装置の製造方法 | |
| JP4784128B2 (ja) | 半導体装置およびその製造方法 | |
| JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
| JP4784142B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008300560A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |