JPH11340419A

JPH11340419A - 半導体装置の製造方法

Info

Publication number: JPH11340419A
Application number: JP14528198A
Authority: JP
Inventors: Yasufumi Izutsu; 康文井筒; Kanji Hirano; 幹二平野; Keisaku Nakao; 圭策中尾
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1998-05-27
Filing date: 1998-05-27
Publication date: 1999-12-10

Abstract

(57)【要約】【課題】容量絶縁膜に対する熱処理の温度を高くして
も、集積回路部の特性の劣化及び導電性材料の酸化等の
弊害が起きないようにして、信頼性に優れた半導体装置
が得られるようにする。【解決手段】第１の基板１００の上に剥離膜１０１を
介して、下部電極１０３、強誘電体膜又は高誘電体膜か
らなる容量絶縁膜１０７、上部電極１１０及び素子分離
溝１１１を形成した後、プラグ１１２、第１及び第２の
マイクロバンプ１１３ａ、１１３ｂを形成して容量素子
部１１５を得る。第２の基板１２０上に、第１の不純物
拡散層１２１ａ、第２の不純物拡散層１２１ｂ、ゲート
絶縁膜１２２、ゲート電極１２３、第１〜第３の金属配
線１２６ａ〜１２６ｃを形成して集積回路部１３０を得
る。第１の基板１００と第２の基板１２０とを接着剤１
３１により互いに接合した後、剥離膜１０１を除去し
て、第１の基板１００を容量素子部１１５から分離す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体膜又は高
い誘電率を有する高誘電体膜からなる容量絶縁膜を有す
る容量素子を内蔵する半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータ等の信号処
理速度の高速化及び低電圧動作化に伴って、電子機器か
ら発せられる電磁波雑音である不要輻射が重大な課題と
なっている。この不要輻射を低減する手段の一つとし
て、強誘電体膜又は高誘電体膜を容量絶縁膜として用い
る大容量の容量素子を半導体集積回路に内蔵する技術が
注目されている。

【０００３】また、強誘電体膜のヒステリシス特性を利
用して低電圧動作及び高速書き込み・読み出しを可能と
する不揮発性メモリの実用化を目指して、自発分極特性
を有する強誘電体膜を容量絶縁膜として用いる容量素子
を半導体集積回路上に形成するための研究も盛んに行わ
れている。

【０００４】以下、強誘電体膜又は高誘電体膜からなる
容量絶縁膜を有する容量素子を内蔵する半導体装置の従
来の製造方法について、図１３（ａ）〜（ｄ）を参照し
ながら説明する。

【０００５】まず、図１３（ａ）に示すように、シリコ
ン基板１０の上に、第１の高濃度不純物拡散層１１ａ、
第２の高濃度不純物拡散層１１ｂ、ゲート絶縁膜１２、
ゲート電極１３及び層間絶縁膜１４を形成した後、層間
絶縁膜１４に第１の高濃度不純物拡散層１１ａに達する
第１のコンタクトホールを形成し、その後、第１のコン
タクトホールにポリシリコンやアルミニウム等の導電性
材料を充填してプラグ１５を形成する。

【０００６】次に、図１３（ｂ）に示すように、プラグ
１５の上に、下部電極１６、容量絶縁膜１７及び上部電
極１８からなる容量素子１９を形成する。下部電極１６
及び上部電極１８は、白金膜と該白金膜の容量絶縁膜１
７側に形成されたチタン膜とからなり、容量絶縁膜１７
は強誘電体膜又は高誘電体膜からなる。また、容量絶縁
膜１７に対する熱処理は、容量絶縁膜１７となる絶縁膜
を堆積した直後に又は該絶縁膜をパターン化して容量絶
縁膜１７を形成した後に、酸素雰囲気中における４００
〜６００℃の温度下において行なう。

【０００７】次に、図１３（ｃ）に示すように、容量素
子１９を含む層間絶縁膜１４の上に全面に亘って酸化珪
素膜よりなる保護膜２０を形成した後、該保護膜２０
に、第２の高濃度不純物拡散層１１ｂに達する第２のコ
ンタクトホール２１及び容量素子１９の上部電極１８に
達する第３のコンタクトホール２２を形成する。

【０００８】次に、図１３（ｄ）に示すように、第２の
コンタクトホール２１及び第３のコンタクトホール２２
にポリシリコンやアルミニウム等の導電性材料を充填し
て、第２の高濃度不純物拡散層１１ｂに接続する第１の
金属配線２３及び容量素子１９の上部電極１８に接続す
る第２の金属配線２４をそれぞれ形成する。

【０００９】

【発明が解決しようとする課題】ところで、前記従来の
半導体装置の製造方法においては、容量絶縁膜に対する
熱処理は酸素雰囲気中における４００〜６００℃の温度
下において行なわれるので、強誘電体膜又は高誘電体膜
からなる容量絶縁膜ひいては容量素子の残留分極電荷を
十分に高くすることができないという問題がある。

【００１０】そこで、残留分極電荷を高くするために容
量絶縁膜に対する熱処理の温度を高くすると、集積回路
素子の特性が劣化したり、プラグ又は第１及び第２の金
属配線を構成するポリシリコンやアルミニウムからなる
導電性材料が酸化されて高抵抗化したりするという新た
な問題が発生する。

【００１１】前記に鑑み、本発明は、容量素子の残留分
極電荷を高くするべく、容量絶縁膜に対する熱処理の温
度を高くしても、半導体集積回路素子の特性の劣化及び
プラグや金属配線を構成する導電性材料の酸化等の弊害
を招かないようにして、信頼性に優れた半導体装置が得
られるようにすることを目的とする。

【００１２】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体装置の容量素子部と集積回路部と
を互いに独立して形成した後に、容量素子部と集積回路
部とを電気的に接続するものである。

【００１３】具体的には、本発明に係る半導体装置の製
造方法は、第１の基板上に、剥離可能な剥離膜を介し
て、強誘電体膜又は高誘電体膜からなる容量絶縁膜を有
する容量素子部を形成する容量素子部形成工程と、第２
の基板上に集積回路部を形成する集積回路部形成工程
と、容量素子部が形成された第１の基板と集積回路部が
形成された第２の基板とを、容量素子部と集積回路部と
が電気的に接続されるように接合する接合工程と、剥離
膜を除去することにより記第１の基板を容量素子部から
分離する基板分離工程とを備えている。

【００１４】本発明の半導体装置の製造方法によると、
第１の基板上に容量素子部を形成する工程と、第２の基
板上に集積回路部を形成する工程とを互いに独立に行な
った後、容量素子部と集積回路部とが電気的に接続され
るように第１の基板と第２の基板とを接合するため、容
量絶縁膜を構成する強誘電体膜又は高誘電体膜の残留分
極電荷を高めるために行なう容量絶縁膜に対する熱処理
の影響は、集積回路部には及ばない。

【００１５】本発明の半導体装置の製造方法において、
基板分離工程は、剥離膜をエッチング液により溶解して
除去する工程を含むことが好ましい。

【００１６】本発明の半導体装置の製造方法において、
剥離膜は、容量素子部を構成する部材及び集積回路部を
構成する部材よりもエッチング液に対する耐性が低いこ
とが好ましい。

【００１７】本発明の半導体装置の製造方法において、
剥離膜は、内部に連続気泡を有する銅又は銅の酸化物か
らなる多孔質金属膜であることが好ましい。

【００１８】本発明の半導体装置の製造方法において、
容量素子部形成工程は、容量素子部の容量絶縁膜に対し
て、酸素雰囲気中における６００〜８００℃の温度下に
おいて熱処理を行なう工程を含むことが好ましい。

【００１９】本発明の半導体装置の製造方法において、
接合工程は、第１の基板の表面又は第２の基板の表面に
紫外線硬化型の接着剤を塗布した後、容量素子部と集積
回路部とを電気的に接続し、その後、接着剤に紫外線を
照射して接着剤を硬化させる工程を含むことが好まし
い。

【００２０】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法につい
て、図１〜図５を参照しながら説明する。図１（ａ）〜
（ｄ）、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）は
半導体装置の容量素子部を形成する容量素子部形成工程
の各工程を示す断面図であり、図４（ａ）〜（ｄ）は半
導体装置の集積回路部を形成する集積回路部形成工程の
各工程を示す断面図であり、図５（ａ）、（ｂ）は容量
素子部と集積回路部とを接合する接合工程及び第１の基
板を分離する基板分離工程を示す断面図である。

【００２１】まず、半導体装置の容量素子部を形成する
容量素子部形成工程について説明する。

【００２２】図１（ａ）に示すように、多結晶シリコ
ン、石英又はサファイアよりなる第１の基板１００の上
に全面に亘って、内部に連続気泡を有する銅又は銅の酸
化物等よりなる多孔質金属膜からなり、後の工程におい
て容量素子部と第１の基板１００とを分離するための剥
離膜１０１を形成した後、図１（ｂ）に示すように、剥
離膜１０１の上にスパッタリング法により、白金又はイ
リジウム酸化物等からなる下部電極用金属膜１０２を堆
積する。

【００２３】図１（ｃ）に示すように、下部電極用金属
膜１０２を所定形状にパターンニングして下部電極１０
３を形成した後、図１（ｄ）に示すように、下部電極１
０３を含む剥離膜１０１の上に全面に亘ってシリコン酸
化膜又はシリコン窒化膜からなる第１の絶縁膜１０４を
形成する。

【００２４】図２（ａ）に示すように、第１の絶縁膜１
０４の所定領域に下部電極１０３に達する開口部１０５
を形成した後、図２（ｂ）に示すように、開口部１０５
を含む第１の絶縁膜１０４の上に全面に亘って、（Ｂａ
_1-xＳｒ_x）ＴｉＯ₂又はＳｒＢｉ₂Ｔａ₂Ｏ₉よりなる強
誘電体膜１０６をスパッタリング法又はスピンコート法
により形成する。その後、酸素雰囲気における６００℃
〜８００℃の温度下で熱処理することにより、強誘電体
膜１０６がデータ保持特性に重要な高い残留分極電荷を
有するようにする。

【００２５】図２（ｃ）に示すように、強誘電体膜１０
６における第１の絶縁膜１０４の上に露出している部分
をＣＭＰ（Chemical Mechanical Polishing ）法により
除去することによって、開口部１０５の内部に強誘電体
膜１０６からなる容量絶縁膜１０７を形成する。その
後、図２（ｄ）に示すように、第１の絶縁膜１０４の上
にのみ第２の絶縁膜１０８を選択的に形成した後、容量
絶縁膜１０７の上を含む第２の絶縁膜１０８の上に全面
に亘って白金又はイリジウム酸化物からなる上部電極用
金属膜１０９をスパッタリング法により形成する。

【００２６】図３（ａ）に示すように、上部電極用金属
膜１０９における第２の絶縁膜１０８の上に露出してい
る部分をＣＭＰ法により除去することによって、容量絶
縁膜１０７の上に上部電極１１０を形成する。その後、
図３（ｂ）に示すように、第１の絶縁膜１０４及び第２
の絶縁膜１０８に、下部電極１０３に達するコンタクト
ホールを形成すると共に、剥離膜１０１に達する素子分
離溝１１１を形成した後、コンタクトホールにアルミニ
ウムを充填してプラグ１１２を形成する。

【００２７】図３（ｃ）に示すように、上部電極１１０
の上に金又は銅からなる第１のマイクロバンプ１１３ａ
を形成すると共に、プラグ１１２の上に金又は銅からな
る第２のマクロバンプ１１３ｂを形成すると、半導体装
置の容量素子部１１５が形成される。尚、第１及び第２
のマイクロバンプ１１３ａ、１１３ｂについては、必ず
しも形成しなくてもよいが、これらを形成すると、後工
程において、半導体装置の容量素子部１１５を半導体装
置の集積回路部に接合したときの電気的接続の信頼性を
向上させることができる。

【００２８】次に、半導体装置の集積回路部を形成する
集積回路部形成工程について説明する。

【００２９】図４（ａ）に示すように、シリコンよりな
る第２の基板１２０上に、ソース領域又はドレイン領域
となる第１の不純物拡散層１２１ａ及び第２の不純物拡
散層１２１ｂ、ゲート絶縁膜１２２及びゲート電極１２
３を形成した後、図４（ｂ）に示すように、第２の基板
１２０の上に全面に亘ってシリコンの酸化膜又は窒化膜
からなる層間絶縁膜１２４を形成する。

【００３０】図４（ｃ）に示すように、層間絶縁膜１２
４に、第１の不純物拡散層１２１ａに達する第１のコン
タクトホール１２５ａ及び第２の不純物拡散層１２１ｂ
に達する第２のコンタクトホール１２５ｂを化学エッチ
ング法により形成した後、図４（ｄ）に示すように、通
常のフォトリソグラフィ及びパターニングによって、第
１の不純物拡散層１２１ａに接続すると共に容量素子の
第１のマイクロバンプ１１３ａと接続される第１の金属
配線１２６ａ、第２の不純物拡散層１２１ｂに接続する
第２の金属配線１２６ｂ、及び容量素子の第２のマイク
ロバンプ１１３ｂと接続される第３の金属配線１２６ｃ
をそれぞれアルミニウムを主成分とする導電性材料によ
り形成すると、半導体装置の集積回路部１３０が得られ
る。

【００３１】次に、半導体装置の容量素子部１１５と半
導体装置の集積回路部１３０とを接合する接合工程、及
び容量素子部１１５から第１の基板１００を分離する基
板分離工程について説明する。

【００３２】図５（ａ）に示すように、半導体装置の集
積回路部１３０を構成する層間絶縁膜１２４の上に全面
に亘って、紫外線の照射又は加熱により硬化する接着剤
１３１を塗布した後、第１のマイクロバンプ１１３ａと
第１の金属配線１２６ａとが対向すると共に第２のマイ
クロバンプ１１３ｂと第３の金属配線１２６ｃとが対向
するように、第１の基板１００と第２の基板１２０とを
位置合わせした後、図５（ｂ）に示すように、第１の基
板１００と第２の基板１２０とを互いに接合して、第１
のマイクロバンプ１１３ａと第１の金属配線１２６ａと
を接続すると共に第２のマイクロバンプ１１３ｂと第３
の金属配線１２６ｃとを接続する。その後、紫外線を照
射すると共に加熱して接着剤１３１を硬化させる。

【００３３】次に、剥離膜１０１を塩化第二鉄又は過硫
酸アンモニウム等の水溶液からなるエッチング液に浸漬
して溶解し除去することにより、第１の基板１００を容
量素子部１１５から分離すると、容量素子内蔵型半導体
集積回路素子である半導体装置が得られる。

【００３４】第１の実施形態においては、剥離膜１０１
が連続気泡を有する多孔質金属膜からなるため、剥離膜
１０１をエッチング液に浸漬した後、エッチング液を貯
留しているエッチング槽の内部を減圧することによっ
て、エッチング液を剥離膜１０１の内部に浸透させるこ
とができるので、剥離膜１０１の除去工程を極めて容易
且つ短時間に行なうことができる。

【００３５】また、剥離膜１０１を構成する材料として
銅又は銅の酸化物からなる多孔質金属膜を用いていると
共に、剥離膜１０１を塩化第二鉄又は過硫酸アンモニウ
ム等の水溶液からなるエッチング液によって溶解するた
め、剥離膜１０１は容量素子部１１５及び集積回路部１
３０を構成する部材よりもエッチング液に対する耐性が
低いので、剥離膜１０１の除去工程において、容量素子
部１１５及び集積回路部１３０を構成する部材が損傷を
受けることがない。

【００３６】以上説明したように、第１の実施形態によ
ると、集積回路部１３０を形成するシリコンプロセス
と、容量素子部１１５を形成する強誘電体プロセスとを
互いに独立して行なうため、シリコンプロセス工程で形
成される集積回路部の特性が容量絶縁膜形成時の酸素雰
囲気における高温の熱処理の影響によって劣化すること
がないので、安定した電気特性を有する集積回路素子を
備えた半導体装置を歩留まり良く得ることができる。

【００３７】また、高価な第１の基板１００は、剥離膜
１０１の溶解除去により、再利用が可能であるため製造
コストの増大を招くことがない。

【００３８】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図６〜
図１２を参照しながら説明する。図６（ａ）〜（ｄ）、
図７（ａ）〜（ｄ）及び図８（ａ）〜（ｃ）は半導体装
置の容量素子部を形成する容量素子部形成工程の各工程
を示す断面図であり、図９（ａ）〜（ｄ）及び図１０
（ａ）〜（ｃ）は半導体装置の集積回路部を形成する集
積回路部形成工程の各工程を示す断面図であり、図１１
（ａ）、（ｂ）は容量素子部と集積回路部とを接合する
接合工程の各工程を示す断面図であり、図１２は第１の
基板を容量素子部から分離する基板分離工程を示す断面
図である。

【００３９】まず、半導体装置の容量素子部を形成する
容量素子部形成工程について説明する。

【００４０】第１の実施形態の容量素子部形成工程と同
様、図６（ａ）に示すように、第１の基板２００の上に
全面に亘って、内部に連続気泡を有する銅又は銅の酸化
物等からなる多孔質金属膜からなり、後の工程において
容量素子部と第１の基板２００とを分離するための剥離
膜２０１を形成した後、図６（ｂ）に示すように、剥離
膜２０１の上に下部電極用金属膜２０２を堆積する。そ
の後、図６（ｃ）に示すように、下部電極用金属膜２０
２を所定形状にパターンニングして下部電極２０３を形
成した後、下部電極２０３を含む剥離膜２０１の上に全
面に亘って第１の絶縁膜２０４を形成する。

【００４１】図７（ａ）に示すように、第１の絶縁膜２
０４の所定領域に下部電極２０３に達する開口部２０５
を形成した後、図７（ｂ）に示すように、開口部２０５
を含む第１の絶縁膜２０４の上に全面に亘って強誘電体
膜２０６をスパッタリング法又はスピンコート法により
形成する。酸素雰囲気における６００℃〜８００℃の温
度下で熱処理することにより、データ保持特性に重要な
高い残留分極電荷を有する強誘電体膜２０６を形成した
後、図７（ｃ）に示すように、強誘電体膜２０６におけ
る第１の絶縁膜２０４の上に露出している部分をＣＭＰ
法により除去することによって、開口部２０５の内部に
強誘電体膜２０６からなる容量絶縁膜２０７を形成す
る。その後、図７（ｄ）に示すように、第１の絶縁膜２
０４の上にのみ第２の絶縁膜２０８を選択的に形成した
後、容量絶縁膜２０７の上を含む第２の絶縁膜２０８の
上に全面に亘って上部電極用金属膜２０９をスパッタリ
ング法により形成する。

【００４２】図８（ａ）に示すように、上部電極用金属
膜２０９における第２の絶縁膜２０８の上に露出してい
る部分をＣＭＰ法により除去して、容量絶縁膜２０７の
上に上部電極２１０を形成した後、図８（ｂ）に示すよ
うに、第１の絶縁膜２０４及び第２の絶縁膜２０８に、
下部電極２０３に達するコンタクトホールを形成すると
共に、剥離膜２０１に達する素子分離溝２１１を形成し
た後、コンタクトホールにアルミニウムを充填してプラ
グ２１２を形成する。その後、図８（ｃ）に示すよう
に、上部電極２１０の上にニッケルからなる第１の電極
パッド２１３ａを形成すると共に、プラグ２１２の上に
ニッケルからなる第２の電極パッド２１３ｂを形成する
と、半導体装置の容量素子部２１５が得られる。

【００４３】次に、半導体装置の集積回路部を形成する
集積回路部形成工程について説明する。

【００４４】図９（ａ）に示すように、シリコンよりな
る第２の基板２２０上に、ソース領域又はドレイン領域
となる第１の不純物拡散層２２１ａ及び第２の不純物拡
散層２２１ｂ、ゲート絶縁膜２２２、ゲート電極２２３
及び第２の不純物拡散層２１ｂと接続する内部金属配線
２２４を形成した後、第２の基板２２０の上に全面に亘
ってシリコンの酸化膜又は窒化膜からなる層間絶縁膜２
２５を形成する。

【００４５】図９（ｂ）に示すように、層間絶縁膜２２
５に第１の不純物拡散層２２１ａに到達するコンタクト
ホール２２６を化学エッチングによって形成した後、図
９（ｃ）に示すように、コンタクトホール２２６に、ポ
リシリコン、タングステン又はアルミニウム等の導電性
材料を充填してプラグ２２７を形成し、その後、図９
（ｄ）に示すように、プラグ２２７の上にニッケル等か
らなる電極２２８を形成する。

【００４６】図１０（ａ）に示すように、電極２２８の
上に容量素子部の第１の電極パッド２１３ａと接続され
る第１の金属配線２２９ａを形成すると共に、層間絶縁
膜２２５の上に容量素子部の第２の電極パッド２１３ｂ
と接続される第２の金属配線２２９ｂを形成した後、図
１０（ｂ）に示すように、第１の金属配線２２９ａの上
にクロム等からなる第１のバリア層２３０ａを形成する
と共に第２の金属配線２２９ｂの上にクロム等からなる
第２のバリア層２３０ｂを形成し、その後、図１０
（ｃ）に示すように、第１のバリア層２３０ａの上に金
又は銅からなる第１のマイクロバンプ２３１ａを形成す
ると共に第２のバリア層２３０ｂの上に金又は銅からな
る第２のマイクロバンプ２３１ｂを形成すると、半導体
装置の集積回路部２３５が得られる。

【００４７】次に、半導体装置の容量素子部２１５と半
導体装置の集積回路部２３５とを接合する接合工程、及
び容量素子部１１５から第１の基板１００を分離する基
板分離工程について説明する。

【００４８】図１１（ａ）に示すように、半導体装置の
集積回路部２３５を構成する層間絶縁膜２２５の上に、
第１のマイクロバンプ２３１ａ及び第２のマイクロバン
プ２３１ｂの先端部が覆われないように、紫外線の照射
又は加熱により硬化する接着剤２３６を塗布した後、第
１のマイクロバンプ２３１ａと第１の電極パッド２１３
ａとが対向すると共に第２のマイクロバンプ２３１ｂと
第２の電極パッド２１３ｂとが対向するように、第１の
基板２００と第２の基板２２０とを位置合わせした後、
図１１（ｂ）に示すように、第１の基板２００と第２の
基板２２０とを互いに接近して、第１のマイクロバンプ
２３１ａと第１の電極パッド２１３ａとを圧着すると共
に第２のマイクロバンプ２３１ｂと第２の電極パッド２
１３ｂとを圧着する。その後、接着剤２３６に紫外線又
は熱を照射して接着剤２３６を硬化させる。

【００４９】次に、剥離膜２０１を塩化第二鉄又は過硫
酸アンモニウム等の水溶液からなるエッチング液に浸漬
して溶解し除去することにより、第１の基板２００を容
量素子部２１５から分離すると、容量素子内蔵型半導体
集積回路素子である半導体装置が得られる。

【００５０】以上説明したように、第２の実施形態によ
ると、集積回路部２３５を形成するシリコンプロセス
と、容量素子部２１５を形成する強誘電体プロセスとを
互いに独立して行なうため、シリコンプロセス工程で形
成される集積回路素子の特性が容量絶縁膜形成時の酸素
雰囲気における高温の熱処理の影響によって劣化するこ
とがないので、安定した電気特性を有する集積回路素子
を備えた半導体装置を歩留まり良く得ることができる。

【００５１】尚、第１及び第２の実施形態においては、
容量素子部と集積回路部との接合に、紫外線の照射又は
加熱により硬化する接着剤を用いたが、容量素子部の第
１の基板が多結晶シリコン等からなる不透明基板の場合
には、紫外線の照射により第１及び第２の基板の周縁部
に位置する接着剤がまず硬化して第１の基板と第２の基
板とが仮に固定され、その後の加熱によって接着剤の全
体が硬化する。また、容量素子部の第１の基板が石英又
はサファイア等からなる透明基板の場合には、剥離膜の
膜厚を薄くするか又は紫外線を透過させる接着剤を用い
て、紫外線が素子分離溝を通して接着剤に照査されるよ
うにすることにより、容量素子部と集積回路部分との紫
外線照射による仮固定をより完全に行なうことができ
る。

【００５２】また、第１及び第２の実施形態において
は、集積回路部を構成する第２の基板の上に接着剤を塗
布したが、これに代えて、容量素子部を構成する第１の
基板の上に接着剤を塗布してもよい。

【００５３】

【発明の効果】本発明に係る半導体装置の製造方法によ
ると、第１の基板上に容量素子部を形成する工程と第２
の基板上に集積回路部を形成する工程とを互いに独立に
行なった後、容量素子部と集積回路部とが電気的に接続
されるように第１の基板と第２の基板とを接合するた
め、容量絶縁膜を構成する強誘電体膜又は高誘電体膜の
残留分極電荷を高めるために行なう容量絶縁膜に対する
高温下の熱処理の影響は、集積回路部には及ばないの
で、集積回路部の電気的特性が劣化したり又は集積回路
部を構成する金属プラグや金属配線が酸化したりする等
の弊害を招くことなく、強誘電体膜又は高誘電体膜の残
留分極電荷を高めることができる。このため、強誘電体
膜又は高誘電体膜からなる容量絶縁膜を有する容量素子
を内蔵する半導体装置の信頼性を向上させることができ
る。

【００５４】本発明の半導体装置の製造方法において、
基板分離工程が剥離膜をエッチング液により溶解して除
去する工程を含むと、容量素子部と集積回路部とが一体
化された半導体装置から第１の基板を容易且つ確実に除
去できるため、容量素子を内蔵する半導体装置の薄型化
が損なわれないと共に、高価な第１の基板を再利用でき
るのでコストの上昇を招かない。

【００５５】本発明の半導体装置の製造方法において、
剥離膜が容量素子部を構成する部材及び集積回路部を構
成する部材よりもエッチング液に対する耐性が低いと、
容量素子部及び集積回路部に悪影響を及ぼすことなく、
容量素子部と集積回路部とが一体化された半導体装置か
ら第１の基板を除去することができる。

【００５６】本発明の半導体装置の製造方法において、
剥離膜が内部に連続気泡を有する銅又は銅の酸化物より
なる多孔質金属膜であると、剥離膜を減圧下でエッチン
グ溶液により溶解すると、エッチング液が剥離膜の内部
に確実に浸透するため、剥離膜の除去が容易になるの
で、エッチング液が容量素子部又は集積回路部に及ぼす
悪影響を一層低減することができる。

【００５７】本発明の半導体装置の製造方法において、
容量素子部形成工程が、容量素子部の容量絶縁膜に対し
て酸素雰囲気中における６００〜８００℃の温度下にお
いて熱処理を行なう工程を含むと、強誘電体膜又は高誘
電体膜の残留分極電荷を十分に高めることができるの
で、強誘電体膜又は高誘電体膜からなる容量絶縁膜を有
する容量素子を内蔵する半導体装置の信頼性を一層向上
させることができる。

【００５８】本発明の半導体装置の製造方法において、
第１又は第２の基板の表面に紫外線硬化型の接着剤を塗
布した後、容量素子部と集積回路部とを電気的に接続す
ると、容量素子部又は集積回路部に形成されている電極
パッドやマイクロバンプを接着剤で保護することができ
るので、容量素子部と集積回路部との接続部の信頼性が
向上すると共に、容量素子部と集積回路部との接続部が
第１の基板を除去する工程においてエッチング溶液等に
よって損傷を受ける事態を回避できる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の製造方法における容量素子部を形成する
各工程を示す断面図である。

【図２】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の製造方法における容量素子部を形成する
各工程を示す断面図である。

【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の製造方法における容量素子部を形成する
各工程を示す断面図である。

【図４】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の製造方法における集積回路部を形成する
各工程を示す断面図である。

【図５】（ａ）、（ｂ）は本発明の第１の実施形態に係
る半導体装置の製造方法における容量素子部と集積回路
部とを接合する工程及び第１の基板を分離する工程を示
す断面図である。

【図６】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法における容量素子部の形成工程
の各工程を示す断面図である。

【図７】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法における容量素子部を形成する
各工程を示す断面図である。

【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法における容量素子部を形成する
各工程を示す断面図である。

【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法における集積回路部を形成する
各工程を示す断面図である。

【図１０】（ａ）〜（ｃ）は本発明の第２の実施形態に
係る半導体装置の製造方法における集積回路部を形成す
る各工程を示す断面図である。

【図１１】（ａ）、（ｂ）は本発明の第２の実施形態に
係る半導体装置の製造方法における容量素子部と集積回
路部とを接合する各工程を示す断面図である。

【図１２】本発明の第２の実施形態に係る半導体装置の
製造方法における第１の基板を分離する工程を示す断面
図である。

【図１３】（ａ）〜（ｄ）は従来の半導体装置の製造方
法の各工程を示す断面図である。

【符号の説明】

１００第１の基板１０１剥離膜１０２下部電極用金属膜１０３下部電極１０４第１の絶縁膜１０５開口部１０６強誘電体膜１０７容量絶縁膜１０８第２の絶縁膜１０９上部電極用金属膜１１０上部電極１１１素子分離溝１１２プラグ１１３ａ第１のマイクロバンプ１１３ｂ第２のマイクロバンプ１１５容量素子部１２０第２の基板１２１ａ第１の不純物拡散層１２１ｂ第２の不純物拡散層１２２ゲート絶縁膜１２３ゲート電極１２４層間絶縁膜１２５ａ第１のコンタクトホール１２５ｂ第２のコンタクトホール１２６ａ第１の金属配線１２６ｂ第２の金属配線１２６ｃ第３の金属配線１３０集積回路部１３１接着剤２００第１の基板２０１剥離膜２０２下部電極用金属膜２０３下部電極２０４第１の絶縁膜２０５開口部２０６強誘電体膜２０７容量絶縁膜２０８第２の絶縁膜２０９上部電極用金属膜２１０上部電極２１１素子分離溝２１２プラグ２１３ａ第１の電極パッド２１３ｂ第２の電極パッド２１５容量素子部２２０第２の基板２２１ａ第１の不純物拡散層２２１ｂ第２の不純物拡散層２２２ゲート絶縁膜２２３ゲート電極２２４内部金属配線２２５層間絶縁膜２２６コンタクトホール２２７プラグ２２８電極２２９ａ第１の金属配線２２９ｂ第２の金属配線２３０ａ第１のバリア層２３０ｂ第２のバリア層２３１ａ第１のマイクロバンプ２３１ｂ第２のマイクロバンプ２３５集積回路部２３６接着剤

Claims

【特許請求の範囲】

【請求項１】第１の基板上に、剥離可能な剥離膜を介
して、強誘電体膜又は高誘電体膜からなる容量絶縁膜を
有する容量素子部を形成する容量素子部形成工程と、第２の基板上に集積回路部を形成する集積回路部形成工
程と、前記容量素子部が形成された第１の基板と前記集積回路
部が形成された第２の基板とを、前記容量素子部と前記
集積回路部とが電気的に接続されるように接合する接合
工程と、前記剥離膜を除去することにより、前記第１の基板を前
記容量素子部から分離する基板分離工程とを備えている
ことを特徴とする半導体装置の製造方法。
【請求項２】前記基板分離工程は、前記剥離膜をエッ
チング液により溶解して除去する工程を含むことを特徴
とする請求項１に記載の半導体装置の製造方法。
【請求項３】前記剥離膜は、前記容量素子部を構成す
る部材及び前記集積回路部を構成する部材よりも前記エ
ッチング液に対する耐性が低いことを特徴とする請求項
２に記載の半導体装置の製造方法。
【請求項４】前記剥離膜は、内部に連続気泡を有する
銅又は銅の酸化物からなる多孔質金属膜であることを特
徴とする請求項２又は３に記載の半導体装置の製造方
法。
【請求項５】前記容量素子部形成工程は、前記容量素
子部の容量絶縁膜に対して、酸素雰囲気中における６０
０〜８００℃の温度下において熱処理を行なう工程を含
むことを特徴とする請求項１に記載の半導体装置の製造
方法。
【請求項６】前記接合工程は、前記第１の基板の表面
又は前記第２の基板の表面に紫外線硬化型の接着剤を塗
布した後、前記容量素子部と前記集積回路部とを電気的
に接続し、その後、前記接着剤に紫外線を照射して前記
接着剤を硬化させる工程を含むことを特徴とする請求項
１に記載の半導体装置の製造方法。