JP4414131B2 - 半導体装置のボンディングパッド構造とその製造法 - Google Patents
半導体装置のボンディングパッド構造とその製造法 Download PDFInfo
- Publication number
- JP4414131B2 JP4414131B2 JP2002334281A JP2002334281A JP4414131B2 JP 4414131 B2 JP4414131 B2 JP 4414131B2 JP 2002334281 A JP2002334281 A JP 2002334281A JP 2002334281 A JP2002334281 A JP 2002334281A JP 4414131 B2 JP4414131 B2 JP 4414131B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- forming
- dummy pattern
- film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title description 33
- 238000000034 method Methods 0.000 claims description 67
- 239000010410 layer Substances 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000009812 interlayer coupling reaction Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000000994 depressogenic effect Effects 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 25
- 239000004020 conductor Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造に係り、特に半導体装置にて剥離現象を防止できるボンディングパッドの構造及びそれを形成する方法に関する。
【0002】
【従来の技術】
ボンディングパッドは半導体チップにある集積回路を半導体チップの外部にある集積回路に連結される。図1は従来の半導体装置の断面図を示したものであり、半導体装置は素子分離領域110と、信号を半導体チップ外部に交換できるように設けられたボンディングパッド350と、積層型キャパシタとトランジスタより構成されたDRAM(Dynamic Random Access Memory)セルを含む。図1にて、A1はメモリセル領域を示し、A2はボンディングパッド領域を示す。参照番号120はメモリセル領域内のトランジスタを示し、130,140,170及び280は層間絶縁膜を示す。150と160とはそれぞれDCコンタクトとビットラインとを示す。210は積層型キャパシタの下部電極を示し、240は積層型キャパシタの上部電極を示す。キャパシタ用誘電膜(図示せず)は積層型キャパシタの上部電極240と下部電極210間に形成される。
【0003】
図1に示された如く従来のボンディングパッド構造は、コンタクトホール320は金属間絶縁膜310により電気的に連結された第1アルミニウム配線300と第2アルミニウム配線330間に形成される。第1アルミニウム配線300はコンタクトホール320の下方に位置すべく大きさが調節され、後続段階にて第2アルミニウム配線と金属結合される時にボンディングパッドの位置にて3つの層が機械的に結合されて剥離特性を改善できる構造を提供する。
【0004】
メモリ装置のチップが小型化されるにつれ、ボンディングパッドも小さくなる。最近、ボンディングパッドの大きさは、半導体メモリ装置の集積度が高まるにつれ、約100μm×100μmから80μm×80μm以下にまで小型化した。従って、壁層のボンディングパッド350の下部構造を形成する第1アルミニウム配線300と第4層間絶縁膜との間のコンタクト表面積が狭まり、従って第1アルミニウム配線300が境界部分にて第4層間絶縁膜から分離されやすい。
【0005】
かかる剥離現象を克服するための従来の方法は、後続する製造工程が進められる間にボンディングパッドが剥離することを防止するために、ボンディングパッド下部にポリシリコンパターンを形成する。金属ボンドパッドと層間絶縁膜間にポリシリコン界面の適用は化学的に整合された層間表面を有するためにボンドパッドピーリング(剥離現象)や浮き上り(lifting)を防止でき、向上した接着特性を得られる。しかし重要な短所は、ポリシリコン層は一般的に金属材料により形成された膜上でというより絶縁膜上で直接蒸着され、接着及び固定特性が適切ではないということである。
【0006】
その上、従来の改善されたボンディングパッド形成技術の超過工程段階を短縮するために、キャパシタを形成するための新しい技術は一般的に下部ボンディングパッドと同時に下部キャパシタ電極を形成する段階と、その間に単一の誘電体膜を介在させて上部ボンディングパッドと同時に上部キャパシタ電極を形成する段階とを含む。工程段階の削除は、3つの蒸着膜を利用することによりボンディングパッドを改善すると同時に、集積回路(IC)の生産能力を向上させる一方で、改善された生産能力は信頼性あるボンディングパッド構造を犧牲にし、剥離抵抗のための固定器具を準備するために、前述の埋没及び充填されたビアホールを利用して得られる特別な構造的な長所を犧牲にする。
【0007】
層間膜の固定技術に関するさまざまな方法が金属/誘電膜表面に付加されて固定される深さの程度を変化させるために提示される。かかる方法の重要な短所は、完成のためにむしろ他の回路要素を形成するための工程段階と同時にボンディングパッド固定構造を進めることよりさらに多くの追加工程が必要となることである。
【0008】
【発明が解決しようとする課題】
本発明のなすべき課題は、ICでのボンディングパッド構造及びその製造法はICの下部層に積層された複数のダミーパターンを含み、それらダミーパターンはICの回路成分を形成しつつ進められる工程段階と共に上部表面のボンディングパッドと金属連結を介して連結されることにより、従来にて追加的なまたは特別の工程を省略して工程を最小化できるようにすることである。
【0009】
【課題を解決するための手段】
前述の課題をなすために、複数の電気的装置と複数の蒸着層とを有した半導体集積回路での固定構造は、相互積層された第1及び第2層間連結膜とそれら層間連結膜の中間に一つまたは複数の層間介在された蒸着膜の少なくとも一部分を垂直に横断する少なくとも一つのクサビを含むことが望ましい。固定構造はボンディングパッド上の物理的ストレス分布を改善させるだけではなく、蒸着膜間の結合力を向上させる。クサビは電気的に導電性でもよく、非導電性でもよく、あるいは金属材でもよい。本発明の態様にて金属がボンディングパッドとして使われるならば、その金属はタングステン、アルミニウム、銅及びニッケルのうちいずれか一つであることが望ましい。
【0010】
その構造はボンディングパッドの下部表面積と、1)半導体集積回路の物理的な信頼性を保持し、2)半導体集積回路からボンディングパッドの剥離現象を防止できる程度に十分な面積を含んでいる少なくとも一つのクサビを含みうる。ボンディングパッドと共に結合されたメッシュタイプのパターンでは複数のクサビが形成されうる。
【0011】
その構造は下部に形成された膜を保護するためにエッチング停止層として作用するためにクサビの下部に配された金属配線層をさらに含みうる。エッチング停止層は接着層にもなり、金属、金属窒化膜、シリサイド、ポリシリコン及びシリコン窒化膜のグループのうちいずれか一つより形成されうる。
【0012】
埋没された固定構造を有したボンディングパッドを製造するための方法は、次のような段階を含む。
1)下部層の回路中間連結のための金属蒸着のような工程が進められる間に同時に半導体基板上に金属固定膜を蒸着する段階と、
2)回路成分のための絶縁膜蒸着と同時に前記金属蒸着膜を絶縁膜として覆う段階と、
3)絶縁膜をエッチングして下部の金属固定層を露出させ、後続する金属充填工程にて中間層連結ホールがエッチングされて回路装置成分のために充填される時、同じ工程が進められる間に同時に金属固定層まで充填されるビアホールを有する表面を生成する段階と、
4)金属固定層を絶縁膜まで平坦化する段階と、
5)パターンが形成された導電性の金属層を回路装置成分を側方に連結されるために蒸着すると共にボンディングパッドの下部表面を形成するためにパターンが形成された金属層を蒸着する段階と、
6)保護用絶縁膜をアセンブリ上に蒸着する段階と、
7)回路装置成分を側方に連結されるために他のパターンが形成された導電性の金属膜を形成しつつ同時に上部金属配線膜を形成する段階と、
8)集積回路上に不動態膜を形成し、選択的にエッチングしてボンディングパッドと異なる部分の回路用コンタクトを露出させる段階とを含むことを特徴とする。
【0013】
複数の電気回路と複数の蒸着層とを有した半導体集積回路にてボンディングパッド構造の望ましい態様は、少なくとも一つの第1及び第2層間連結膜を含んでおり、それらは間に介在された少なくとも一つまたは複数の蒸着層の一部分を垂直に横切って形成されたクサビにより互いに結合され、複数の蒸着層と層間連結層間の結合力を向上させてボンディングパッド上における物理的ストレスの分布を改善する。金属はタングステン、アルミニウム、銅及びニッケルなどの電気導電体であることが望ましい。より望ましい態様は、複数のクサビがボンディングパッドとメッシュ状に結合されるべく形成される。
【0014】
ボンディングパッド構造の他の態様は、望ましい態様の構成要素に加えて追加的に介在されてクサビと結合されたダミーパターンをさらに含む。上記の望ましい態様におけるようにクサビは電気的に導電性であり、タングステン、アルミニウム、銅及びニッケルなどの金属により形成されている。その上、複数のクサビがボンディングパッドと結合されたメッシュ状より形成されうる。
【0015】
ボンディングパッド構造の第3の態様は、望ましい態様の構成要素とクサビと結合された上昇ダミーパターンとを含みうる、ここで、上昇ダミーパターンは複数の電気装置のうち少なくとも一つの高さと同じである。望ましい態様でのように、クサビは電気的に導電性を有し、タングステン、アルミニウム、銅及びニッケルなどの金属により形成されうる。加えて、複数のクサビがボンディングパッドと結合されたメッシュ状のパターンを形成できる。上昇ダミーパターンは金属、金属窒化膜、シリサイド、ポリシリコン及びシリコン窒化膜より構成されたグループのうちいずれか一つの物質より形成された接着層を含みうる。電気装置は1μmないし3μmの高さを有したキャパシタを含み、上昇接着ダミーパターンは少なくとも一つのキャパシタ構造を含みうる。
【0016】
前記実施例のボンディングパッド構造を形成する望ましい方法は、
A)集積回路のボンディングパッド領域にエッチング停止パターンを形成する段階と、
B)エッチング停止パターン上に層間絶縁膜を形成する段階と、
C)エッチング停止パターン上の層間絶縁膜にコンタクトホールを形成する段階と、
D)導電性物質を蒸着してコンタクトホールを充填する段階と、
E)層間絶縁膜上の導電性物質を除去する段階と、
F)コンタクトホール上に第1層間連結膜パターンを形成する段階と、
G)第1層間連結膜パターン上に金属間絶縁膜を蒸着する段階と、
H)金属間絶縁膜に複数のビアホールを形成する段階と、
I)ボンディングパッドを形成する複数のビアホール内部とビアホール上に第2層間連結膜パターンを形成する段階と、
J)第2層間連結膜パターン上に不動態膜を蒸着する段階と、
K)ボンディングパッド領域上部の不動態膜の一部を除去してボンディングパッドを露出させる段階とを含む。
【0017】
かかる方法は、B)段階以後コンタクトホールを形成する前に、層間絶縁膜を平坦化する段階をさらに含みうる。I)段階以前に、第2層間連結膜パターンが複数のビアホール上に形成されるために複数のビアホールが導電性物質で充填される段階とをさらに含みうる。
【0018】
ボンディングパッド構造を形成する他の方法は、
A)集積回路のボンディングパッド領域にトレンチを形成する段階と、
B)トレンチ上に層間絶縁膜を蒸着する段階と、
C)トレンチ上の層間絶縁膜に陥没領域を形成する段階と、
D)陥没領域にダミーパターンを形成する段階と、
E)ダミーパターン上に他の層間絶縁膜を蒸着する段階と、
F)ダミーパターン上の層間絶縁膜にクサビを形成する段階と、
G)クサビ上に第1層間連結膜パターンを形成する段階と、
H)金属間絶縁膜を蒸着する段階と、
I)第1層間連結膜パターン上の金属間絶縁膜に複数のビアホールを形成する段階と、
J)ボンディングパッドを形成するために複数のビアホールの内部と上部とに第2層間連結膜パターンを形成する段階と、
K)第2層間連結膜パターン上に不動態膜を形成する段階と、
L)ボンディングパッド領域上の不動態膜を除去してボンディングパッドを露出させる段階とを含む。
【0019】
前述した方法にて、ダミーパターンは複数のダミー層すなわち、例えば3つのダミー層を利用して形成されうる。また、トレンチはICのセル領域にコンタクトホールを形成したり、少なくとも一つの電気的成分を形成する時に同時に形成されることもある。
【0020】
【発明の実施の形態】
以下、添付図面を参照して本発明の一実施形態を詳細に説明する。しかし、次に例示する本発明の実施形態はさまざまな他の形態に変形でき、本発明の範囲が後述の実施形態に限定されるものではない。本発明の実施形態は当業者に本発明をより完全に説明するために提供される。
【0021】
本発明によれば、集積回路のボンディングパッドが工程途中に剥離することを防止するために、中間に介在された層を横切って充填されたビアホールを介して下部層ダミーパターンと複数の上部層ボンディングパッドのそれぞれと機械的に連結されたボンディングパッド固定構造が形成される。その連結構造はICの他の回路成分を製造すると同時に形成されて特殊なあるいは追加の生産工程が必要ではない。固定構造の組合わせと接着調和的な性質を有した層間物質を選択することは、従来のボンディングパッドと比較して一層改善されたボンディングパッドを提供する。
【0022】
図2は本発明の第1実施形態によるボンディングパッド構造を示した断面図である。電極210及び240を有したキャパシタ208を含む集積回路メモリセルA1はそれぞれ第1,第2,第3及び第4絶縁膜130,140,170,280に含まれうる。
【0023】
ボンディングパッド構造はメモリセルA1のキャパシタ208の工程と共に同時にボンディングパッドの下部に連結される。ボンディングパッド構造の固定成分は第3層間絶縁膜170上に形成されたダミーパターン245を含み、層間絶縁膜280を介して複数のクサビ290により複層のボンディングパッド350、一層詳細には第1アルミニウム層間連結膜300と電気的に機械的に連結されている。ダミーパターン245に第1アルミニウム層間連結膜300を連結するためには、コンタクトホールがボンディングパッド領域A2’の層間絶縁膜280に形成され、この時ダミーパターン245はコンタクトホールを形成するためのエッチング停止層としての役割を果たす。この時、コンタクトホールは化学気相蒸着法を利用してタングステンのような金属で充填されてプラグ290を形成する。この時、第1アルミニウム層間連結膜300はスパッタリング工程を利用してプラグ290上に選択的に蒸着され、続いて金属間絶縁膜310が蒸着される。コンタクトホールを形成するために金属間絶縁膜310がボンディングパッド領域で選択的にエッチングされ、第1アルミニウム層間連結膜300に続いて蒸着されるボンディングパッド350に連結されるためにコンタクトホールが適当な金属で充填される。プラグ290によりダミーパターン245が連結した結果として、第1アルミニウム層間連結膜300と層間絶縁膜280間の境界面にて剥離と浮き上りに対する抵抗が大きく向上される。併せて、かかるボンディングパッド構造は外部の連結ワイヤがボンディングパッド350にボンディングされる時に加えられる機械的な衝撃と圧力とにより起因するストレスを再分散できる。ボンディングパッド構造を形成した後で、ICの表れた表面に不動態膜340が蒸着される。その後、不動態膜340が全面エッチングされてボンディングパッド350のコンタクト金属を露出させる。かかるエッチングはプラズマエッチングを利用することが望ましい。
【0024】
図3は本発明の第2実施形態によるボンディングパッド構造を示した断面図である。第2実施形態の主要な特徴は図2の第1実施形態にて示した如く、コーン状のコンタクトホールとプラグ290の深さの最小化である。かかる深さの最小化を実現するために、図2のダミーパターン245がキャパシタ208の上部表面レベルまで上昇している。図3に示した如く、220,230及び240の構成要素を含む上昇ダミーパターンは、プラグ295をさらに短くする。かかるさらに短いプラグ295は、特別に高密度のICにて深くエッチングされたコンタクトホールの自然なテーパ現象によりコンタクトホールに存在しうる不純物と結合されたり、コンタクトホールの狭い底にて不完全な金属蒸着により生じたりする不連続性を防止できる。
【0025】
図4Aないし図4Rは、メモリスイッチングトランジスタ120を形成した後でメモリセル領域A1のキャパシタ208とボンディングパッド領域であるA2’またはA2”でのボンディングパッドを同時に製造する段階を順次示したボンディングパッドの断面図である。図4Aないし図4Rにて、ボンディングパッド領域A2’とA2”とは、図面に対して本発明の範囲を限定せずに本発明の相異なる実施形態を提供する目的で同一図面にて同時に示されている。従って、ボンディングパッド領域A2’は本発明による一つの実施形態を示し、ボンディングパッド領域A2”は本発明の他の実施形態を示す。しかし、図4Aないし図4Rにて示された実施形態は、それらが本発明の特許請求範囲を制限することなく本発明の望ましい実施形態として提供される如く、本発明の範囲を制限するものではない。
【0026】
図4Aないし図4Gを参照すれば、浅いトレンチ素子分離領域が半導体基板100に形成され、各素子分離領域110間に設けられてトランジスタ120が形成された活性化領域と素子分離領域110とにより定められる。第1層間絶縁膜130は半導体基板100とトランジスタ120全面に蒸着される。この時、後続する蒸着膜のために均一の表面を提供できるように、第1層間絶縁膜は化学的機械研磨工程により平坦化されることが望ましい。
【0027】
次に、コンタクトパッド135が形成され、第2層間絶縁膜140が半導体基板100の全面に蒸着される。エッチング工程は第2層間絶縁膜140上で進められ、図4Cに示した如く、セル領域のビットラインとソース/ドレーン領域が電気的に連結されるように典型的なコンタクトホール(DCコンタクトホール)150を形成すると共にトレンチ155を形成する。トレンチ155の大きさは、図1ないし図3のボンディングパッド350のように後続して重複されるボンディングパッドと類似の大きさであることが望ましい。
【0028】
図4Dにて示された如く、DCコンタクトホール150は化学気相蒸着法により蒸着されたタングステンのような導電性物質で充填されることが望ましい。導電性物質は第2層間絶縁膜140全面に蒸着され、全面エッチングを利用してトレンチから除去することが望ましい。それにより、ビットライン160のような導電性配線が形成され、第3層間絶縁膜170が、図4Eに示す如く、アセンブリ(半導体基板)上に蒸着される。
【0029】
図4Fを参照すれば、その次の工程では、図1ないし図3にて示した如く、キャパシタの下部電極210とトランジスタ120のソース/ドレーン領域間に典型的な連結を提供するために、第3層間絶縁膜170にコンタクトホール180を形成する。この時、BCコンタクトホール180を不純物がドーピングされたポリシリコンのような導電性物質で充填する。図4Gに示す如く、アセンブリ(半導体基板)の全面にエッチング停止層185を形成する。図4Gの右側部分に示した如く、第3層間絶縁膜170とエッチング停止層185とを形成した後でも、図4Cに示したトレンチの深さだけステップ差を有した陥没部がアセンブリの表面に残る。
【0030】
エッチング停止層185はシリコン窒化膜(Si3N4)を含み、第1,第2及び第3層間絶縁膜130,140,170はそれぞれシリコン酸化物質より形成されうる。トレンチ155の大きさ(側方への大きさ、すなわち幅または直径)はボンディングパッド350の大きさに依存する。例えば、トレンチ155は代表的なボンディングパッド350の面積と同一の100μm×100μmを超えない表面積を有することが望ましく、トレンチの深さは0.2μmないし0.5μmであることが望ましい。第1,第2及び第3層間絶縁膜130,140,170はそれぞれ0.3μmないし1.0μmの厚さより形成されうる。エッチング停止層185は50Åないし500Åの厚さより形成されうる。
【0031】
図4Hを参照すれば、エッチング停止膜185上にシリンダ状のキャパシタ下部電極を形成するために、モールド酸化膜190がアセンブリ(半導体基板)全面に形成される。モールド酸化膜190はCVD工程を利用したシリコン酸化膜より形成されることが望ましい。モールド酸化膜190の厚さはキャパシタ下部電極の高さに依存して決定され、ほとんどの場合に1.0μmないし2.0μmである。ボンディングパッド領域A2”にてトレンチにより占有される面積が非常に大きいために、前述した表面ステップ差により生じる陥没部はモールド酸化膜190の表面に相変らず存在する。
【0032】
図4Iないし図4Jを参照すれば、キャパシタ208の下部電極(図1ないし図3の210)を形成するために、モールド酸化膜190に1対のコンタクトホール195,196を形成する。257メガバイト程度の高集積化されたメモリ装置では、コンタクトホールの大きさが直径で0.5μm程度となる。モールド酸化膜190にてそのように微細なサイズとピッチとを有したコンタクトホールをパターニングし難いことから、従来のフォトレジストマスクを使用する場合には、ポリシリコン膜を含むハードマスク200を使用してホール195,196を形成することが望ましい。ハードマスク200は、A2’領域のモールド酸化膜190がコンタクトエッチング時にエッチングされることを防止するために、ボンディングパッド領域A2’上に延長形成されることが望ましい。
【0033】
モールド酸化膜190にコンタクトホールパターン195,196を形成した後、アセンブリ(半導体基板)全面に1000Åないし5000Å厚さのポリシリコンを蒸着する。ポリシリコンに導電性を持たせるためにポリシリコン膜を高濃度の不純物でドーピングする。蒸着された膜201は図4Jに示している。
【0034】
図4Kを参照すれば、セル領域A1に下部電極を分離させるために半導体基板全面に化学的機械研磨法のようなエッチング工程を実施する。この工程が進められる間、モールド酸化膜190上のハードマスク200とポリシリコン膜201とが除去される。
【0035】
エッチング工程が完了した後、ポリシリコンはコンタクトホール195,196の側壁と底面そして前述の如くボンディングパッド領域A2”にある陥没部に残留する。かかる残留ポリシリコンはダミーパターン220を形成するのであるが、これはボンディングパッド構造を形成するために使われる。第1ダミーパターン220が完全に除去されうる過度のエッチングを防止するために、エッチングされるポリシリコンの量はモールド酸化膜190の陥没領域内に所定のポリシリコンが残るべく適切に調節されるべきである。
【0036】
図4Lを参照すれば、一般的に1.0μmないし2.0μmの厚さを有するモールド酸化膜190はフッ酸(HF)のような湿式エッチング液を利用して除去できる。エッチング停止膜185はHFにより除去されないために、モールド酸化膜190の下部に位置した物質はHFエッチング工程から保護される。HFエッチング工程が完了したならば、下部電極210はセル領域A1で完全に露出され、図4Lに示した第1ダミーパターン220のマスキング効果によりボンディングパッド領域A2”のモールド酸化膜190には第2ダミーパターンが生成される。湿式エッチングは等方性であるがゆえに、第2ダミーパターン230の側壁は部分的にエッチングされ、第1ダミーパターン220部分はアンダカットされる。しかし、第2ダミーパターンの側壁は1.0μmないし2.0μm程度が薄くなり、かかる値は第2ダミーパターン230の100μm×100μm大の面積に比較して無視できるほどである。この時、キャパシタ誘電膜(図示せず)がキャパシタの下部電極210上に形成される。
【0037】
図4Mを参照すれば、キャパシタの上部電極240を形成するために半導体基板全面にポリシリコン膜を蒸着する。ボンディングパッド領域A2”には、ポリシリコンが第1ダミーパターン220と第2ダミーパターン230とを完全に覆えるように形成される。
【0038】
図4Nを参照すれば、フォト工程を利用して上部電極をパターニングする.この工程にて、第3ダミーパターン250がボンディングパッド領域A2”に形成される。半導体基板全面にCVD技法で第4層間絶縁膜が蒸着され、CMPやエッチバックを利用して平坦化される。
【0039】
この時、図4Oに示す如く、金属層間連結膜とコンタクトプラグ(図示せず)のためのホールがセル領域A1に形成される。ボンディングパッド領域A2”にてボンディングパッドのためのボンディングパッド構造を形成するために、複数のボンディングパッドコンタクトプラグ295のためのホールが形成される。ボンディングパッドコンタクトプラグ295のためのホールはリング状やメッシュ状を有することが望ましい。しかし、ボンディングパッドコンタクトホールが深くなるほどメッシュ状にホールパターンを形成することはさらに困難である。
【0040】
図4Pないし図4Rに示す如く、ボンディングパッドコンタクトプラグのためのホールが浅くなる、後続製造工程によるボンディングパッド領域A2’にホールとタングステンプラグ290とを形成することより、ボンディングパッドA2”にホールとタングステンプラグ290とはさらに形成しやすくなる。ボンディングパッドコンタクトプラグ290,295のためのホールは、エッチング工程がポリシリコン膜にて終了すべくポリシリコンに対するシリコン酸化膜のエッチング選択比が高い条件でエッチングされることが望ましい。エッチング工程後にボンディングパッドコンタクトプラグ290,295用ホールはCVD工程を利用して充填される。半導体基板全面に化学的機械的研磨をするか、全面エッチングをしてタングステンプラグを形成する。先行した工程段階の結果は丈夫なボンディングパッド構造のための固定構造を生成する。
【0041】
図4Pを参照すれば、タングステンプラグ290,295を形成した後、第1アルミニウム層間連結膜300が形成される。この時、図4Gに示す如く、後続して第1アルミニウム層間連結膜300上に金属間絶縁膜310が蒸着される。そして、金属間絶縁膜310にコンタクトホール320が形成され、第2アルミニウム層間連結膜330を形成して完全な砂時計構造のボンディングパッド350を作る。
【0042】
図4Rに示す如く、ICを保護するために半導体基板全面に不動態膜340を蒸着する。最後の段階にて、ボンディングパッド350はボンディングパッド位置にて選択的にエッチングされて露出しつつ剥離抵抗性にすぐれるボンディングパッド350を形成する。
【0043】
第2実施形態によれば、図4Aないし図4Rにてボンディングパッド領域A2”の工程にて示した如く、ボンディングパッドコンタクトホールがさらに浅いならば、ボンディングパッドコンタクトホール295とタングステン充填プラグ290とがさらに容易に均一に形成されうる。ボンディングパッド領域A2’のための工程段階にて示した如く、ボンディングパッド下部のダミーパターンはキャパシタを形成するために使われる工程が進められる間に同時に容易に形成され、例えば追加工程の必要なくまたは追加工程を最小化して進められる。
【0044】
図5は本発明の第3実施形態によるボンディングパッド構造を示した断面図である。図5に示した実施形態にて、第2実施形態とは異なり第2層間絶縁膜140にはトレンチが形成されない。この実施形態では図4Cのトレンチ内にダミーパターンを形成するというのではなく、むしろダミーパターンとして使用するためにキャパシタパターンをボンディングパッド350の下部に形成し、これと関連した後続陥没工程を省略できる効果がある。その上、この実施形態ではキャパシタの上下部電極210,240それぞれがセル領域A1とボンディングパッド領域A2とに同時に形成されている。下部電極210が形成された後、キャパシタの上部電極240を形成する以前にキャパシタ誘電膜が形成される。ボンディングパッド領域A2に形成されたキャパシタパターンはダミーパターンであるだけであってキャパシタとしては作用しない。一つのボンディングパッドと二つのダミーパターンとが図5のボンディングパッド領域A2に示されている。しかし、かかるキャパシタの典型的な大きさは0、2μmないし0.5μmである一方、ボンディングパッドは100μm×100μmの広さを有している。かかる条件のもとでは、所望の固定効果をおさめるためにボンディングパッド下部に多数のダミーキャパシタパターンが必要である。
【0045】
本発明は後続する製造工程にて浮きや剥離現象を防止するボンディングパッドを提供する。これに加えて、ボンディングパッド350の下部に位置した複層のダミーパターンはワイヤボンディング工程中に導入されるストレスを解消できる構造を形成できる。従って、本発明の実施形態を利用すれば、強力なボンディングパッド構造を形成でき、製造工程を単純化して製造コストを節減できる。
【0046】
図6は本発明の第4実施形態によるボンディングパッド構造を示した断面図である。この実施形態では、タングステンプラグ(またはプラグ)355が四角形やクサビ状及び/又は正六角柱状の特性を有する。特殊な形態の選択やプラグ355の深さは得られる長所と対応して製造の複雑性と材料と密接なデザイン選択と関係がある。かかる長所は構造の信頼性と、電流運搬能力と機械的柔軟性などのような電気的、機械的実行パラメータと関係がありうる。
【0047】
本発明の望ましい実施形態がここに開示されているが、特定用語が適用されていると言っても、それらは単に一般的に詳細な理解のために利用されて解釈されるだけであって限定を目的に使われるのではない。従って、特許請求の範囲と概念とを外れないのであれば、形態においてさまざまな変形と詳細な内容とは設けられれうることは当業者に理解されるであろう。
【0048】
【発明の効果】
本発明の実施形態によれば、ICでのボンディングパッド構造及びその製造法はICの下部層に積層された複数のダミーパターンを含み、それらダミーパターンはICの回路成分を形成しつつ進められる工程段階と共に上部表面のボンディングパッドと金属連結を介して連結されている。それにより、従来の技術にて追加的なまたは特別の工程を省略して工程を最小化できる。かかる埋没された固定構造は従来のワイヤボンディング作業に伴う引張りストレスによる膜の剥離現象に対する抵抗性と、チップオンチップ技術に付随する機械的な圧縮ストレスに対する抵抗性とを提供できる。
【図面の簡単な説明】
【図1】 従来の半導体装置を示した横断面図である。
【図2】 本発明の第1実施形態によるボンディングパッド構造を示した断面図である。
【図3】 本発明の第2実施形態によるボンディングパッド構造を示した断面図である。
【図4A】 図2と図3とに示されたボンディングパッドを製造する方法を示した断面図である。A2’とA2”領域は本発明の他の実施形態のために設けられたものである。
【図4B】 図4Aに続くボンディングパッドを製造する方法を示した断面図である。
【図4C】 図4Bに続くボンディングパッドを製造する方法を示した断面図である。
【図4D】 図4Cに続くボンディングパッドを製造する方法を示した断面図である。
【図4E】 図4Dに続くボンディングパッドを製造する方法を示した断面図である。
【図4F】 図4Eに続くボンディングパッドを製造する方法を示した断面図である。
【図4G】 図4Fに続くボンディングパッドを製造する方法を示した断面図である。
【図4H】 図4Gに続くボンディングパッドを製造する方法を示した断面図である。
【図4I】 図4Hに続くボンディングパッドを製造する方法を示した断面図である。
【図4J】 図4Iに続くボンディングパッドを製造する方法を示した断面図である。
【図4K】 図4Jに続くボンディングパッドを製造する方法を示した断面図である。
【図4L】 図4Kに続くボンディングパッドを製造する方法を示した断面図である。
【図4M】 図4Lに続くボンディングパッドを製造する方法を示した断面図である。
【図4N】 図4Mに続くボンディングパッドを製造する方法を示した断面図である。
【図4O】 図4Nに続くボンディングパッドを製造する方法を示した断面図である。
【図4P】 図4Oに続くボンディングパッドを製造する方法を示した断面図である。
【図4Q】 図4Pに続くボンディングパッドを製造する方法を示した断面図である。
【図4R】 図4Qに続くボンディングパッドを製造する方法を示した断面図である。
【図5】 本発明の第3実施形態によるボンディングパッド構造を示した断面図である。
【図6】 本発明の第4実施形態によるボンディングパッド構造を示した断面図である。
【符号の説明】
100 半導体基板
110 素子分離領域
120 メモリスイッチングトランジスタ
130,140,170,280 第1,第2,第3,第4層間絶縁膜
150 DCコンタクトホール
160 ビットライン
208 キャパシタ
210 キャパシタの下部電極
240 キャパシタの上部電極
245 ダミーパターン
290 プラッグ
300 第1アルミニウム層間連結膜
310 金属間絶縁膜
320 コンタクトホール
330 第2アルミニウム層間連結膜
340 不動態膜
350 ボンディングパッド
Claims (12)
- 複数の電気装置と複数の蒸着層とを有する半導体集積回路構造において、
相互結合された少なくとも一つの第1層間連結膜と第2層間連結膜とを有したボンディングパッドと、
前記ボンディングパッドと結合され、前記半導体集積回路の一つまたは二つ以上の蒸着層に垂直に形成された少なくとも一つのクサビと、
前記少なくとも一つのクサビと結合される上昇ダミーパターンであって、少なくとも一つの層間絶縁膜、電極、及びキャパシタ構造を含み、前記半導体集積回路のキャパシタの上面部と前記上昇ダミーパターンの上面部とが同じ高さを有し、垂直に堆積された多層ダミーパターンである前記上昇ダミーパターンと、を備えている半導体集積回路構造であって、
前記構造により、前記複数の蒸着層間の結合力の向上、並びに前記ボンディングパッド上で物理的ストレス分布の改善が実現されていることを特徴とする半導体集積回路構造。 - 前記少なくとも一つのクサビは電気的に導電性であることを特徴とする請求項1に記載の半導体集積回路構造。
- 前記少なくとも一つのクサビは金属より形成されたことを特徴とする請求項1に記載の半導体集積回路構造。
- 前記金属はタングステン、アルミニウム、銅、及びニッケルより構成されたグループから選択されることを特徴とする請求項3に記載の半導体集積回路構造。
- 前記複数のクサビはメッシュ状より形成されてボンディングパッドと結合されていることを特徴とする請求項1に記載の半導体集積回路構造。
- 前記上昇ダミーパターンは金属、金属窒化膜、シリサイド、ポリシリコン及びシリコン窒化膜より構成されたグループから選択されたいずれか一つの物質より形成された上昇接着層であることを特徴とする請求項1に記載の半導体集積回路構造。
- 前記キャパシタの下部電極から上部電極までの高さは1μmないし3μmであることを特徴とする請求項1に記載の半導体集積回路構造。
- 複数の電気装置と複数の導電性膜とを有する集積回路構造にて蒸着膜を結合させるボンディングパッドを形成する方法において、
A)前記集積回路のボンディングパッド領域にトレンチを形成する段階と、
B)前記トレンチ上に層間絶縁膜を蒸着する段階と、
C)前記トレンチ上の前記層間絶縁膜に陥没領域を形成する段階と、
D)前記トレンチ上にダミーパターンを形成する段階であって、
前記陥没領域を埋めるように第1ダミーパターンを形成する段階と、
前記第1ダミーパターンをマスクにして前記層間絶縁膜をエッチングすることによって、前記第1ダミーパターンのマスキング効果により前記ボンディングパッド領域に第2ダミーパターンを形成する段階と、
半導体基板全面に蒸着された物質の膜をパターニングすることにより第3ダミーパターンを形成する段階と、を含むダミーパターン形成段階と、
E)前記ダミーパターン上に他の層間絶縁膜を蒸着する段階と、
F)前記ダミーパターン上の前記層間絶縁膜に少なくとも一つのクサビを形成する段階と、
G)前記少なくとも一つのクサビ上に第1層間連結膜パターンを形成する段階と、
H)金属間絶縁膜を蒸着する段階と、
I)前記第1層間連結膜パターン上の前記金属間絶縁膜に、少なくとも一つのビアホールを形成し、それによって前記第1層間連結膜パターンを露出する段階と、
J)前記第1層間連結膜パターンに接触している、前記ボンディングパッドを形成するために複数のビアホールの内部と上部とに第2層間連結膜パターンを形成する段階と、
K)前記第2層間連結膜パターン上に不動態膜を蒸着する段階と、
L)前記ボンディングパッド領域上の前記不動態膜の一部を除去して前記ボンディングパッドを露出する段階と、を含むことを特徴とするボンディングパッド構造を形成する方法。 - 前記ダミーパターンは複数のダミー層を形成して形成されることを特徴とする請求項8に記載のボンディングパッド構造を形成する方法。
- 前記ダミーパターンは3つのダミー層を形成することにより形成されることを特徴とする請求項9に記載のボンディングパッド構造を形成する方法。
- 前記トレンチは前記集積回路のセル領域にコンタクトホールを形成すると同時に形成されることを特徴とする請求項8に記載のボンディングパッド構造を形成する方法。
- 前記ダミーパターンは少なくとも一つの前記電気装置が形成されると同時に形成されることを特徴とする請求項8に記載のボンディングパッド構造を形成する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-071828 | 2001-11-19 | ||
KR10-2001-0071828A KR100400047B1 (ko) | 2001-11-19 | 2001-11-19 | 반도체 소자의 본딩패드 구조 및 그 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282573A JP2003282573A (ja) | 2003-10-03 |
JP4414131B2 true JP4414131B2 (ja) | 2010-02-10 |
Family
ID=19716091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002334281A Expired - Fee Related JP4414131B2 (ja) | 2001-11-19 | 2002-11-18 | 半導体装置のボンディングパッド構造とその製造法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6984895B2 (ja) |
JP (1) | JP4414131B2 (ja) |
KR (1) | KR100400047B1 (ja) |
DE (1) | DE10253938B4 (ja) |
TW (1) | TW574740B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
KR100615579B1 (ko) | 2004-09-20 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 파워 라인 배치 방법 |
US7274108B2 (en) * | 2004-11-15 | 2007-09-25 | United Microelectronics Corp. | Semiconductor chip capable of implementing wire bonding over active circuits |
KR100962537B1 (ko) * | 2005-07-05 | 2010-06-14 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
KR100650764B1 (ko) | 2005-10-31 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패드부 |
WO2007102214A1 (ja) * | 2006-03-08 | 2007-09-13 | Fujitsu Limited | 半導体装置及びその製造方法 |
US7767570B2 (en) * | 2006-03-22 | 2010-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy vias for damascene process |
US7427550B2 (en) * | 2006-06-29 | 2008-09-23 | International Business Machines Corporation | Methods of fabricating passive element without planarizing |
KR101325198B1 (ko) * | 2006-08-29 | 2013-11-04 | 삼성디스플레이 주식회사 | 쇼트 패드와 이를 구비한 박막 트랜지스터 기판 및액정표시패널 |
KR100873019B1 (ko) * | 2007-07-13 | 2008-12-10 | 주식회사 하이닉스반도체 | 필링 방지를 위한 본딩패드 및 그 형성 방법 |
JP5553479B2 (ja) * | 2008-02-18 | 2014-07-16 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US7863743B1 (en) * | 2009-06-30 | 2011-01-04 | Oracle America, Inc. | Capactive connectors with enhanced capacitive coupling |
US8502335B2 (en) * | 2009-07-29 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor big via bonding pad application for AlCu Process |
US8030776B2 (en) * | 2009-10-07 | 2011-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with protective structure |
US9013038B2 (en) | 2013-03-15 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with post-passivation interconnect structure and method of forming the same |
DE102013105721B4 (de) * | 2013-03-15 | 2024-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Halbleitervorrichtung mit einer Nach-Passivierung-Verbindungs-Struktur und Verfahren zu dessen Herstellung |
KR102076305B1 (ko) * | 2013-05-13 | 2020-04-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
US9508722B2 (en) * | 2013-11-22 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangment with capacitor |
KR102246277B1 (ko) * | 2014-03-14 | 2021-04-29 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR101676810B1 (ko) * | 2014-10-30 | 2016-11-16 | 삼성전자주식회사 | 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치 |
DE102014115815B4 (de) * | 2014-10-30 | 2022-11-17 | Infineon Technologies Ag | Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls |
KR102204387B1 (ko) * | 2014-12-17 | 2021-01-18 | 삼성전자주식회사 | 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법 |
KR101778361B1 (ko) | 2015-06-10 | 2017-09-26 | 성균관대학교산학협력단 | 커패시터 구조체 및 이를 포함하는 전자 장치 |
KR102541563B1 (ko) * | 2016-04-27 | 2023-06-08 | 삼성전자주식회사 | 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법 |
KR102633112B1 (ko) | 2016-08-05 | 2024-02-06 | 삼성전자주식회사 | 반도체 소자 |
CN108269776A (zh) * | 2016-12-30 | 2018-07-10 | 应广科技股份有限公司 | 焊垫下电路结构及其制造方法 |
KR102406583B1 (ko) | 2017-07-12 | 2022-06-09 | 삼성전자주식회사 | 반도체 장치 |
KR20200102608A (ko) | 2019-02-21 | 2020-09-01 | 삼성전자주식회사 | Mim 커패시터 및 반도체 소자 |
JP2020150037A (ja) * | 2019-03-11 | 2020-09-17 | キオクシア株式会社 | 半導体装置およびその製造方法 |
US11251186B2 (en) * | 2020-03-23 | 2022-02-15 | Intel Corporation | Compute near memory with backend memory |
CN112908183B (zh) * | 2021-03-19 | 2022-04-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示装置 |
CN113410214B (zh) * | 2021-05-27 | 2022-04-19 | 深圳市时代速信科技有限公司 | 一种半导体器件结构及其制造方法 |
CN113644084B (zh) * | 2021-08-06 | 2023-12-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10407A (en) * | 1854-01-10 | Machine for pegging boots and shoes | ||
US4495222A (en) | 1983-11-07 | 1985-01-22 | Motorola, Inc. | Metallization means and method for high temperature applications |
KR960003864B1 (ko) * | 1992-01-06 | 1996-03-23 | 삼성전자주식회사 | 반도체 메모리장치 및 그 제조방법 |
JPH05291343A (ja) * | 1992-04-10 | 1993-11-05 | Miyagi Oki Denki Kk | 半導体装置 |
US5248903A (en) | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
US5309025A (en) * | 1992-07-27 | 1994-05-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor bond pad structure and method |
JP3432284B2 (ja) | 1994-07-04 | 2003-08-04 | 三菱電機株式会社 | 半導体装置 |
US6300688B1 (en) * | 1994-12-07 | 2001-10-09 | Quicklogic Corporation | Bond pad having vias usable with antifuse process technology |
JPH08213422A (ja) * | 1995-02-07 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置およびそのボンディングパッド構造 |
US5571746A (en) | 1995-10-19 | 1996-11-05 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of forming a back end capacitor with high unit capacitance |
US5707894A (en) * | 1995-10-27 | 1998-01-13 | United Microelectronics Corporation | Bonding pad structure and method thereof |
US5700735A (en) * | 1996-08-22 | 1997-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bond pad structure for the via plug process |
JPH10247664A (ja) * | 1997-03-04 | 1998-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH10321623A (ja) * | 1997-05-19 | 1998-12-04 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP3632725B2 (ja) * | 1997-12-05 | 2005-03-23 | ソニー株式会社 | 半導体装置 |
US6163074A (en) | 1998-06-24 | 2000-12-19 | Samsung Electronics Co., Ltd. | Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein |
US6232662B1 (en) * | 1998-07-14 | 2001-05-15 | Texas Instruments Incorporated | System and method for bonding over active integrated circuits |
KR100294449B1 (ko) * | 1998-07-15 | 2001-07-12 | 윤종용 | 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치 |
JP2974022B1 (ja) * | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
TW430935B (en) * | 1999-03-19 | 2001-04-21 | Ind Tech Res Inst | Frame type bonding pad structure having a low parasitic capacitance |
US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
JP2001185552A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100373346B1 (ko) * | 2000-12-22 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체소자의 본딩패드 제조 방법 |
-
2001
- 2001-11-19 KR KR10-2001-0071828A patent/KR100400047B1/ko not_active IP Right Cessation
-
2002
- 2002-04-19 US US10/125,598 patent/US6984895B2/en not_active Expired - Fee Related
- 2002-10-01 TW TW91122631A patent/TW574740B/zh not_active IP Right Cessation
- 2002-11-18 JP JP2002334281A patent/JP4414131B2/ja not_active Expired - Fee Related
- 2002-11-19 DE DE10253938A patent/DE10253938B4/de not_active Expired - Fee Related
-
2003
- 2003-02-05 US US10/358,139 patent/US6867070B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW574740B (en) | 2004-02-01 |
US20030136979A1 (en) | 2003-07-24 |
JP2003282573A (ja) | 2003-10-03 |
DE10253938B4 (de) | 2007-01-04 |
US6984895B2 (en) | 2006-01-10 |
DE10253938A1 (de) | 2003-05-28 |
US20030094634A1 (en) | 2003-05-22 |
KR100400047B1 (ko) | 2003-09-29 |
US6867070B2 (en) | 2005-03-15 |
KR20030041192A (ko) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4414131B2 (ja) | 半導体装置のボンディングパッド構造とその製造法 | |
KR100630666B1 (ko) | 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법 | |
KR100319560B1 (ko) | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 | |
CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
US7560795B2 (en) | Semiconductor device with a capacitor | |
KR20130092824A (ko) | 관통전극을 갖는 반도체 소자 및 그 제조방법 | |
CN111968954B (zh) | 半导体器件及其制造方法 | |
KR20130092825A (ko) | 관통전극을 갖는 반도체 소자 및 그 제조방법 | |
CN109994444B (zh) | 晶片键合结构及其制作方法 | |
KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
TWI691454B (zh) | Mems與ic裝置之單石整合及其形成方法 | |
KR100553679B1 (ko) | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 | |
KR100496259B1 (ko) | 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법 | |
KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
KR20030067945A (ko) | 반도체 소자의 퓨즈 오픈방법 | |
KR20020018025A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5107499B2 (ja) | 半導体装置 | |
US11715710B2 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
KR20050042361A (ko) | 반도체 장치의 본딩패드 및 그 제조방법 | |
CN111785681B (zh) | 存储器件及其制造方法 | |
KR980011885A (ko) | 반도체 장치의 금속 배선 콘택 형성방법 | |
US6331471B1 (en) | Method for improving peeling issues during fabrication of integrated circuits | |
TWI761223B (zh) | 動態隨機存取記憶體及其製造方法 | |
KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100572830B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |