JP3632725B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3632725B2
JP3632725B2 JP33521797A JP33521797A JP3632725B2 JP 3632725 B2 JP3632725 B2 JP 3632725B2 JP 33521797 A JP33521797 A JP 33521797A JP 33521797 A JP33521797 A JP 33521797A JP 3632725 B2 JP3632725 B2 JP 3632725B2
Authority
JP
Japan
Prior art keywords
pad
wiring
wiring layer
dummy pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33521797A
Other languages
English (en)
Other versions
JPH11168101A (ja
Inventor
正明 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33521797A priority Critical patent/JP3632725B2/ja
Publication of JPH11168101A publication Critical patent/JPH11168101A/ja
Application granted granted Critical
Publication of JP3632725B2 publication Critical patent/JP3632725B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に関し、特にボンディング用のパッドを有する配線部を備えた半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置の製造分野では、半導体装置の高集積化に伴って、内部配線の微細化、多層化が進展している。そしてこの配線の微細化、多層化が、層間絶縁膜の段差を大きくかつ急峻にして配線の加工精度や電気的信頼性の低下を招いている。特にアルミニウム(Al)を用いた配線の多層化では、ウエハ表面から層間絶縁膜表面までの距離の差が増加し、これがリソグラフィに用いる露光用の光の微細化に伴う短波長化と相まって焦点深度の不足をもたらすことにより、配線の加工精度や電気的信頼性を低下させている。
【0003】
そこで従来では、上記問題を解決するための絶縁膜の形成技術および平坦化技術が検討され、例えばスピンオングラス(Spin on Glass;SOG)のような技術が開発されている。ところが、配線を多層化した配線部の層間絶縁膜の形成にこのような技術を適用しても、配線間隔が広い場合には、絶対段差の差、いわゆるグローバル段差を十分に低減することができない。このため、シリコンウエハのような基板を鏡面研磨する技術である化学的機械研磨(以下、単にCMPと記す)法を応用して配線部の層間絶縁膜を研磨し、グローバル段差を低減する試みがなされている。
【0004】
一般的なCMP法による層間絶縁膜の平坦化例を図5に示す。図5(a)に示すように、シリコンウエハからなる基体51上には、例えばボロン−ホスホシリケートガラス(以下、BPSG膜と記す)等からなる層間絶縁膜52が形成されている。そして層間絶縁膜52上には、段差を生じさせる要素であるAl等の配線53aを備えた配線層53が形成されている。配線53aは、デザインルールの範囲で自由に配置可能なものであり、したがって配線層53には、例えば配線53が密集する箇所(以下、密集配線部と記す)と孤立する箇所(以下、孤立配線部と記す)とが存在する。
【0005】
さらに層間絶縁膜52上には、図5(b)に示すように配線53を覆う状態に被研磨膜54が形成されている。被研磨膜54は、例えば、TEOS(Si(OC)をシリコンソースとし、かつプラズマを用いた化学的気相成長法(以下、CVD法と記す)によって形成された酸化シリコン(SiO)系の膜からなる。
【0006】
そして、上記の被研磨膜54に対してCMP法による平坦化を行う。この際、例えば、CMP装置の研磨プレートの回転数を20rpm、基体51を保持する試料台の回転数を20rpm、研磨圧力を500gf/cmとし、また研磨液にシリカ粒子(14wt%)と水酸化カリウム(KOH)水溶液との混合液を用いた条件にてCMPを行うと、密集配線部上および孤立配線部上には、図5(c)に示すような被研磨膜54からなる層間絶縁膜55が形成される。
【0007】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、その層間絶縁膜を形成するに際して平坦化特性に優れているCMP法を用いても、図5(c)に示すようにCMP後に得た層間絶縁膜55に、同図中xで示すグローバル段差が残るという不具合が発生する。
【0008】
例えば図5に示した配線層53の配線53aが1μmの厚みのAl配線からなる場合、この配線層53上の被研磨膜54をCMP法によって研磨し、CMP後に配線53aからその周辺にかけてのグローバル段差を測定する。すると、この測定結果を示す図8から明らかなように、初期段差1μmがほとんど低減されないのである。しかもCMP法では、それ以前の従来技術と異なり、段差の変動する範囲が数mm程度の広い領域に及んでいる。なお、CMPの研磨条件を変更することにより平坦性を改善することは可能であるが、その一方で研磨速度のウエハ面内均一性が悪化するため、この方法を採用することはできない。
【0009】
そこで、配線が疎に配置された部分に、ダミーパターンを配置してCMP法によるグローバル段差の増加を抑制することが検討されている。しかしながら、実際には1mm程度の領域にダミーパターンを配置できないため、平坦性を確保できない場所が存在する。特にこのようなことが問題となるのは、スクライブラインと、多層配線部の最上層の配線層に形成されるボンディング用のI/Oパッド(以下、単にパッドと記す)とが存在するチップの周辺である。ダミーパターンとして、工程簡略化が可能なAlのダミーパターンを採用する場合には、上記スクライブライン内と最上層以外の配線層の上記したパッドの位置にダミーパターンを配置できないたために、チップの周辺はグローバル段差が大きい。
【0010】
スクライブライン(幅100μm〜150μm)内にダミーパターンを配置できない理由は、もしスクライブライン内にAlが多く存在すると、ダイシングの際、Alによってダイサーが目詰まりを起こすためである。また、最上層以外の配線層で上記パッド(幅〜100μm)の位置にダミーパターンを配置できない理由は、例えば図7に示すようにパッド59の下方にパッド59の大きさと略同じ大きさのダミーパターン57を配置すると、ワイヤボンディングの際にパッド59とダミーパターン57との間の層間絶縁膜58にクラックが生じるためである。
【0011】
すなわち、パッド59とダミーパターン57との間の層間絶縁膜58は、ダミーパターン57の存在により薄く形成されている。しかも、比較的大きい面積に形成されるパッド59と、これと略同じ大きさのダミーパターン57とが柔らかいAlで形成されることから、これらの影響をそのまま受けるような状態で存在している。よって、ワイヤボンディングの際にパッド59に超音波が印加されると、層間絶縁膜58はパッド59およびダミーパターン57とともに超音波の衝撃を受けて機械強度的に耐えられなくなり、クラックが生じてしまうのである。
【0012】
【課題を解決するための手段】
そこで上記課題を解決するために本発明は、基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、最上層の配線層よりも下層の配線層におけるパッド下の位置に、上下面間を貫通した貫通部を有するダミーパターンが設けられ、ダミーパターンが設けられた配線層の上下層の絶縁膜が、ダミーパターンの貫通部を通して連続した状態で形成されている構成となっている。そして、上記ダミーパターンは、上記パッドよりも小さい島パターンの複数がこの島パターン間に所定の間隙を有した状態で配置されてこの間隙により貫通部を形成したものから構成されている。または、上記ダミーパターンは、その内部に貫通部を備えたものもしくはダミーパターンの周縁から切り欠いたもので構成されている。
さらに、本発明は、基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、最上層の配線層よりも下層の配線層におけるパッド下の位置に、上下面間を貫通した貫通部を有するダミーパターンが設けられ、ダミーパターンが設けられた配線層の上下層の絶縁膜が、ダミーパターンの貫通部を通して連続した状態で形成されている構成となっている。そして、配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層にパッドが設けられた多層配線部からなり、ダミーパターンは、多層配線部に複数、平面視した状態で互いに貫通部の位置が略一致して重なるように設けられ、最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている。
【0013】
本発明では、最上層の配線層よりも下層の配線層におけるパッド下の位置にダミーパターンが設けられているため、ダミーパターンが設けられた配線層の上層の絶縁膜は、その下層の配線層にダミーパターンを設けた後に形成されたものである。よって、上層の絶縁膜を形成するに際しては、すでにダミーパターンが存在しているため、上層の絶縁膜は例えばCMP法を用いた平坦化技術によってグローバル段差が低減されたものとなる。またダミーパターンが上下面間を貫通した貫通部を有し、上下層の絶縁膜がこの貫通部内を通して連続した状態で形成されているため、ダミーパターンが設けられた配線層の上下層の絶縁膜によってダミーパターンが支持されている状態になっている。よってこの半導体装置の配線部のパッド下は、たとえパッドおよびダミーパターンが柔らかいAlで形成されていても、上下層の絶縁膜によって、その後のワイヤボンディングの際に印加される超音波の衝撃に耐え得るだけの機械的な強度が確保された部分となる。
【0014】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施形態を図面に基づいて説明する。図1は本発明の半導体装置の一実施形態を示す要部側断面図であり、特に本発明の特徴である配線部を示したものである。この実施形態では、配線部が3層の配線層を備えている場合を例にとって説明する。
【0015】
図1に示すように、この半導体装置の配線部1は、基体2上に絶縁膜である第1層間膜3a,第2層間膜3b,第3層間膜3cと、配線(図示省略)が設けられた第1配線層4a,第2配線層4b,第3配線層4cとが交互に積層形成された多層配線部からなっている。第3配線層4cには、この層の配線を避けた位置、例えば第3配線層4cの配線に対して電気的に影響のないチップの周辺位置にボンディング用のパッド5が設けられている。さらに第3配線層4c上には、パッド5上を開口した状態にパッシベーション膜6が形成されている。なお、基体2は、例えばシリコン基板からなり、また図示しないが基体2上には、素子分離膜やトランジスタ等が形成されている。
【0016】
基体2上に形成された第1層間膜3aは、例えば、450nm程度の厚みのBPSG膜からなる。また第2層間膜3bおよび第3層間膜3cは、例えば、高密度プラズマを用いたCVD法によって形成された900nm程度の厚みのSiO膜で形成されている。一方、第1配線層4a,第2配線層4bは、例えば、50nm程度の厚みの窒化シリコン(TiN)膜上に20nm程度の厚みのチタン(Ti)膜と、800nm程度の厚みのAlおよび銅(Cu)の合金層と、20nm程度の厚みのTiN膜とがこの順に積層された積層体で構成されている。また第3配線層4cおよびパッド5は、上記のAl−Cu合金層が800nm程度の厚みである以外は上記と同様の積層体で構成されている。さらにパッド5は、例えば一辺が100μmの正方形に形成されており、パッシベーション6は、例えば700nm程度の厚みの窒化シリコン(SiN)膜で形成されている。
【0017】
このような配線部1において、最上層の第3配線層4cより下層に形成された第2配線層4b,第1配線層4aにはそれぞれ、パッド5下の位置に、ダミーパターン7が設けられている。この2つのダミーパターン7は、第2配線層4bの配線,第1配線層4aの配線に対して電気的に影響のない位置に形成されている。また2つのダミーパターン7はそれぞれ、上下面間を貫通した貫通部7aを有するもので、少なくとも上記パッド5の大きさに形成されている。なお、本明細書中においてパッドやダミーパターンの大きさとは、パッド,ダミーパターンの片面の面積を意味している。
【0018】
そしてダミーパターン7は、例えばパッド5と同じ大きさに形成されている場合、平面視した状態でパッド5に略一致するように設けられ、またパッド5より大きく形成されている場合には、パッド5を含んで重なるように設けられている。しかも2つのダミーパターン7は、平面視した状態で互いに貫通部7aの位置が略一致して重なるように設けられている。
【0019】
したがって、ダミーパターン7が設けられた第2配線層4bおよび第1配線層4aの上下層にあたる第3層間膜3c,第2層間膜3b,第1層間膜3aは、各ダミーパターン7の貫通部7a内を通して連続した状態で形成されている。これにより、最上層の第3配線層4cの下層の第3層間膜3cから基体2上に形成された第1配線層4aまでの第1,第2,第3層間膜3a,3b,3cは、2つのダミーパターン7の貫通部7b内を通って柱状または壁状の支持部8を形成した状態になっている。
【0020】
この実施形態においては、ダミーパターン7は、例えば、第2配線層4bおよび第1配線層4aに設けられた配線と同様の構成材料で同様の厚み、同様の大きさに形成されている。また、例えば図2に示す平面形状を有したものからなっている。すなわち、パッド5よりも小さい島パターン7bの複数が、島パターン7b間に所定の間隙を有した状態で配置されて、この間隙により貫通部7aを形成したものからなる。
【0021】
また、島パターン7bは一辺が2μm程度の正方形のパターンからなり、パッド5と同じ一辺が100μm程度の正方形の領域に、その縦横に4μmピッチで縦横に敷き詰められた状態に配置されている。このため2つのダミーパターン7は、ライン状の貫通部7bを縦横に有して構成されており、このような貫通部7bが平面視した状態で略一致して重なるように設けられている。よって、第1,第2,第3層間膜3a,3b,3cは、2つのダミーパターン7の貫通部7b内を通って壁状の支持部8を形成した状態に設けられ、いわゆる架橋構造を構築している。
【0022】
次に、このような配線部1の形成法の一例を説明する。配線部1を形成するにあたっては、まず、予め素子分離膜やトランジスタを形成しておいた基体2上に、CVD法によってBPSG膜を450nm程度の厚みに堆積する。次いで、約850℃で10分程度の熱処理を行ってBPSG膜からなる第1層間膜3aを形成する。次に、上記のパッド5を形成する領域の下方を避けた位置の第1層間膜3aに、接続孔(図示省略)を形成し、CVD法によって例えばタングステンを接続孔内に埋め込んでコンタクト部を形成する。
【0023】
続いて真空蒸着法やスパッタリング法等のPVD法によって、第1層間膜3a上に50nmの厚みのTiN膜,20nm程度の厚みのTi膜,500nm程度の厚みのAl−Cu合金膜,20nm程度の厚みのTiN膜をこの順に堆積してこれらの積層体を得る。次に、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第1層間膜3a上に配線を形成して第1配線層4aを得る。これとともに、パッド5を形成する領域の下方位置の第1配線層4aにダミーパターン7を形成する。
【0024】
次いで、高密度プラズマを用いたCVD法によって、第1配線層4a上にSiO膜を900nm程度の厚みに堆積する。その後、CMP法によって、SiO膜を200nm程度研磨して平坦化して第2層間膜3bを得る。続いて第2層間膜3bに、前述した第1層間膜3aへのコンタクト部の形成法と同様の方法によって、コンタクト部を形成する。
【0025】
続いてPVD法によって、第2層間膜3b上に50nmの厚みのTiN膜,20nm程度の厚みのTi膜,500nm程度の厚みのAl−Cu合金膜,20nm程度の厚みのTiN膜をこの順に堆積してこれらの積層体を得る。その後、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第2層間膜3b上に配線を形成して第2配線層4bを得る。これとともにパッド5を形成する領域の下方位置の第2配線層4bに、第1配線層4aのダミーパターン7と同様の形状のダミーパターン7を形成する。
【0026】
その際、平面視した状態で第1配線層4aのダミーパターン7と第2配線層4bのダミーパターン7とが完全に一致して重なるとともに、これらのダミーパターン7の貫通部7aの位置も一致して重なるように第2配線層4b上にダミーパターン7を形成する。
【0027】
さらに、高密度プラズマを用いたCVD法によって、第2配線層4b上にSiO膜を900nm程度の厚みに堆積する。その後、CMP法によって、SiO膜を200nm程度研磨して平坦化して第3層間膜3cを得る。続いて第3層間膜3cに、前述した第1層間膜3aへのコンタクト部の形成法と同様の方法によって、コンタクト部を形成する。
【0028】
次にPVD法によって、第3層間膜3c上に50nmの厚みのTiN膜,20nm程度の厚みのTi膜,800nm程度の厚みのAl−Cu合金膜,20nm程度の厚みのTiN膜をこの順に堆積してこれらの積層体を得る。その後、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第3層間膜3c上に配線を形成して第3配線層4cを得るとともに配線を避けた位置にパッド5を形成する。
【0029】
この際、平面視した状態でパッド5と2つのダミーパターン7とが完全に一致して重なるようにパッド5を形成する。また、第3配線層4cの配線に対して影響を与えない位置にパッド5を形成する。またパッド5の形成位置は、先に形成した2つのダミーパターン7がそれぞれ、第1配線層4a,第2配線層4bの配線に影響のない位置に形成されよう配慮して設定されることになる。その後は、CVD法によって第3配線層4c上にSiN膜を700nm程度の厚みに堆積し、続いてリソグラフィおよびエッチングによってSiN膜にパッド5の上面を露出させる開口を形成してパッシベーション膜6を得る。以上の工程によって、配線部1が形成される。
【0030】
上記のように形成される配線部1では、ダミーパターン7を有する第1配線層4a上の第2層間膜3bは、第1配線層4aにダミーパターン7を形成した後に形成される。このため、CMP法を用いた平坦化によって、グローバル段差が低減した平坦性の高い第2層間膜3bを形成することができる。同様に、ダミーパターン7を有する第2配線層4b上の第3層間膜3cは、第2配線層4bにダミーパターン7を形成した後に形成されるので、CMP法を用いた平坦化によって、グローバル段差が低減した平坦性の高い第3層間膜3cを形成することができる。よって、各配線層4a,4b,4cの配線の微細化を図ることができるとともに、さらなる配線層の多層化を実現することができる。
【0031】
また第1配線層4aの配線とともにダミーパターン7を形成し、第2配線層4bの配線とともにダミーパターン7を形成しているため、ダミーパターン7を設けたことによる工程数の増加もない。
【0032】
さらに各ダミーパターン7が貫通部7aを有しており、ダミーパターン7の上下層の第3層間膜3c,第2層間膜3b,第1層間膜3aが、各ダミーパターン7の貫通部7a内を通して連続した状態で形成されている。またダミーパターン7は、第1配線層4a,第2配線層4bのパッド5下の位置に設けられている。このため配線部1は、パッド5下にて、第3層間膜3c,第2層間膜3b,第1層間膜3aが、ダミーパターン7を支持する架橋構造を構築したものとなるので、これによりパッド5下の機械的強度が向上したものとなる。
【0033】
しかも、各ダミーパターン7は、パッド5と略同じ大きさで平面視した状態でパッド5に略一致するように設けられているため、パッド5の大きさにわたってパッド5下の機械的強度が向上した配線部1を実現できる。さらにこの実施形態では、各ダミーパターン7が、平面視した状態で貫通部7aが略一致して重なるように設けられて壁状の支持部8を形成しているので、パッド5下が、後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る強固な機械的強度を有したものとなる。
【0034】
実施形態の配線部1と、ダミーパターン7を設けていない以外は実施形態と同様に構成された図6に示す従来の配線部とに対して同じ条件でワイヤボンディングを行い、層間膜におけるキズ、クラックの発生数を調べたところ、実施形態では従来に比較してキズの発生数が大幅に低減し、またクラックの発生が防止された結果が得られた。しかも、実施形態の配線部1では、超音波のパワーを上げかつワイヤボンディング温度を高めても、キズの発生数の変化がなかった。
【0035】
以上の結果からも明らかなように実施形態の配線部1では、パッド5およびダミーパターン7が柔らかいAlを含む材料で形成されているものの、第3層間膜3c,第2層間膜3b,第1層間膜3aによる非常に強固な架橋構造によってパッド5およびダミーパターン7を支持しているため、後のワイヤボンディングの際に超音波が印加されても、パッド5とダミーパターン7との間の第3層間膜3cやダミーパターン7間の第2層間膜2bへのクラックの発生を防止することができる。したがって、上記実施形態によれば、配線部1の配線の微細化と配線層の多層化を図ることができ、しかも配線部1の信頼性の高い半導体装置を実現できる。
【0036】
なお、上記実施形態では、本発明のダミーパターンとして、1辺が100μmのパッドの形成領域に対して、1辺が2μmの島パターンを4μmのピッチで縦横に配置した例を述べたが、貫通部を有して絶縁膜の架橋構造を構築できるようなものであればよく、これらの寸法および形状に限定されないのはもちろんである。ただし、この場合にはグローバル段差の低減を図れる寸法および形状に形成することが必要である。
【0037】
例えば、CMPで平坦化した後の絶縁膜のグローバル段差と絶縁膜の平均段差密度(島パターンの密度)との関係を調べた結果、図3に示すように平均段差密度が低くなるにつれてグローバル段差が増加する傾向が知見される。よって、例えば、最上層の配線層を形成するためのリソグラフィの露光において焦点深度が1μmであり、この焦点深度を満たすグローバル段差の値が250nm以内である場合には、図3からグローバル段差を抑えるために平均段差密度を50%以上とする必要があることが確認される。このように、貫通部を有して絶縁膜の架橋構造を構築できるダミーパターンとしては、グローバル段差の低減を図れる寸法および形状に設定することが必要になる。
【0038】
ダミーパターンの形状の変形例を図4(a),(b)に示す。図4(a)に示すダミーパターン9は略正方形状をなすとともに、その内部に上下面間を貫通した貫通部9aを備えたものからなっている。貫通部9aは、例えば、正方形状に形成されているとともに互いに対称となるように4つ設けられている。このようなダミーパターン9を最上層の配線層より下層の配線層のパッド下の位置に設けた配線部では、配線層の上下層の絶縁膜が、ダミーパターン9の貫通部9aを通して連続した状態で形成されている。
【0039】
さらに配線部が多層配線部である場合には、ダミーパターン9が、平面視した状態で貫通部9aが略一致して重なるように設けられて柱状の支持部を形成した架橋構造が構築される。よって、上記実施形態と同様に、絶縁膜の平坦性を保持し、かつ後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る機械的強度を確保した配線部を実現できる。
【0040】
また図4(b)に示すダミーパターン10は、例えば、略正方形状のダミーパターン10の周縁から内側に向けて切欠いた状態に貫通部10aを備えたものからなっている。上記実施形態と同様に、貫通部10aはダミーパターン10の上下面間を貫通するもので、ここでは2つの貫通部10aが互いに平行に設けられて貫通部10aを除いた部分が櫛歯状に形成されている。このようなダミーパターン10を最上層の配線層より下層の配線層のパッド下の位置に設けた配線部では、配線層の上下層の絶縁膜が、ダミーパターン10の貫通部10aを通して連続した状態で形成されている。
【0041】
さらに配線部が多層配線部である場合には、ダミーパターン10が、平面視した状態で貫通部10aが略一致して重なるように設けられて壁状の支持部を形成した架橋構造が構築される。よって、この場合にも上記実施形態と同様の効果を得ることができる。
【0042】
また上記実施形態では、例えば3層の配線層を備えた多層配線部に対して本発明を適用したが、1層の配線層を備えた配線部あるいは4層以上の多層配線部に対しても本発明を適用でき、かつ上記実施形態と同様の効果が得られるのはもちろんである。さらに、ダミーパターンがAlを含む材料で形成されている場合について述べたが、この材料に限定されるものでなく、種々の材料で形成することが可能である。ただし、配線層の配線と同じ材料を用いることによって、工程の簡略化を図ることができる。
【0043】
【発明の効果】
以上説明したように本発明に係る半導体装置では、パッド下の位置にダミーパターンが設けられているため、ダミーパターンを有する配線層の上層の絶縁膜を形成するに際してCMP法を用いた平坦化を行うことにより、この絶縁膜のグローバル段差の低減を図ることができる。またダミーパターンが上下面間を貫通した貫通部を有し、上下層の絶縁膜がこの貫通部内を通して連続して形成されていることから、パッド下に、パッドおよびダミーパターンを支持して後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る機械的に強固な構造を構築している。よって、たとえパッドおよびダミーパターンが柔らかいAlで形成されていても、ワイヤボンディングの際に超音波の衝撃によるクラックの発生を防止できる。したがって、配線部の配線の微細化と配線層の多層化を図ることができ、しかも配線部の信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一実施形態を示す要部側断面図である。
【図2】ダミーパターンの一例を示す平面図である。
【図3】CMP後の基体からの絶縁膜上面までの高さと絶縁膜の下地の平均段差密度との関係を示すグラフである。
【図4】(a),(b)はそれぞれダミーパターンの変形例を示す平面図である。
【図5】(a)〜(c)は一般的なCMP法による平坦化工程を工程順に示す説明図である。
【図6】従来の半導体装置の一例を示す要部側断面図である。
【図7】本発明の課題を説明するための図である。
【図8】CMP後の基体からの絶縁膜上面までの高さと配線部端部からの距離との関係を示す説明図である。
【符号の説明】
1…配線部、2…基体、3a…第1層間膜、3b…第2層間膜、3c…第3層間膜、4a…第1配線層、4b…第2配線層、4c…第3配線層、5…パッド、7,9,10…ダミーパターン、7a,9a,10a…貫通部、7b…島パターン、8…支持部

Claims (10)

  1. 基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、
    前記最上層の配線層より下層の配線層における前記パッド下の位置には、上下面間を貫通した貫通部を有するダミーパターンが設けられ、
    前記ダミーパターンが設けられた配線層の上下層の絶縁膜は、前記ダミーパターンの貫通部内を通して連続した状態で形成されており、
    前記ダミーパターンは、前記パッドよりも小さい島パターンの複数が該島パターン間に所定の間隙を有した状態で配置されて該間隙により前記貫通部を形成したものからなる
    ことを特徴とする半導体装置。
  2. 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
    ことを特徴とする請求項1記載の半導体装置。
  3. 基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、
    前記最上層の配線層より下層の配線層における前記パッド下の位置には、上下面間を貫通した貫通部を有するダミーパターンが設けられ、
    前記ダミーパターンが設けられた配線層の上下層の絶縁膜は、前記ダミーパターンの貫通部内を通して連続した状態で形成されており、
    前記ダミーパターンは、その内部に前記貫通部を備えたものまたは前記ダミーパターンの周縁から内側に向けて切欠いた状態に前記貫通部を備えたものからなる
    ことを特徴とする半導体装置。
  4. 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
    ことを特徴とする請求項3記載の半導体装置。
  5. 基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、
    前記最上層の配線層より下層の配線層における前記パッド下の位置には、上下面間を貫通した貫通部を有するダミーパターンが設けられ、
    前記ダミーパターンが設けられた配線層の上下層の絶縁膜は、前記ダミーパターンの貫通部内を通して連続した状態で形成されており、
    前記配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層に前記パッドが設けられた多層配線部からなり、
    前記ダミーパターンは、多層配線部に複数、平面視した状態で互いに前記貫通部の位置が略一致して重なるように設けられ、
    前記最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、前記複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている
    ことを特徴とする半導体装置。
  6. 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
    ことを特徴とする請求項5記載の半導体装置。
  7. 前記配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層に前記パッドが設けられた多層配線部からなり、
    前記ダミーパターンは、多層配線部に複数、平面視した状態で互いに前記貫通部の位置が略一致して重なるように設けられ、
    前記最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、前記複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている
    ことを特徴とする請求項1記載の半導体装置。
  8. 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
    ことを特徴とする請求項7記載の半導体装置。
  9. 前記配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層に前記パッドが設けられた多層配線部からなり、
    前記ダミーパターンは、多層配線部に複数、平面視した状態で互いに前記貫通部の位置が略一致して重なるように設けられ、
    前記最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、前記複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている
    ことを特徴とする請求項3記載の半導体装置。
  10. 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
    ことを特徴とする請求項9記載の半導体装置。
JP33521797A 1997-12-05 1997-12-05 半導体装置 Expired - Lifetime JP3632725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33521797A JP3632725B2 (ja) 1997-12-05 1997-12-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33521797A JP3632725B2 (ja) 1997-12-05 1997-12-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH11168101A JPH11168101A (ja) 1999-06-22
JP3632725B2 true JP3632725B2 (ja) 2005-03-23

Family

ID=18286078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33521797A Expired - Lifetime JP3632725B2 (ja) 1997-12-05 1997-12-05 半導体装置

Country Status (1)

Country Link
JP (1) JP3632725B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
KR100390045B1 (ko) * 2001-06-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 패드 형성 방법
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
JP4601919B2 (ja) * 2003-06-03 2010-12-22 パナソニック株式会社 半導体装置の製造方法
JP4608880B2 (ja) * 2003-12-10 2011-01-12 富士電機システムズ株式会社 半導体装置の製造方法
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
JP2006339406A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置
JP4671814B2 (ja) 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
DE102011107349B4 (de) * 2010-06-30 2016-05-12 Micronas Gmbh Bondkontaktstelle auf einem Halbleitersubstrat
JP5485132B2 (ja) * 2010-12-28 2014-05-07 パナソニック株式会社 半導体装置
US9064707B2 (en) 2011-09-14 2015-06-23 Micronas Gmbh Bonding contact area on a semiconductor substrate
JP5575730B2 (ja) * 2011-11-15 2014-08-20 日本電信電話株式会社 半導体装置用多層配線基板

Also Published As

Publication number Publication date
JPH11168101A (ja) 1999-06-22

Similar Documents

Publication Publication Date Title
JP4951228B2 (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
US6930382B2 (en) Semiconductor device and method of manufacturing the same
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
JP3632725B2 (ja) 半導体装置
US20170186704A1 (en) Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region
US8008127B2 (en) Method of fabricating an integrated circuit having a multi-layer structure with a seal ring
JP4280204B2 (ja) 半導体装置
KR100368115B1 (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
TW201735259A (zh) 半導體結構及其製造方法
US12107041B2 (en) Metal plate corner structure on metal insulator metal
JP2000174058A (ja) 集積回路装置の製造方法
JP2000012431A (ja) 半導体装置およびその製造方法
US11715710B2 (en) Method of treatment of an electronic circuit for a hybrid molecular bonding
JPH11219922A (ja) 半導体装置及びその製造方法
US20220336373A1 (en) Scribe structure for memory device
JPH11150114A (ja) 半導体装置及びその製造方法
CN117276232A (zh) 一种芯片封装结构及制作方法
WO2021107970A1 (en) Bonded assembly containing laterally bonded bonding pads and methods of forming the same
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
US9786592B2 (en) Integrated circuit structure and method of forming the same
JP2003332423A (ja) 半導体装置およびその製造方法
KR100439835B1 (ko) 멀티-플로빙용 패드 및 그 제조방법
CN113644071B (zh) 半导体装置及其形成方法
US20240203904A1 (en) Stress modulating pattern containing bonding dielectric layer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term