JP3632725B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3632725B2 JP3632725B2 JP33521797A JP33521797A JP3632725B2 JP 3632725 B2 JP3632725 B2 JP 3632725B2 JP 33521797 A JP33521797 A JP 33521797A JP 33521797 A JP33521797 A JP 33521797A JP 3632725 B2 JP3632725 B2 JP 3632725B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring
- wiring layer
- dummy pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にボンディング用のパッドを有する配線部を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の製造分野では、半導体装置の高集積化に伴って、内部配線の微細化、多層化が進展している。そしてこの配線の微細化、多層化が、層間絶縁膜の段差を大きくかつ急峻にして配線の加工精度や電気的信頼性の低下を招いている。特にアルミニウム（Ａｌ）を用いた配線の多層化では、ウエハ表面から層間絶縁膜表面までの距離の差が増加し、これがリソグラフィに用いる露光用の光の微細化に伴う短波長化と相まって焦点深度の不足をもたらすことにより、配線の加工精度や電気的信頼性を低下させている。
【０００３】
そこで従来では、上記問題を解決するための絶縁膜の形成技術および平坦化技術が検討され、例えばスピンオングラス（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ；ＳＯＧ）のような技術が開発されている。ところが、配線を多層化した配線部の層間絶縁膜の形成にこのような技術を適用しても、配線間隔が広い場合には、絶対段差の差、いわゆるグローバル段差を十分に低減することができない。このため、シリコンウエハのような基板を鏡面研磨する技術である化学的機械研磨（以下、単にＣＭＰと記す）法を応用して配線部の層間絶縁膜を研磨し、グローバル段差を低減する試みがなされている。
【０００４】
一般的なＣＭＰ法による層間絶縁膜の平坦化例を図５に示す。図５（ａ）に示すように、シリコンウエハからなる基体５１上には、例えばボロン−ホスホシリケートガラス（以下、ＢＰＳＧ膜と記す）等からなる層間絶縁膜５２が形成されている。そして層間絶縁膜５２上には、段差を生じさせる要素であるＡｌ等の配線５３ａを備えた配線層５３が形成されている。配線５３ａは、デザインルールの範囲で自由に配置可能なものであり、したがって配線層５３には、例えば配線５３が密集する箇所（以下、密集配線部と記す）と孤立する箇所（以下、孤立配線部と記す）とが存在する。
【０００５】
さらに層間絶縁膜５２上には、図５（ｂ）に示すように配線５３を覆う状態に被研磨膜５４が形成されている。被研磨膜５４は、例えば、ＴＥＯＳ（Ｓｉ（ＯＣ２ Ｈ５ ）４ ）をシリコンソースとし、かつプラズマを用いた化学的気相成長法（以下、ＣＶＤ法と記す）によって形成された酸化シリコン（ＳｉＯ２ ）系の膜からなる。
【０００６】
そして、上記の被研磨膜５４に対してＣＭＰ法による平坦化を行う。この際、例えば、ＣＭＰ装置の研磨プレートの回転数を２０ｒｐｍ、基体５１を保持する試料台の回転数を２０ｒｐｍ、研磨圧力を５００ｇｆ／ｃｍ２ とし、また研磨液にシリカ粒子（１４ｗｔ％）と水酸化カリウム（ＫＯＨ）水溶液との混合液を用いた条件にてＣＭＰを行うと、密集配線部上および孤立配線部上には、図５（ｃ）に示すような被研磨膜５４からなる層間絶縁膜５５が形成される。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、その層間絶縁膜を形成するに際して平坦化特性に優れているＣＭＰ法を用いても、図５（ｃ）に示すようにＣＭＰ後に得た層間絶縁膜５５に、同図中ｘで示すグローバル段差が残るという不具合が発生する。
【０００８】
例えば図５に示した配線層５３の配線５３ａが１μｍの厚みのＡｌ配線からなる場合、この配線層５３上の被研磨膜５４をＣＭＰ法によって研磨し、ＣＭＰ後に配線５３ａからその周辺にかけてのグローバル段差を測定する。すると、この測定結果を示す図８から明らかなように、初期段差１μｍがほとんど低減されないのである。しかもＣＭＰ法では、それ以前の従来技術と異なり、段差の変動する範囲が数ｍｍ程度の広い領域に及んでいる。なお、ＣＭＰの研磨条件を変更することにより平坦性を改善することは可能であるが、その一方で研磨速度のウエハ面内均一性が悪化するため、この方法を採用することはできない。
【０００９】
そこで、配線が疎に配置された部分に、ダミーパターンを配置してＣＭＰ法によるグローバル段差の増加を抑制することが検討されている。しかしながら、実際には１ｍｍ程度の領域にダミーパターンを配置できないため、平坦性を確保できない場所が存在する。特にこのようなことが問題となるのは、スクライブラインと、多層配線部の最上層の配線層に形成されるボンディング用のＩ／Ｏパッド（以下、単にパッドと記す）とが存在するチップの周辺である。ダミーパターンとして、工程簡略化が可能なＡｌのダミーパターンを採用する場合には、上記スクライブライン内と最上層以外の配線層の上記したパッドの位置にダミーパターンを配置できないたために、チップの周辺はグローバル段差が大きい。
【００１０】
スクライブライン（幅１００μｍ〜１５０μｍ）内にダミーパターンを配置できない理由は、もしスクライブライン内にＡｌが多く存在すると、ダイシングの際、Ａｌによってダイサーが目詰まりを起こすためである。また、最上層以外の配線層で上記パッド（幅〜１００μｍ）の位置にダミーパターンを配置できない理由は、例えば図７に示すようにパッド５９の下方にパッド５９の大きさと略同じ大きさのダミーパターン５７を配置すると、ワイヤボンディングの際にパッド５９とダミーパターン５７との間の層間絶縁膜５８にクラックが生じるためである。
【００１１】
すなわち、パッド５９とダミーパターン５７との間の層間絶縁膜５８は、ダミーパターン５７の存在により薄く形成されている。しかも、比較的大きい面積に形成されるパッド５９と、これと略同じ大きさのダミーパターン５７とが柔らかいＡｌで形成されることから、これらの影響をそのまま受けるような状態で存在している。よって、ワイヤボンディングの際にパッド５９に超音波が印加されると、層間絶縁膜５８はパッド５９およびダミーパターン５７とともに超音波の衝撃を受けて機械強度的に耐えられなくなり、クラックが生じてしまうのである。
【００１２】
【課題を解決するための手段】
そこで上記課題を解決するために本発明は、基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、最上層の配線層よりも下層の配線層におけるパッド下の位置に、上下面間を貫通した貫通部を有するダミーパターンが設けられ、ダミーパターンが設けられた配線層の上下層の絶縁膜が、ダミーパターンの貫通部を通して連続した状態で形成されている構成となっている。そして、上記ダミーパターンは、上記パッドよりも小さい島パターンの複数がこの島パターン間に所定の間隙を有した状態で配置されてこの間隙により貫通部を形成したものから構成されている。または、上記ダミーパターンは、その内部に貫通部を備えたものもしくはダミーパターンの周縁から切り欠いたもので構成されている。
さらに、本発明は、基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、最上層の配線層よりも下層の配線層におけるパッド下の位置に、上下面間を貫通した貫通部を有するダミーパターンが設けられ、ダミーパターンが設けられた配線層の上下層の絶縁膜が、ダミーパターンの貫通部を通して連続した状態で形成されている構成となっている。そして、配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層にパッドが設けられた多層配線部からなり、ダミーパターンは、多層配線部に複数、平面視した状態で互いに貫通部の位置が略一致して重なるように設けられ、最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている。
【００１３】
本発明では、最上層の配線層よりも下層の配線層におけるパッド下の位置にダミーパターンが設けられているため、ダミーパターンが設けられた配線層の上層の絶縁膜は、その下層の配線層にダミーパターンを設けた後に形成されたものである。よって、上層の絶縁膜を形成するに際しては、すでにダミーパターンが存在しているため、上層の絶縁膜は例えばＣＭＰ法を用いた平坦化技術によってグローバル段差が低減されたものとなる。またダミーパターンが上下面間を貫通した貫通部を有し、上下層の絶縁膜がこの貫通部内を通して連続した状態で形成されているため、ダミーパターンが設けられた配線層の上下層の絶縁膜によってダミーパターンが支持されている状態になっている。よってこの半導体装置の配線部のパッド下は、たとえパッドおよびダミーパターンが柔らかいＡｌで形成されていても、上下層の絶縁膜によって、その後のワイヤボンディングの際に印加される超音波の衝撃に耐え得るだけの機械的な強度が確保された部分となる。
【００１４】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施形態を図面に基づいて説明する。図１は本発明の半導体装置の一実施形態を示す要部側断面図であり、特に本発明の特徴である配線部を示したものである。この実施形態では、配線部が３層の配線層を備えている場合を例にとって説明する。
【００１５】
図１に示すように、この半導体装置の配線部１は、基体２上に絶縁膜である第１層間膜３ａ，第２層間膜３ｂ，第３層間膜３ｃと、配線（図示省略）が設けられた第１配線層４ａ，第２配線層４ｂ，第３配線層４ｃとが交互に積層形成された多層配線部からなっている。第３配線層４ｃには、この層の配線を避けた位置、例えば第３配線層４ｃの配線に対して電気的に影響のないチップの周辺位置にボンディング用のパッド５が設けられている。さらに第３配線層４ｃ上には、パッド５上を開口した状態にパッシベーション膜６が形成されている。なお、基体２は、例えばシリコン基板からなり、また図示しないが基体２上には、素子分離膜やトランジスタ等が形成されている。
【００１６】
基体２上に形成された第１層間膜３ａは、例えば、４５０ｎｍ程度の厚みのＢＰＳＧ膜からなる。また第２層間膜３ｂおよび第３層間膜３ｃは、例えば、高密度プラズマを用いたＣＶＤ法によって形成された９００ｎｍ程度の厚みのＳｉＯ２ 膜で形成されている。一方、第１配線層４ａ，第２配線層４ｂは、例えば、５０ｎｍ程度の厚みの窒化シリコン（ＴｉＮ）膜上に２０ｎｍ程度の厚みのチタン（Ｔｉ）膜と、８００ｎｍ程度の厚みのＡｌおよび銅（Ｃｕ）の合金層と、２０ｎｍ程度の厚みのＴｉＮ膜とがこの順に積層された積層体で構成されている。また第３配線層４ｃおよびパッド５は、上記のＡｌ−Ｃｕ合金層が８００ｎｍ程度の厚みである以外は上記と同様の積層体で構成されている。さらにパッド５は、例えば一辺が１００μｍの正方形に形成されており、パッシベーション６は、例えば７００ｎｍ程度の厚みの窒化シリコン（ＳｉＮ）膜で形成されている。
【００１７】
このような配線部１において、最上層の第３配線層４ｃより下層に形成された第２配線層４ｂ，第１配線層４ａにはそれぞれ、パッド５下の位置に、ダミーパターン７が設けられている。この２つのダミーパターン７は、第２配線層４ｂの配線，第１配線層４ａの配線に対して電気的に影響のない位置に形成されている。また２つのダミーパターン７はそれぞれ、上下面間を貫通した貫通部７ａを有するもので、少なくとも上記パッド５の大きさに形成されている。なお、本明細書中においてパッドやダミーパターンの大きさとは、パッド，ダミーパターンの片面の面積を意味している。
【００１８】
そしてダミーパターン７は、例えばパッド５と同じ大きさに形成されている場合、平面視した状態でパッド５に略一致するように設けられ、またパッド５より大きく形成されている場合には、パッド５を含んで重なるように設けられている。しかも２つのダミーパターン７は、平面視した状態で互いに貫通部７ａの位置が略一致して重なるように設けられている。
【００１９】
したがって、ダミーパターン７が設けられた第２配線層４ｂおよび第１配線層４ａの上下層にあたる第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａは、各ダミーパターン７の貫通部７ａ内を通して連続した状態で形成されている。これにより、最上層の第３配線層４ｃの下層の第３層間膜３ｃから基体２上に形成された第１配線層４ａまでの第１，第２，第３層間膜３ａ，３ｂ，３ｃは、２つのダミーパターン７の貫通部７ｂ内を通って柱状または壁状の支持部８を形成した状態になっている。
【００２０】
この実施形態においては、ダミーパターン７は、例えば、第２配線層４ｂおよび第１配線層４ａに設けられた配線と同様の構成材料で同様の厚み、同様の大きさに形成されている。また、例えば図２に示す平面形状を有したものからなっている。すなわち、パッド５よりも小さい島パターン７ｂの複数が、島パターン７ｂ間に所定の間隙を有した状態で配置されて、この間隙により貫通部７ａを形成したものからなる。
【００２１】
また、島パターン７ｂは一辺が２μｍ程度の正方形のパターンからなり、パッド５と同じ一辺が１００μｍ程度の正方形の領域に、その縦横に４μｍピッチで縦横に敷き詰められた状態に配置されている。このため２つのダミーパターン７は、ライン状の貫通部７ｂを縦横に有して構成されており、このような貫通部７ｂが平面視した状態で略一致して重なるように設けられている。よって、第１，第２，第３層間膜３ａ，３ｂ，３ｃは、２つのダミーパターン７の貫通部７ｂ内を通って壁状の支持部８を形成した状態に設けられ、いわゆる架橋構造を構築している。
【００２２】
次に、このような配線部１の形成法の一例を説明する。配線部１を形成するにあたっては、まず、予め素子分離膜やトランジスタを形成しておいた基体２上に、ＣＶＤ法によってＢＰＳＧ膜を４５０ｎｍ程度の厚みに堆積する。次いで、約８５０℃で１０分程度の熱処理を行ってＢＰＳＧ膜からなる第１層間膜３ａを形成する。次に、上記のパッド５を形成する領域の下方を避けた位置の第１層間膜３ａに、接続孔（図示省略）を形成し、ＣＶＤ法によって例えばタングステンを接続孔内に埋め込んでコンタクト部を形成する。
【００２３】
続いて真空蒸着法やスパッタリング法等のＰＶＤ法によって、第１層間膜３ａ上に５０ｎｍの厚みのＴｉＮ膜，２０ｎｍ程度の厚みのＴｉ膜，５００ｎｍ程度の厚みのＡｌ−Ｃｕ合金膜，２０ｎｍ程度の厚みのＴｉＮ膜をこの順に堆積してこれらの積層体を得る。次に、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第１層間膜３ａ上に配線を形成して第１配線層４ａを得る。これとともに、パッド５を形成する領域の下方位置の第１配線層４ａにダミーパターン７を形成する。
【００２４】
次いで、高密度プラズマを用いたＣＶＤ法によって、第１配線層４ａ上にＳｉＯ２ 膜を９００ｎｍ程度の厚みに堆積する。その後、ＣＭＰ法によって、ＳｉＯ２ 膜を２００ｎｍ程度研磨して平坦化して第２層間膜３ｂを得る。続いて第２層間膜３ｂに、前述した第１層間膜３ａへのコンタクト部の形成法と同様の方法によって、コンタクト部を形成する。
【００２５】
続いてＰＶＤ法によって、第２層間膜３ｂ上に５０ｎｍの厚みのＴｉＮ膜，２０ｎｍ程度の厚みのＴｉ膜，５００ｎｍ程度の厚みのＡｌ−Ｃｕ合金膜，２０ｎｍ程度の厚みのＴｉＮ膜をこの順に堆積してこれらの積層体を得る。その後、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第２層間膜３ｂ上に配線を形成して第２配線層４ｂを得る。これとともにパッド５を形成する領域の下方位置の第２配線層４ｂに、第１配線層４ａのダミーパターン７と同様の形状のダミーパターン７を形成する。
【００２６】
その際、平面視した状態で第１配線層４ａのダミーパターン７と第２配線層４ｂのダミーパターン７とが完全に一致して重なるとともに、これらのダミーパターン７の貫通部７ａの位置も一致して重なるように第２配線層４ｂ上にダミーパターン７を形成する。
【００２７】
さらに、高密度プラズマを用いたＣＶＤ法によって、第２配線層４ｂ上にＳｉＯ２ 膜を９００ｎｍ程度の厚みに堆積する。その後、ＣＭＰ法によって、ＳｉＯ２ 膜を２００ｎｍ程度研磨して平坦化して第３層間膜３ｃを得る。続いて第３層間膜３ｃに、前述した第１層間膜３ａへのコンタクト部の形成法と同様の方法によって、コンタクト部を形成する。
【００２８】
次にＰＶＤ法によって、第３層間膜３ｃ上に５０ｎｍの厚みのＴｉＮ膜，２０ｎｍ程度の厚みのＴｉ膜，８００ｎｍ程度の厚みのＡｌ−Ｃｕ合金膜，２０ｎｍ程度の厚みのＴｉＮ膜をこの順に堆積してこれらの積層体を得る。その後、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第３層間膜３ｃ上に配線を形成して第３配線層４ｃを得るとともに配線を避けた位置にパッド５を形成する。
【００２９】
この際、平面視した状態でパッド５と２つのダミーパターン７とが完全に一致して重なるようにパッド５を形成する。また、第３配線層４ｃの配線に対して影響を与えない位置にパッド５を形成する。またパッド５の形成位置は、先に形成した２つのダミーパターン７がそれぞれ、第１配線層４ａ，第２配線層４ｂの配線に影響のない位置に形成されよう配慮して設定されることになる。その後は、ＣＶＤ法によって第３配線層４ｃ上にＳｉＮ膜を７００ｎｍ程度の厚みに堆積し、続いてリソグラフィおよびエッチングによってＳｉＮ膜にパッド５の上面を露出させる開口を形成してパッシベーション膜６を得る。以上の工程によって、配線部１が形成される。
【００３０】
上記のように形成される配線部１では、ダミーパターン７を有する第１配線層４ａ上の第２層間膜３ｂは、第１配線層４ａにダミーパターン７を形成した後に形成される。このため、ＣＭＰ法を用いた平坦化によって、グローバル段差が低減した平坦性の高い第２層間膜３ｂを形成することができる。同様に、ダミーパターン７を有する第２配線層４ｂ上の第３層間膜３ｃは、第２配線層４ｂにダミーパターン７を形成した後に形成されるので、ＣＭＰ法を用いた平坦化によって、グローバル段差が低減した平坦性の高い第３層間膜３ｃを形成することができる。よって、各配線層４ａ，４ｂ，４ｃの配線の微細化を図ることができるとともに、さらなる配線層の多層化を実現することができる。
【００３１】
また第１配線層４ａの配線とともにダミーパターン７を形成し、第２配線層４ｂの配線とともにダミーパターン７を形成しているため、ダミーパターン７を設けたことによる工程数の増加もない。
【００３２】
さらに各ダミーパターン７が貫通部７ａを有しており、ダミーパターン７の上下層の第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａが、各ダミーパターン７の貫通部７ａ内を通して連続した状態で形成されている。またダミーパターン７は、第１配線層４ａ，第２配線層４ｂのパッド５下の位置に設けられている。このため配線部１は、パッド５下にて、第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａが、ダミーパターン７を支持する架橋構造を構築したものとなるので、これによりパッド５下の機械的強度が向上したものとなる。
【００３３】
しかも、各ダミーパターン７は、パッド５と略同じ大きさで平面視した状態でパッド５に略一致するように設けられているため、パッド５の大きさにわたってパッド５下の機械的強度が向上した配線部１を実現できる。さらにこの実施形態では、各ダミーパターン７が、平面視した状態で貫通部７ａが略一致して重なるように設けられて壁状の支持部８を形成しているので、パッド５下が、後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る強固な機械的強度を有したものとなる。
【００３４】
実施形態の配線部１と、ダミーパターン７を設けていない以外は実施形態と同様に構成された図６に示す従来の配線部とに対して同じ条件でワイヤボンディングを行い、層間膜におけるキズ、クラックの発生数を調べたところ、実施形態では従来に比較してキズの発生数が大幅に低減し、またクラックの発生が防止された結果が得られた。しかも、実施形態の配線部１では、超音波のパワーを上げかつワイヤボンディング温度を高めても、キズの発生数の変化がなかった。
【００３５】
以上の結果からも明らかなように実施形態の配線部１では、パッド５およびダミーパターン７が柔らかいＡｌを含む材料で形成されているものの、第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａによる非常に強固な架橋構造によってパッド５およびダミーパターン７を支持しているため、後のワイヤボンディングの際に超音波が印加されても、パッド５とダミーパターン７との間の第３層間膜３ｃやダミーパターン７間の第２層間膜２ｂへのクラックの発生を防止することができる。したがって、上記実施形態によれば、配線部１の配線の微細化と配線層の多層化を図ることができ、しかも配線部１の信頼性の高い半導体装置を実現できる。
【００３６】
なお、上記実施形態では、本発明のダミーパターンとして、１辺が１００μｍのパッドの形成領域に対して、１辺が２μｍの島パターンを４μｍのピッチで縦横に配置した例を述べたが、貫通部を有して絶縁膜の架橋構造を構築できるようなものであればよく、これらの寸法および形状に限定されないのはもちろんである。ただし、この場合にはグローバル段差の低減を図れる寸法および形状に形成することが必要である。
【００３７】
例えば、ＣＭＰで平坦化した後の絶縁膜のグローバル段差と絶縁膜の平均段差密度（島パターンの密度）との関係を調べた結果、図３に示すように平均段差密度が低くなるにつれてグローバル段差が増加する傾向が知見される。よって、例えば、最上層の配線層を形成するためのリソグラフィの露光において焦点深度が１μｍであり、この焦点深度を満たすグローバル段差の値が２５０ｎｍ以内である場合には、図３からグローバル段差を抑えるために平均段差密度を５０％以上とする必要があることが確認される。このように、貫通部を有して絶縁膜の架橋構造を構築できるダミーパターンとしては、グローバル段差の低減を図れる寸法および形状に設定することが必要になる。
【００３８】
ダミーパターンの形状の変形例を図４（ａ），（ｂ）に示す。図４（ａ）に示すダミーパターン９は略正方形状をなすとともに、その内部に上下面間を貫通した貫通部９ａを備えたものからなっている。貫通部９ａは、例えば、正方形状に形成されているとともに互いに対称となるように４つ設けられている。このようなダミーパターン９を最上層の配線層より下層の配線層のパッド下の位置に設けた配線部では、配線層の上下層の絶縁膜が、ダミーパターン９の貫通部９ａを通して連続した状態で形成されている。
【００３９】
さらに配線部が多層配線部である場合には、ダミーパターン９が、平面視した状態で貫通部９ａが略一致して重なるように設けられて柱状の支持部を形成した架橋構造が構築される。よって、上記実施形態と同様に、絶縁膜の平坦性を保持し、かつ後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る機械的強度を確保した配線部を実現できる。
【００４０】
また図４（ｂ）に示すダミーパターン１０は、例えば、略正方形状のダミーパターン１０の周縁から内側に向けて切欠いた状態に貫通部１０ａを備えたものからなっている。上記実施形態と同様に、貫通部１０ａはダミーパターン１０の上下面間を貫通するもので、ここでは２つの貫通部１０ａが互いに平行に設けられて貫通部１０ａを除いた部分が櫛歯状に形成されている。このようなダミーパターン１０を最上層の配線層より下層の配線層のパッド下の位置に設けた配線部では、配線層の上下層の絶縁膜が、ダミーパターン１０の貫通部１０ａを通して連続した状態で形成されている。
【００４１】
さらに配線部が多層配線部である場合には、ダミーパターン１０が、平面視した状態で貫通部１０ａが略一致して重なるように設けられて壁状の支持部を形成した架橋構造が構築される。よって、この場合にも上記実施形態と同様の効果を得ることができる。
【００４２】
また上記実施形態では、例えば３層の配線層を備えた多層配線部に対して本発明を適用したが、１層の配線層を備えた配線部あるいは４層以上の多層配線部に対しても本発明を適用でき、かつ上記実施形態と同様の効果が得られるのはもちろんである。さらに、ダミーパターンがＡｌを含む材料で形成されている場合について述べたが、この材料に限定されるものでなく、種々の材料で形成することが可能である。ただし、配線層の配線と同じ材料を用いることによって、工程の簡略化を図ることができる。
【００４３】
【発明の効果】
以上説明したように本発明に係る半導体装置では、パッド下の位置にダミーパターンが設けられているため、ダミーパターンを有する配線層の上層の絶縁膜を形成するに際してＣＭＰ法を用いた平坦化を行うことにより、この絶縁膜のグローバル段差の低減を図ることができる。またダミーパターンが上下面間を貫通した貫通部を有し、上下層の絶縁膜がこの貫通部内を通して連続して形成されていることから、パッド下に、パッドおよびダミーパターンを支持して後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る機械的に強固な構造を構築している。よって、たとえパッドおよびダミーパターンが柔らかいＡｌで形成されていても、ワイヤボンディングの際に超音波の衝撃によるクラックの発生を防止できる。したがって、配線部の配線の微細化と配線層の多層化を図ることができ、しかも配線部の信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態を示す要部側断面図である。
【図２】ダミーパターンの一例を示す平面図である。
【図３】ＣＭＰ後の基体からの絶縁膜上面までの高さと絶縁膜の下地の平均段差密度との関係を示すグラフである。
【図４】（ａ），（ｂ）はそれぞれダミーパターンの変形例を示す平面図である。
【図５】（ａ）〜（ｃ）は一般的なＣＭＰ法による平坦化工程を工程順に示す説明図である。
【図６】従来の半導体装置の一例を示す要部側断面図である。
【図７】本発明の課題を説明するための図である。
【図８】ＣＭＰ後の基体からの絶縁膜上面までの高さと配線部端部からの距離との関係を示す説明図である。
【符号の説明】
１…配線部、２…基体、３ａ…第１層間膜、３ｂ…第２層間膜、３ｃ…第３層間膜、４ａ…第１配線層、４ｂ…第２配線層、４ｃ…第３配線層、５…パッド、７，９，１０…ダミーパターン、７ａ，９ａ，１０ａ…貫通部、７ｂ…島パターン、８…支持部
【発明の属する技術分野】
本発明は半導体装置に関し、特にボンディング用のパッドを有する配線部を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の製造分野では、半導体装置の高集積化に伴って、内部配線の微細化、多層化が進展している。そしてこの配線の微細化、多層化が、層間絶縁膜の段差を大きくかつ急峻にして配線の加工精度や電気的信頼性の低下を招いている。特にアルミニウム（Ａｌ）を用いた配線の多層化では、ウエハ表面から層間絶縁膜表面までの距離の差が増加し、これがリソグラフィに用いる露光用の光の微細化に伴う短波長化と相まって焦点深度の不足をもたらすことにより、配線の加工精度や電気的信頼性を低下させている。
【０００３】
そこで従来では、上記問題を解決するための絶縁膜の形成技術および平坦化技術が検討され、例えばスピンオングラス（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ；ＳＯＧ）のような技術が開発されている。ところが、配線を多層化した配線部の層間絶縁膜の形成にこのような技術を適用しても、配線間隔が広い場合には、絶対段差の差、いわゆるグローバル段差を十分に低減することができない。このため、シリコンウエハのような基板を鏡面研磨する技術である化学的機械研磨（以下、単にＣＭＰと記す）法を応用して配線部の層間絶縁膜を研磨し、グローバル段差を低減する試みがなされている。
【０００４】
一般的なＣＭＰ法による層間絶縁膜の平坦化例を図５に示す。図５（ａ）に示すように、シリコンウエハからなる基体５１上には、例えばボロン−ホスホシリケートガラス（以下、ＢＰＳＧ膜と記す）等からなる層間絶縁膜５２が形成されている。そして層間絶縁膜５２上には、段差を生じさせる要素であるＡｌ等の配線５３ａを備えた配線層５３が形成されている。配線５３ａは、デザインルールの範囲で自由に配置可能なものであり、したがって配線層５３には、例えば配線５３が密集する箇所（以下、密集配線部と記す）と孤立する箇所（以下、孤立配線部と記す）とが存在する。
【０００５】
さらに層間絶縁膜５２上には、図５（ｂ）に示すように配線５３を覆う状態に被研磨膜５４が形成されている。被研磨膜５４は、例えば、ＴＥＯＳ（Ｓｉ（ＯＣ２ Ｈ５ ）４ ）をシリコンソースとし、かつプラズマを用いた化学的気相成長法（以下、ＣＶＤ法と記す）によって形成された酸化シリコン（ＳｉＯ２ ）系の膜からなる。
【０００６】
そして、上記の被研磨膜５４に対してＣＭＰ法による平坦化を行う。この際、例えば、ＣＭＰ装置の研磨プレートの回転数を２０ｒｐｍ、基体５１を保持する試料台の回転数を２０ｒｐｍ、研磨圧力を５００ｇｆ／ｃｍ２ とし、また研磨液にシリカ粒子（１４ｗｔ％）と水酸化カリウム（ＫＯＨ）水溶液との混合液を用いた条件にてＣＭＰを行うと、密集配線部上および孤立配線部上には、図５（ｃ）に示すような被研磨膜５４からなる層間絶縁膜５５が形成される。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、その層間絶縁膜を形成するに際して平坦化特性に優れているＣＭＰ法を用いても、図５（ｃ）に示すようにＣＭＰ後に得た層間絶縁膜５５に、同図中ｘで示すグローバル段差が残るという不具合が発生する。
【０００８】
例えば図５に示した配線層５３の配線５３ａが１μｍの厚みのＡｌ配線からなる場合、この配線層５３上の被研磨膜５４をＣＭＰ法によって研磨し、ＣＭＰ後に配線５３ａからその周辺にかけてのグローバル段差を測定する。すると、この測定結果を示す図８から明らかなように、初期段差１μｍがほとんど低減されないのである。しかもＣＭＰ法では、それ以前の従来技術と異なり、段差の変動する範囲が数ｍｍ程度の広い領域に及んでいる。なお、ＣＭＰの研磨条件を変更することにより平坦性を改善することは可能であるが、その一方で研磨速度のウエハ面内均一性が悪化するため、この方法を採用することはできない。
【０００９】
そこで、配線が疎に配置された部分に、ダミーパターンを配置してＣＭＰ法によるグローバル段差の増加を抑制することが検討されている。しかしながら、実際には１ｍｍ程度の領域にダミーパターンを配置できないため、平坦性を確保できない場所が存在する。特にこのようなことが問題となるのは、スクライブラインと、多層配線部の最上層の配線層に形成されるボンディング用のＩ／Ｏパッド（以下、単にパッドと記す）とが存在するチップの周辺である。ダミーパターンとして、工程簡略化が可能なＡｌのダミーパターンを採用する場合には、上記スクライブライン内と最上層以外の配線層の上記したパッドの位置にダミーパターンを配置できないたために、チップの周辺はグローバル段差が大きい。
【００１０】
スクライブライン（幅１００μｍ〜１５０μｍ）内にダミーパターンを配置できない理由は、もしスクライブライン内にＡｌが多く存在すると、ダイシングの際、Ａｌによってダイサーが目詰まりを起こすためである。また、最上層以外の配線層で上記パッド（幅〜１００μｍ）の位置にダミーパターンを配置できない理由は、例えば図７に示すようにパッド５９の下方にパッド５９の大きさと略同じ大きさのダミーパターン５７を配置すると、ワイヤボンディングの際にパッド５９とダミーパターン５７との間の層間絶縁膜５８にクラックが生じるためである。
【００１１】
すなわち、パッド５９とダミーパターン５７との間の層間絶縁膜５８は、ダミーパターン５７の存在により薄く形成されている。しかも、比較的大きい面積に形成されるパッド５９と、これと略同じ大きさのダミーパターン５７とが柔らかいＡｌで形成されることから、これらの影響をそのまま受けるような状態で存在している。よって、ワイヤボンディングの際にパッド５９に超音波が印加されると、層間絶縁膜５８はパッド５９およびダミーパターン５７とともに超音波の衝撃を受けて機械強度的に耐えられなくなり、クラックが生じてしまうのである。
【００１２】
【課題を解決するための手段】
そこで上記課題を解決するために本発明は、基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、最上層の配線層よりも下層の配線層におけるパッド下の位置に、上下面間を貫通した貫通部を有するダミーパターンが設けられ、ダミーパターンが設けられた配線層の上下層の絶縁膜が、ダミーパターンの貫通部を通して連続した状態で形成されている構成となっている。そして、上記ダミーパターンは、上記パッドよりも小さい島パターンの複数がこの島パターン間に所定の間隙を有した状態で配置されてこの間隙により貫通部を形成したものから構成されている。または、上記ダミーパターンは、その内部に貫通部を備えたものもしくはダミーパターンの周縁から切り欠いたもので構成されている。
さらに、本発明は、基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、最上層の配線層よりも下層の配線層におけるパッド下の位置に、上下面間を貫通した貫通部を有するダミーパターンが設けられ、ダミーパターンが設けられた配線層の上下層の絶縁膜が、ダミーパターンの貫通部を通して連続した状態で形成されている構成となっている。そして、配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層にパッドが設けられた多層配線部からなり、ダミーパターンは、多層配線部に複数、平面視した状態で互いに貫通部の位置が略一致して重なるように設けられ、最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている。
【００１３】
本発明では、最上層の配線層よりも下層の配線層におけるパッド下の位置にダミーパターンが設けられているため、ダミーパターンが設けられた配線層の上層の絶縁膜は、その下層の配線層にダミーパターンを設けた後に形成されたものである。よって、上層の絶縁膜を形成するに際しては、すでにダミーパターンが存在しているため、上層の絶縁膜は例えばＣＭＰ法を用いた平坦化技術によってグローバル段差が低減されたものとなる。またダミーパターンが上下面間を貫通した貫通部を有し、上下層の絶縁膜がこの貫通部内を通して連続した状態で形成されているため、ダミーパターンが設けられた配線層の上下層の絶縁膜によってダミーパターンが支持されている状態になっている。よってこの半導体装置の配線部のパッド下は、たとえパッドおよびダミーパターンが柔らかいＡｌで形成されていても、上下層の絶縁膜によって、その後のワイヤボンディングの際に印加される超音波の衝撃に耐え得るだけの機械的な強度が確保された部分となる。
【００１４】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施形態を図面に基づいて説明する。図１は本発明の半導体装置の一実施形態を示す要部側断面図であり、特に本発明の特徴である配線部を示したものである。この実施形態では、配線部が３層の配線層を備えている場合を例にとって説明する。
【００１５】
図１に示すように、この半導体装置の配線部１は、基体２上に絶縁膜である第１層間膜３ａ，第２層間膜３ｂ，第３層間膜３ｃと、配線（図示省略）が設けられた第１配線層４ａ，第２配線層４ｂ，第３配線層４ｃとが交互に積層形成された多層配線部からなっている。第３配線層４ｃには、この層の配線を避けた位置、例えば第３配線層４ｃの配線に対して電気的に影響のないチップの周辺位置にボンディング用のパッド５が設けられている。さらに第３配線層４ｃ上には、パッド５上を開口した状態にパッシベーション膜６が形成されている。なお、基体２は、例えばシリコン基板からなり、また図示しないが基体２上には、素子分離膜やトランジスタ等が形成されている。
【００１６】
基体２上に形成された第１層間膜３ａは、例えば、４５０ｎｍ程度の厚みのＢＰＳＧ膜からなる。また第２層間膜３ｂおよび第３層間膜３ｃは、例えば、高密度プラズマを用いたＣＶＤ法によって形成された９００ｎｍ程度の厚みのＳｉＯ２ 膜で形成されている。一方、第１配線層４ａ，第２配線層４ｂは、例えば、５０ｎｍ程度の厚みの窒化シリコン（ＴｉＮ）膜上に２０ｎｍ程度の厚みのチタン（Ｔｉ）膜と、８００ｎｍ程度の厚みのＡｌおよび銅（Ｃｕ）の合金層と、２０ｎｍ程度の厚みのＴｉＮ膜とがこの順に積層された積層体で構成されている。また第３配線層４ｃおよびパッド５は、上記のＡｌ−Ｃｕ合金層が８００ｎｍ程度の厚みである以外は上記と同様の積層体で構成されている。さらにパッド５は、例えば一辺が１００μｍの正方形に形成されており、パッシベーション６は、例えば７００ｎｍ程度の厚みの窒化シリコン（ＳｉＮ）膜で形成されている。
【００１７】
このような配線部１において、最上層の第３配線層４ｃより下層に形成された第２配線層４ｂ，第１配線層４ａにはそれぞれ、パッド５下の位置に、ダミーパターン７が設けられている。この２つのダミーパターン７は、第２配線層４ｂの配線，第１配線層４ａの配線に対して電気的に影響のない位置に形成されている。また２つのダミーパターン７はそれぞれ、上下面間を貫通した貫通部７ａを有するもので、少なくとも上記パッド５の大きさに形成されている。なお、本明細書中においてパッドやダミーパターンの大きさとは、パッド，ダミーパターンの片面の面積を意味している。
【００１８】
そしてダミーパターン７は、例えばパッド５と同じ大きさに形成されている場合、平面視した状態でパッド５に略一致するように設けられ、またパッド５より大きく形成されている場合には、パッド５を含んで重なるように設けられている。しかも２つのダミーパターン７は、平面視した状態で互いに貫通部７ａの位置が略一致して重なるように設けられている。
【００１９】
したがって、ダミーパターン７が設けられた第２配線層４ｂおよび第１配線層４ａの上下層にあたる第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａは、各ダミーパターン７の貫通部７ａ内を通して連続した状態で形成されている。これにより、最上層の第３配線層４ｃの下層の第３層間膜３ｃから基体２上に形成された第１配線層４ａまでの第１，第２，第３層間膜３ａ，３ｂ，３ｃは、２つのダミーパターン７の貫通部７ｂ内を通って柱状または壁状の支持部８を形成した状態になっている。
【００２０】
この実施形態においては、ダミーパターン７は、例えば、第２配線層４ｂおよび第１配線層４ａに設けられた配線と同様の構成材料で同様の厚み、同様の大きさに形成されている。また、例えば図２に示す平面形状を有したものからなっている。すなわち、パッド５よりも小さい島パターン７ｂの複数が、島パターン７ｂ間に所定の間隙を有した状態で配置されて、この間隙により貫通部７ａを形成したものからなる。
【００２１】
また、島パターン７ｂは一辺が２μｍ程度の正方形のパターンからなり、パッド５と同じ一辺が１００μｍ程度の正方形の領域に、その縦横に４μｍピッチで縦横に敷き詰められた状態に配置されている。このため２つのダミーパターン７は、ライン状の貫通部７ｂを縦横に有して構成されており、このような貫通部７ｂが平面視した状態で略一致して重なるように設けられている。よって、第１，第２，第３層間膜３ａ，３ｂ，３ｃは、２つのダミーパターン７の貫通部７ｂ内を通って壁状の支持部８を形成した状態に設けられ、いわゆる架橋構造を構築している。
【００２２】
次に、このような配線部１の形成法の一例を説明する。配線部１を形成するにあたっては、まず、予め素子分離膜やトランジスタを形成しておいた基体２上に、ＣＶＤ法によってＢＰＳＧ膜を４５０ｎｍ程度の厚みに堆積する。次いで、約８５０℃で１０分程度の熱処理を行ってＢＰＳＧ膜からなる第１層間膜３ａを形成する。次に、上記のパッド５を形成する領域の下方を避けた位置の第１層間膜３ａに、接続孔（図示省略）を形成し、ＣＶＤ法によって例えばタングステンを接続孔内に埋め込んでコンタクト部を形成する。
【００２３】
続いて真空蒸着法やスパッタリング法等のＰＶＤ法によって、第１層間膜３ａ上に５０ｎｍの厚みのＴｉＮ膜，２０ｎｍ程度の厚みのＴｉ膜，５００ｎｍ程度の厚みのＡｌ−Ｃｕ合金膜，２０ｎｍ程度の厚みのＴｉＮ膜をこの順に堆積してこれらの積層体を得る。次に、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第１層間膜３ａ上に配線を形成して第１配線層４ａを得る。これとともに、パッド５を形成する領域の下方位置の第１配線層４ａにダミーパターン７を形成する。
【００２４】
次いで、高密度プラズマを用いたＣＶＤ法によって、第１配線層４ａ上にＳｉＯ２ 膜を９００ｎｍ程度の厚みに堆積する。その後、ＣＭＰ法によって、ＳｉＯ２ 膜を２００ｎｍ程度研磨して平坦化して第２層間膜３ｂを得る。続いて第２層間膜３ｂに、前述した第１層間膜３ａへのコンタクト部の形成法と同様の方法によって、コンタクト部を形成する。
【００２５】
続いてＰＶＤ法によって、第２層間膜３ｂ上に５０ｎｍの厚みのＴｉＮ膜，２０ｎｍ程度の厚みのＴｉ膜，５００ｎｍ程度の厚みのＡｌ−Ｃｕ合金膜，２０ｎｍ程度の厚みのＴｉＮ膜をこの順に堆積してこれらの積層体を得る。その後、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第２層間膜３ｂ上に配線を形成して第２配線層４ｂを得る。これとともにパッド５を形成する領域の下方位置の第２配線層４ｂに、第１配線層４ａのダミーパターン７と同様の形状のダミーパターン７を形成する。
【００２６】
その際、平面視した状態で第１配線層４ａのダミーパターン７と第２配線層４ｂのダミーパターン７とが完全に一致して重なるとともに、これらのダミーパターン７の貫通部７ａの位置も一致して重なるように第２配線層４ｂ上にダミーパターン７を形成する。
【００２７】
さらに、高密度プラズマを用いたＣＶＤ法によって、第２配線層４ｂ上にＳｉＯ２ 膜を９００ｎｍ程度の厚みに堆積する。その後、ＣＭＰ法によって、ＳｉＯ２ 膜を２００ｎｍ程度研磨して平坦化して第３層間膜３ｃを得る。続いて第３層間膜３ｃに、前述した第１層間膜３ａへのコンタクト部の形成法と同様の方法によって、コンタクト部を形成する。
【００２８】
次にＰＶＤ法によって、第３層間膜３ｃ上に５０ｎｍの厚みのＴｉＮ膜，２０ｎｍ程度の厚みのＴｉ膜，８００ｎｍ程度の厚みのＡｌ−Ｃｕ合金膜，２０ｎｍ程度の厚みのＴｉＮ膜をこの順に堆積してこれらの積層体を得る。その後、リソグラフィおよびエッチングによってこの積層体をパターニングすることにより、第３層間膜３ｃ上に配線を形成して第３配線層４ｃを得るとともに配線を避けた位置にパッド５を形成する。
【００２９】
この際、平面視した状態でパッド５と２つのダミーパターン７とが完全に一致して重なるようにパッド５を形成する。また、第３配線層４ｃの配線に対して影響を与えない位置にパッド５を形成する。またパッド５の形成位置は、先に形成した２つのダミーパターン７がそれぞれ、第１配線層４ａ，第２配線層４ｂの配線に影響のない位置に形成されよう配慮して設定されることになる。その後は、ＣＶＤ法によって第３配線層４ｃ上にＳｉＮ膜を７００ｎｍ程度の厚みに堆積し、続いてリソグラフィおよびエッチングによってＳｉＮ膜にパッド５の上面を露出させる開口を形成してパッシベーション膜６を得る。以上の工程によって、配線部１が形成される。
【００３０】
上記のように形成される配線部１では、ダミーパターン７を有する第１配線層４ａ上の第２層間膜３ｂは、第１配線層４ａにダミーパターン７を形成した後に形成される。このため、ＣＭＰ法を用いた平坦化によって、グローバル段差が低減した平坦性の高い第２層間膜３ｂを形成することができる。同様に、ダミーパターン７を有する第２配線層４ｂ上の第３層間膜３ｃは、第２配線層４ｂにダミーパターン７を形成した後に形成されるので、ＣＭＰ法を用いた平坦化によって、グローバル段差が低減した平坦性の高い第３層間膜３ｃを形成することができる。よって、各配線層４ａ，４ｂ，４ｃの配線の微細化を図ることができるとともに、さらなる配線層の多層化を実現することができる。
【００３１】
また第１配線層４ａの配線とともにダミーパターン７を形成し、第２配線層４ｂの配線とともにダミーパターン７を形成しているため、ダミーパターン７を設けたことによる工程数の増加もない。
【００３２】
さらに各ダミーパターン７が貫通部７ａを有しており、ダミーパターン７の上下層の第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａが、各ダミーパターン７の貫通部７ａ内を通して連続した状態で形成されている。またダミーパターン７は、第１配線層４ａ，第２配線層４ｂのパッド５下の位置に設けられている。このため配線部１は、パッド５下にて、第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａが、ダミーパターン７を支持する架橋構造を構築したものとなるので、これによりパッド５下の機械的強度が向上したものとなる。
【００３３】
しかも、各ダミーパターン７は、パッド５と略同じ大きさで平面視した状態でパッド５に略一致するように設けられているため、パッド５の大きさにわたってパッド５下の機械的強度が向上した配線部１を実現できる。さらにこの実施形態では、各ダミーパターン７が、平面視した状態で貫通部７ａが略一致して重なるように設けられて壁状の支持部８を形成しているので、パッド５下が、後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る強固な機械的強度を有したものとなる。
【００３４】
実施形態の配線部１と、ダミーパターン７を設けていない以外は実施形態と同様に構成された図６に示す従来の配線部とに対して同じ条件でワイヤボンディングを行い、層間膜におけるキズ、クラックの発生数を調べたところ、実施形態では従来に比較してキズの発生数が大幅に低減し、またクラックの発生が防止された結果が得られた。しかも、実施形態の配線部１では、超音波のパワーを上げかつワイヤボンディング温度を高めても、キズの発生数の変化がなかった。
【００３５】
以上の結果からも明らかなように実施形態の配線部１では、パッド５およびダミーパターン７が柔らかいＡｌを含む材料で形成されているものの、第３層間膜３ｃ，第２層間膜３ｂ，第１層間膜３ａによる非常に強固な架橋構造によってパッド５およびダミーパターン７を支持しているため、後のワイヤボンディングの際に超音波が印加されても、パッド５とダミーパターン７との間の第３層間膜３ｃやダミーパターン７間の第２層間膜２ｂへのクラックの発生を防止することができる。したがって、上記実施形態によれば、配線部１の配線の微細化と配線層の多層化を図ることができ、しかも配線部１の信頼性の高い半導体装置を実現できる。
【００３６】
なお、上記実施形態では、本発明のダミーパターンとして、１辺が１００μｍのパッドの形成領域に対して、１辺が２μｍの島パターンを４μｍのピッチで縦横に配置した例を述べたが、貫通部を有して絶縁膜の架橋構造を構築できるようなものであればよく、これらの寸法および形状に限定されないのはもちろんである。ただし、この場合にはグローバル段差の低減を図れる寸法および形状に形成することが必要である。
【００３７】
例えば、ＣＭＰで平坦化した後の絶縁膜のグローバル段差と絶縁膜の平均段差密度（島パターンの密度）との関係を調べた結果、図３に示すように平均段差密度が低くなるにつれてグローバル段差が増加する傾向が知見される。よって、例えば、最上層の配線層を形成するためのリソグラフィの露光において焦点深度が１μｍであり、この焦点深度を満たすグローバル段差の値が２５０ｎｍ以内である場合には、図３からグローバル段差を抑えるために平均段差密度を５０％以上とする必要があることが確認される。このように、貫通部を有して絶縁膜の架橋構造を構築できるダミーパターンとしては、グローバル段差の低減を図れる寸法および形状に設定することが必要になる。
【００３８】
ダミーパターンの形状の変形例を図４（ａ），（ｂ）に示す。図４（ａ）に示すダミーパターン９は略正方形状をなすとともに、その内部に上下面間を貫通した貫通部９ａを備えたものからなっている。貫通部９ａは、例えば、正方形状に形成されているとともに互いに対称となるように４つ設けられている。このようなダミーパターン９を最上層の配線層より下層の配線層のパッド下の位置に設けた配線部では、配線層の上下層の絶縁膜が、ダミーパターン９の貫通部９ａを通して連続した状態で形成されている。
【００３９】
さらに配線部が多層配線部である場合には、ダミーパターン９が、平面視した状態で貫通部９ａが略一致して重なるように設けられて柱状の支持部を形成した架橋構造が構築される。よって、上記実施形態と同様に、絶縁膜の平坦性を保持し、かつ後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る機械的強度を確保した配線部を実現できる。
【００４０】
また図４（ｂ）に示すダミーパターン１０は、例えば、略正方形状のダミーパターン１０の周縁から内側に向けて切欠いた状態に貫通部１０ａを備えたものからなっている。上記実施形態と同様に、貫通部１０ａはダミーパターン１０の上下面間を貫通するもので、ここでは２つの貫通部１０ａが互いに平行に設けられて貫通部１０ａを除いた部分が櫛歯状に形成されている。このようなダミーパターン１０を最上層の配線層より下層の配線層のパッド下の位置に設けた配線部では、配線層の上下層の絶縁膜が、ダミーパターン１０の貫通部１０ａを通して連続した状態で形成されている。
【００４１】
さらに配線部が多層配線部である場合には、ダミーパターン１０が、平面視した状態で貫通部１０ａが略一致して重なるように設けられて壁状の支持部を形成した架橋構造が構築される。よって、この場合にも上記実施形態と同様の効果を得ることができる。
【００４２】
また上記実施形態では、例えば３層の配線層を備えた多層配線部に対して本発明を適用したが、１層の配線層を備えた配線部あるいは４層以上の多層配線部に対しても本発明を適用でき、かつ上記実施形態と同様の効果が得られるのはもちろんである。さらに、ダミーパターンがＡｌを含む材料で形成されている場合について述べたが、この材料に限定されるものでなく、種々の材料で形成することが可能である。ただし、配線層の配線と同じ材料を用いることによって、工程の簡略化を図ることができる。
【００４３】
【発明の効果】
以上説明したように本発明に係る半導体装置では、パッド下の位置にダミーパターンが設けられているため、ダミーパターンを有する配線層の上層の絶縁膜を形成するに際してＣＭＰ法を用いた平坦化を行うことにより、この絶縁膜のグローバル段差の低減を図ることができる。またダミーパターンが上下面間を貫通した貫通部を有し、上下層の絶縁膜がこの貫通部内を通して連続して形成されていることから、パッド下に、パッドおよびダミーパターンを支持して後のワイヤボンディングの際に印加される超音波の衝撃に耐え得る機械的に強固な構造を構築している。よって、たとえパッドおよびダミーパターンが柔らかいＡｌで形成されていても、ワイヤボンディングの際に超音波の衝撃によるクラックの発生を防止できる。したがって、配線部の配線の微細化と配線層の多層化を図ることができ、しかも配線部の信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態を示す要部側断面図である。
【図２】ダミーパターンの一例を示す平面図である。
【図３】ＣＭＰ後の基体からの絶縁膜上面までの高さと絶縁膜の下地の平均段差密度との関係を示すグラフである。
【図４】（ａ），（ｂ）はそれぞれダミーパターンの変形例を示す平面図である。
【図５】（ａ）〜（ｃ）は一般的なＣＭＰ法による平坦化工程を工程順に示す説明図である。
【図６】従来の半導体装置の一例を示す要部側断面図である。
【図７】本発明の課題を説明するための図である。
【図８】ＣＭＰ後の基体からの絶縁膜上面までの高さと配線部端部からの距離との関係を示す説明図である。
【符号の説明】
１…配線部、２…基体、３ａ…第１層間膜、３ｂ…第２層間膜、３ｃ…第３層間膜、４ａ…第１配線層、４ｂ…第２配線層、４ｃ…第３配線層、５…パッド、７，９，１０…ダミーパターン、７ａ，９ａ，１０ａ…貫通部、７ｂ…島パターン、８…支持部
Claims (10)
- 基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、
前記最上層の配線層より下層の配線層における前記パッド下の位置には、上下面間を貫通した貫通部を有するダミーパターンが設けられ、
前記ダミーパターンが設けられた配線層の上下層の絶縁膜は、前記ダミーパターンの貫通部内を通して連続した状態で形成されており、
前記ダミーパターンは、前記パッドよりも小さい島パターンの複数が該島パターン間に所定の間隙を有した状態で配置されて該間隙により前記貫通部を形成したものからなる
ことを特徴とする半導体装置。 - 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
ことを特徴とする請求項１記載の半導体装置。 - 基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、
前記最上層の配線層より下層の配線層における前記パッド下の位置には、上下面間を貫通した貫通部を有するダミーパターンが設けられ、
前記ダミーパターンが設けられた配線層の上下層の絶縁膜は、前記ダミーパターンの貫通部内を通して連続した状態で形成されており、
前記ダミーパターンは、その内部に前記貫通部を備えたものまたは前記ダミーパターンの周縁から内側に向けて切欠いた状態に前記貫通部を備えたものからなる
ことを特徴とする半導体装置。 - 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
ことを特徴とする請求項３記載の半導体装置。 - 基体上に絶縁膜と配線が設けられた配線層とが交互に積層形成されるとともに、最上層の配線層の配線を避けた位置にボンディング用のパッドが設けられた配線部を備えてなる半導体装置において、
前記最上層の配線層より下層の配線層における前記パッド下の位置には、上下面間を貫通した貫通部を有するダミーパターンが設けられ、
前記ダミーパターンが設けられた配線層の上下層の絶縁膜は、前記ダミーパターンの貫通部内を通して連続した状態で形成されており、
前記配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層に前記パッドが設けられた多層配線部からなり、
前記ダミーパターンは、多層配線部に複数、平面視した状態で互いに前記貫通部の位置が略一致して重なるように設けられ、
前記最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、前記複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている
ことを特徴とする半導体装置。 - 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
ことを特徴とする請求項５記載の半導体装置。 - 前記配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層に前記パッドが設けられた多層配線部からなり、
前記ダミーパターンは、多層配線部に複数、平面視した状態で互いに前記貫通部の位置が略一致して重なるように設けられ、
前記最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、前記複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている
ことを特徴とする請求項１記載の半導体装置。 - 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
ことを特徴とする請求項７記載の半導体装置。 - 前記配線部は、基体上に絶縁膜と配線層とが交互に積層形成されかつ最上層の配線層に前記パッドが設けられた多層配線部からなり、
前記ダミーパターンは、多層配線部に複数、平面視した状態で互いに前記貫通部の位置が略一致して重なるように設けられ、
前記最上層の配線層の下層の絶縁膜から基体上に形成された絶縁膜までの絶縁膜は、前記複数のダミーパターンの貫通部内を通って柱状または壁状の支持部を形成した状態に設けられている
ことを特徴とする請求項３記載の半導体装置。 - 前記ダミーパターンは、少なくとも前記パッドの大きさを有したもので、前記最上層の配線層より下層の配線層における前記パッド下の位置には、平面視した状態で前記パッドに略一致するようにまたは該パッドを含んで重なるように設けられている
ことを特徴とする請求項９記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33521797A JP3632725B2 (ja) | 1997-12-05 | 1997-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33521797A JP3632725B2 (ja) | 1997-12-05 | 1997-12-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168101A JPH11168101A (ja) | 1999-06-22 |
| JP3632725B2 true JP3632725B2 (ja) | 2005-03-23 |
Family
ID=18286078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33521797A Expired - Lifetime JP3632725B2 (ja) | 1997-12-05 | 1997-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3632725B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324798A (ja) * | 2001-04-25 | 2002-11-08 | Nissan Motor Co Ltd | 電極構造 |
| KR100390045B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패드 형성 방법 |
| KR100400047B1 (ko) * | 2001-11-19 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 본딩패드 구조 및 그 형성방법 |
| JP4601919B2 (ja) * | 2003-06-03 | 2010-12-22 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP4608880B2 (ja) * | 2003-12-10 | 2011-01-12 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| KR100567531B1 (ko) * | 2004-11-24 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP4713936B2 (ja) * | 2005-05-09 | 2011-06-29 | 株式会社東芝 | 半導体装置 |
| JP2006339406A (ja) * | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | 半導体装置 |
| JP4671814B2 (ja) | 2005-09-02 | 2011-04-20 | パナソニック株式会社 | 半導体装置 |
| DE102011107349B4 (de) * | 2010-06-30 | 2016-05-12 | Micronas Gmbh | Bondkontaktstelle auf einem Halbleitersubstrat |
| JP5485132B2 (ja) * | 2010-12-28 | 2014-05-07 | パナソニック株式会社 | 半導体装置 |
| US9064707B2 (en) | 2011-09-14 | 2015-06-23 | Micronas Gmbh | Bonding contact area on a semiconductor substrate |
| JP5575730B2 (ja) * | 2011-11-15 | 2014-08-20 | 日本電信電話株式会社 | 半導体装置用多層配線基板 |
-
1997
- 1997-12-05 JP JP33521797A patent/JP3632725B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11168101A (ja) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4951228B2 (ja) | 段差被覆性を向上させた半導体ウェハー及びその製造方法 | |
| US6930382B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7459792B2 (en) | Via layout with via groups placed in interlocked arrangement | |
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3632725B2 (ja) | 半導体装置 | |
| US20170186704A1 (en) | Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region | |
| US8008127B2 (en) | Method of fabricating an integrated circuit having a multi-layer structure with a seal ring | |
| JP4280204B2 (ja) | 半導体装置 | |
| KR100368115B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그 제조방법 | |
| TW201735259A (zh) | 半導體結構及其製造方法 | |
| US12107041B2 (en) | Metal plate corner structure on metal insulator metal | |
| JP2000174058A (ja) | 集積回路装置の製造方法 | |
| JP2000012431A (ja) | 半導体装置およびその製造方法 | |
| US11715710B2 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
| JPH11219922A (ja) | 半導体装置及びその製造方法 | |
| US20220336373A1 (en) | Scribe structure for memory device | |
| JPH11150114A (ja) | 半導体装置及びその製造方法 | |
| CN117276232A (zh) | 一种芯片封装结构及制作方法 | |
| WO2021107970A1 (en) | Bonded assembly containing laterally bonded bonding pads and methods of forming the same | |
| JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9786592B2 (en) | Integrated circuit structure and method of forming the same | |
| JP2003332423A (ja) | 半導体装置およびその製造方法 | |
| KR100439835B1 (ko) | 멀티-플로빙용 패드 및 그 제조방법 | |
| CN113644071B (zh) | 半导体装置及其形成方法 | |
| US20240203904A1 (en) | Stress modulating pattern containing bonding dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |