JP2000012431A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000012431A JP2000012431A JP10175033A JP17503398A JP2000012431A JP 2000012431 A JP2000012431 A JP 2000012431A JP 10175033 A JP10175033 A JP 10175033A JP 17503398 A JP17503398 A JP 17503398A JP 2000012431 A JP2000012431 A JP 2000012431A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- position detection
- film
- insulating film
- detection mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 従来利用されていなかった位置検出用マーク
や外部電極下に位置する領域を利用することが可能な半
導体装置およびその製造方法を提供する。 【解決手段】 下層と遮蔽体膜９と上層とを備える半導
体装置であって、下層は位置検出用マーク６と、品質検
査用素子と、回路素子とからなる群から選択される少な
くとも１つを含む。遮蔽体膜９は、下層上に形成され、
位置検出用マーク１２の検出に用いるエネルギー線を遮
断する。上層は遮蔽体膜９上に形成された位置検出用マ
ーク１２を含む。
や外部電極下に位置する領域を利用することが可能な半
導体装置およびその製造方法を提供する。 【解決手段】 下層と遮蔽体膜９と上層とを備える半導
体装置であって、下層は位置検出用マーク６と、品質検
査用素子と、回路素子とからなる群から選択される少な
くとも１つを含む。遮蔽体膜９は、下層上に形成され、
位置検出用マーク１２の検出に用いるエネルギー線を遮
断する。上層は遮蔽体膜９上に形成された位置検出用マ
ーク１２を含む。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、より特定的には、位置検出用マー
クなどの占有面積を削減することが可能な半導体装置お
よびその製造方法に関する。
その製造方法に関し、より特定的には、位置検出用マー
クなどの占有面積を削減することが可能な半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において
は、写真製版加工により転写する回路パターンの位置精
度を向上させるため、位置検出用マークが用いられてい
る。図２５は、従来の位置検出用マークが形成された半
導体装置を示す断面図である。図２５を参照して、従来
の半導体装置を説明する。
は、写真製版加工により転写する回路パターンの位置精
度を向上させるため、位置検出用マークが用いられてい
る。図２５は、従来の位置検出用マークが形成された半
導体装置を示す断面図である。図２５を参照して、従来
の半導体装置を説明する。
【０００３】図２５を参照して、従来の半導体装置は、
半導体基板１０１と、第１〜第３の層間絶縁膜１０２、
１０８、１１０と、位置検出用マーク１１２とを備え
る。半導体基板１０１の主表面上には、第１の層間絶縁
膜１０２が形成されている。第１の層間絶縁膜１０２上
には第２の層間絶縁膜１０８が形成されている。第２の
層間絶縁膜１０８上には第３の層間絶縁膜１１０が形成
されている。第３の層間絶縁膜１１０の表面には、位置
検出用マーク１１２として作用する溝１１１ａ〜１１１
ｈが形成されている。この位置検出用マーク１１２は、
第３の層間絶縁膜１１０上に形成されるアルミニウム膜
などの写真製版加工工程において、アライメントマーク
として使用される。なお、図２５に示されていない領域
において、半導体装置の機能に合わせてトランジスタや
配線などの素子が形成されている。
半導体基板１０１と、第１〜第３の層間絶縁膜１０２、
１０８、１１０と、位置検出用マーク１１２とを備え
る。半導体基板１０１の主表面上には、第１の層間絶縁
膜１０２が形成されている。第１の層間絶縁膜１０２上
には第２の層間絶縁膜１０８が形成されている。第２の
層間絶縁膜１０８上には第３の層間絶縁膜１１０が形成
されている。第３の層間絶縁膜１１０の表面には、位置
検出用マーク１１２として作用する溝１１１ａ〜１１１
ｈが形成されている。この位置検出用マーク１１２は、
第３の層間絶縁膜１１０上に形成されるアルミニウム膜
などの写真製版加工工程において、アライメントマーク
として使用される。なお、図２５に示されていない領域
において、半導体装置の機能に合わせてトランジスタや
配線などの素子が形成されている。
【０００４】ここで、この位置検出用マーク１１２とし
て作用する溝１１１ａ〜１１１ｈは、第３の層間絶縁膜
１１０にスルーホールを形成する工程において、同時に
形成される。具体的には、この第３の層間絶縁膜１１０
に形成されるスルーホールのための写真製版加工工程に
おいて、第３の層間絶縁膜１１０の位置検出用マーク１
１２が形成される領域上にレジストパターンを形成す
る。そして、第３の層間絶縁膜１１０にスルーホールを
形成するための異方性エッチング工程において、このレ
ジストパターンをマスクとして第３の層間絶縁膜の一部
を除去することにより、溝１１１ａ〜１１１ｈが形成さ
れる。
て作用する溝１１１ａ〜１１１ｈは、第３の層間絶縁膜
１１０にスルーホールを形成する工程において、同時に
形成される。具体的には、この第３の層間絶縁膜１１０
に形成されるスルーホールのための写真製版加工工程に
おいて、第３の層間絶縁膜１１０の位置検出用マーク１
１２が形成される領域上にレジストパターンを形成す
る。そして、第３の層間絶縁膜１１０にスルーホールを
形成するための異方性エッチング工程において、このレ
ジストパターンをマスクとして第３の層間絶縁膜の一部
を除去することにより、溝１１１ａ〜１１１ｈが形成さ
れる。
【０００５】
【発明が解決しようとする課題】従来、図２５に示した
ように、位置検出用マーク１１２の下に位置する領域に
は、第１もしくは第２の層間絶縁膜上などに形成される
素子の形成工程において用いる位置検出用マークやその
他の配線などは形成していなかった。これは、位置検出
の誤検出を防止するためである。具体的には、通常は、
光を照射し、位置検出用マーク１１２からの光の反射に
よって、位置検出用マーク１１２を検出している。しか
し、この位置検出用マーク１１２の下層に他の配線など
の構造が存在する場合には、第１〜第３の層間絶縁膜１
０２、１０８、１１１などを通して位置検出用マーク１
１２を検出するための光がそれらの構造に到達してしま
う。そして、この構造により、位置検出用マーク１１２
を検出するための光が乱反射する。この結果、位置検出
用マーク１１２を正確に検出できないという問題が発生
するので、このような問題の発生を防止するため、従来
は、図２５に示すように、位置検出用マーク１１２の下
層には他の配線や位置検出用マークなどの構造を形成し
ていなかったのである。
ように、位置検出用マーク１１２の下に位置する領域に
は、第１もしくは第２の層間絶縁膜上などに形成される
素子の形成工程において用いる位置検出用マークやその
他の配線などは形成していなかった。これは、位置検出
の誤検出を防止するためである。具体的には、通常は、
光を照射し、位置検出用マーク１１２からの光の反射に
よって、位置検出用マーク１１２を検出している。しか
し、この位置検出用マーク１１２の下層に他の配線など
の構造が存在する場合には、第１〜第３の層間絶縁膜１
０２、１０８、１１１などを通して位置検出用マーク１
１２を検出するための光がそれらの構造に到達してしま
う。そして、この構造により、位置検出用マーク１１２
を検出するための光が乱反射する。この結果、位置検出
用マーク１１２を正確に検出できないという問題が発生
するので、このような問題の発生を防止するため、従来
は、図２５に示すように、位置検出用マーク１１２の下
層には他の配線や位置検出用マークなどの構造を形成し
ていなかったのである。
【０００６】一方、半導体装置の構造が高集積化、複雑
化していくにつれ、半導体装置の多層構造化が進んでき
ている。そして、これらの各層ごとに位置検出用マーク
が必要である。しかし、図２５に示したように、従来、
位置検出用マークは１箇所に１つしか形成できず、多層
構造にするほど、この位置検出用マークのために用いら
れる部分の面積が大きくなっていくという問題が発生し
ていた。
化していくにつれ、半導体装置の多層構造化が進んでき
ている。そして、これらの各層ごとに位置検出用マーク
が必要である。しかし、図２５に示したように、従来、
位置検出用マークは１箇所に１つしか形成できず、多層
構造にするほど、この位置検出用マークのために用いら
れる部分の面積が大きくなっていくという問題が発生し
ていた。
【０００７】このような課題を解決するために、従来、
異なる層における位置検出用マークを、平面的に重なる
ように同じ位置に形成するという半導体装置の製造方法
が、特開平２−２２９４１９号公報に開示されている。
しかし、上記公報に開示された半導体装置では、位置検
出用マークを形成する際の製造工程における誤差などに
より、上層と下層との位置検出用マークの位置が僅かで
もずれた場合には、従来と同様に位置検出用マークの位
置を誤って認識してしまうという問題があった。
異なる層における位置検出用マークを、平面的に重なる
ように同じ位置に形成するという半導体装置の製造方法
が、特開平２−２２９４１９号公報に開示されている。
しかし、上記公報に開示された半導体装置では、位置検
出用マークを形成する際の製造工程における誤差などに
より、上層と下層との位置検出用マークの位置が僅かで
もずれた場合には、従来と同様に位置検出用マークの位
置を誤って認識してしまうという問題があった。
【０００８】また、上記のような課題を解決するために
提案された別の半導体装置の製造方法として、位置検出
用マークを検出するための光線を斜めから照射すること
により、検出しようとする層の位置検出用マークのみを
検出するという方法が、特開平３−１７７０１３号公報
に開示されている。しかし、この方法においても、検出
しようとする位置検出用マークの下層に形成された他の
位置検出用マークが層間絶縁膜を通して透けて認識され
ることは従来と同様であり、下層の位置検出用マークを
誤って検出することを完全に防止することは困難であっ
た。
提案された別の半導体装置の製造方法として、位置検出
用マークを検出するための光線を斜めから照射すること
により、検出しようとする層の位置検出用マークのみを
検出するという方法が、特開平３−１７７０１３号公報
に開示されている。しかし、この方法においても、検出
しようとする位置検出用マークの下層に形成された他の
位置検出用マークが層間絶縁膜を通して透けて認識され
ることは従来と同様であり、下層の位置検出用マークを
誤って検出することを完全に防止することは困難であっ
た。
【０００９】このように、従来および従来提案されてい
る位置検出用マークを備える半導体装置では、位置検出
用マークの下層に形成された他の位置検出用マークなど
の影響を排除し、位置検出用マークの誤認を防止しつ
つ、位置検出用マークを多層構造化することは困難であ
った。
る位置検出用マークを備える半導体装置では、位置検出
用マークの下層に形成された他の位置検出用マークなど
の影響を排除し、位置検出用マークの誤認を防止しつ
つ、位置検出用マークを多層構造化することは困難であ
った。
【００１０】また、図２６を参照して、従来の半導体装
置は、半導体基板１０１と層間絶縁膜１０２とボンディ
ングパッド１３４ａとガラスコート１３５とを備える。
層間絶縁膜１０２は、半導体基板１０１上に形成されて
いる。ボンディングパッド１３４ａは、層間絶縁膜１０
２上に形成されている。ガラスコート１３５は、層間絶
縁膜１０２とボンディングパッド１３４ａとの上に形成
され、ボンディングパッド１３４ａ上に位置する領域に
開口部を有している。
置は、半導体基板１０１と層間絶縁膜１０２とボンディ
ングパッド１３４ａとガラスコート１３５とを備える。
層間絶縁膜１０２は、半導体基板１０１上に形成されて
いる。ボンディングパッド１３４ａは、層間絶縁膜１０
２上に形成されている。ガラスコート１３５は、層間絶
縁膜１０２とボンディングパッド１３４ａとの上に形成
され、ボンディングパッド１３４ａ上に位置する領域に
開口部を有している。
【００１１】図２６に示すように、半導体装置の外部電
極であるボンディングパッド１３４ａ下に位置する領域
においても、従来は、配線などの構造は形成されていな
かった。これは、ボンディングパッド１３４ａに金など
からなる配線を圧着する際、ボンディングパッド１３４
ａ下の層間絶縁膜１０２にクラックなどの損傷が発生す
ることにより、層間絶縁膜１０２の絶縁性能が劣化する
可能性があるためである。このように層間絶縁膜１０２
の絶縁性能が劣化した場合に、ボンディングパッド１３
４ａ下に配線などを形成していると、この配線とボンデ
ィングパッド１３４ａとが短絡し、半導体装置が誤動作
するなどの問題が発生する。
極であるボンディングパッド１３４ａ下に位置する領域
においても、従来は、配線などの構造は形成されていな
かった。これは、ボンディングパッド１３４ａに金など
からなる配線を圧着する際、ボンディングパッド１３４
ａ下の層間絶縁膜１０２にクラックなどの損傷が発生す
ることにより、層間絶縁膜１０２の絶縁性能が劣化する
可能性があるためである。このように層間絶縁膜１０２
の絶縁性能が劣化した場合に、ボンディングパッド１３
４ａ下に配線などを形成していると、この配線とボンデ
ィングパッド１３４ａとが短絡し、半導体装置が誤動作
するなどの問題が発生する。
【００１２】このように、従来は、位置検出用マーク１
１２（図２５参照）やボンディングパッド１３４ａ（図
２６参照）の下層に位置する領域においては、配線など
の構造を形成せず、この領域は言わばデッドスペースと
なっていた。しかし、半導体装置の微細化、高集積化が
進められている現在、このようなデッドスペースを有効
利用する必要性が増大してきている。
１２（図２５参照）やボンディングパッド１３４ａ（図
２６参照）の下層に位置する領域においては、配線など
の構造を形成せず、この領域は言わばデッドスペースと
なっていた。しかし、半導体装置の微細化、高集積化が
進められている現在、このようなデッドスペースを有効
利用する必要性が増大してきている。
【００１３】本発明は、このような課題を解決するため
になされたものであり、本発明の１つの目的は、従来利
用されていなかった位置検出用マークや外部電極下に位
置する領域を利用することが可能な半導体装置を提供す
ることである。
になされたものであり、本発明の１つの目的は、従来利
用されていなかった位置検出用マークや外部電極下に位
置する領域を利用することが可能な半導体装置を提供す
ることである。
【００１４】本発明のもう１つの目的は、従来利用され
ていなかった位置検出用マークや外部電極下に位置する
領域を有効に利用することが可能な半導体装置の製造方
法を提供することである。
ていなかった位置検出用マークや外部電極下に位置する
領域を有効に利用することが可能な半導体装置の製造方
法を提供することである。
【００１５】
【課題を解決するための手段】この発明の一の局面にお
ける半導体装置は、下層と、遮蔽体膜と、上層とを備え
る。下層は、位置検出用マークと品質検査用素子と回路
素子とからなる群から選択される少なくとも１つを含
む。遮蔽体膜は、位置検出用マークの検出に用いるエネ
ルギー線を遮断し、下層上に形成されている。上層は、
位置検出用マークを含み、遮蔽体膜上に形成されている
（請求項１）。
ける半導体装置は、下層と、遮蔽体膜と、上層とを備え
る。下層は、位置検出用マークと品質検査用素子と回路
素子とからなる群から選択される少なくとも１つを含
む。遮蔽体膜は、位置検出用マークの検出に用いるエネ
ルギー線を遮断し、下層上に形成されている。上層は、
位置検出用マークを含み、遮蔽体膜上に形成されている
（請求項１）。
【００１６】ここで、品質検査用素子とは、半導体装置
の製造工程において、この半導体装置の配線の導通の確
認や形成された膜の膜厚の確認など、製造工程および半
導体装置の品質を管理するために用いられる素子を意味
する。また、回路素子とは、半導体装置の電極や配線な
ど、半導体装置の動作に必要な素子を意味する。また、
エネルギー線とは、位置検出用マークを検出する際に用
いることのできる光や電子線などを意味する。
の製造工程において、この半導体装置の配線の導通の確
認や形成された膜の膜厚の確認など、製造工程および半
導体装置の品質を管理するために用いられる素子を意味
する。また、回路素子とは、半導体装置の電極や配線な
ど、半導体装置の動作に必要な素子を意味する。また、
エネルギー線とは、位置検出用マークを検出する際に用
いることのできる光や電子線などを意味する。
【００１７】このため、上記一の局面における半導体装
置では、上層の位置検出用マークを検出するために、エ
ネルギー線を位置検出用マークに照射する場合にも、遮
蔽体膜が存在するので、下層にこのエネルギー線が到達
することを防止できる。これにより、下層の位置検出用
マークなどによりこのエネルギー線が散乱されることに
起因して、上層の位置検出用マークの位置を誤検出する
ことを防止できる。そのため、上層の位置検出用マーク
の下に位置する領域に、遮蔽体膜を介して積層するよう
に下層を形成することができる。これにより、半導体装
置の表面において、これら位置検出用マークなどが占め
る面積を低減することができる。この結果、従来と同じ
大きさの半導体ウエハからより多くの半導体装置を得る
ことが可能となる。
置では、上層の位置検出用マークを検出するために、エ
ネルギー線を位置検出用マークに照射する場合にも、遮
蔽体膜が存在するので、下層にこのエネルギー線が到達
することを防止できる。これにより、下層の位置検出用
マークなどによりこのエネルギー線が散乱されることに
起因して、上層の位置検出用マークの位置を誤検出する
ことを防止できる。そのため、上層の位置検出用マーク
の下に位置する領域に、遮蔽体膜を介して積層するよう
に下層を形成することができる。これにより、半導体装
置の表面において、これら位置検出用マークなどが占め
る面積を低減することができる。この結果、従来と同じ
大きさの半導体ウエハからより多くの半導体装置を得る
ことが可能となる。
【００１８】上記一の局面における半導体装置では、遮
蔽体膜がほぼ平坦な上部表面を有していてもよい（請求
項２）。
蔽体膜がほぼ平坦な上部表面を有していてもよい（請求
項２）。
【００１９】このため、遮蔽体膜の上部表面には位置検
出用マークの検出に用いるエネルギー線を乱反射させる
ような凹凸が存在しない。その結果、遮蔽体膜の上部表
面の凹凸によりエネルギー線が乱反射することに起因し
て上層の位置検出用マークを誤認することを、より有効
に防止できる。
出用マークの検出に用いるエネルギー線を乱反射させる
ような凹凸が存在しない。その結果、遮蔽体膜の上部表
面の凹凸によりエネルギー線が乱反射することに起因し
て上層の位置検出用マークを誤認することを、より有効
に防止できる。
【００２０】上記一の局面における半導体装置では、遮
蔽体膜が金属膜でもよい（請求項３）。
蔽体膜が金属膜でもよい（請求項３）。
【００２１】上記一の局面における半導体装置では、金
属膜がアルミニウム膜でもよい（請求項４）。
属膜がアルミニウム膜でもよい（請求項４）。
【００２２】このため、遮蔽体膜をアルミニウム配線の
形成工程において同時に形成することができる。この結
果、製造工程数を従来より増加させることなく、遮蔽体
膜を形成することができる。
形成工程において同時に形成することができる。この結
果、製造工程数を従来より増加させることなく、遮蔽体
膜を形成することができる。
【００２３】上記一の局面における半導体装置では、下
層が絶縁膜を含んでもよく、位置検出用マークは、絶縁
膜に形成された溝でもよい（請求項５）。
層が絶縁膜を含んでもよく、位置検出用マークは、絶縁
膜に形成された溝でもよい（請求項５）。
【００２４】上記一の局面における半導体装置では、下
層が下層金属膜を含んでもよく、位置検出用マークは、
下層金属膜に形成された溝でもよい（請求項６）。
層が下層金属膜を含んでもよく、位置検出用マークは、
下層金属膜に形成された溝でもよい（請求項６）。
【００２５】上記一の局面における半導体装置では、上
層が上層絶縁膜を含んでもよく、位置検出用マークは、
上層絶縁膜に形成された溝でもよい（請求項７）。
層が上層絶縁膜を含んでもよく、位置検出用マークは、
上層絶縁膜に形成された溝でもよい（請求項７）。
【００２６】上記一の局面における半導体装置では、上
層が上層金属膜を含んでもよく、位置検出用マークは、
上層金属膜に形成された溝でもよい（請求項８）。
層が上層金属膜を含んでもよく、位置検出用マークは、
上層金属膜に形成された溝でもよい（請求項８）。
【００２７】上記一の局面における半導体装置では、位
置検出用マークが、ポリシリコン膜により形成されてい
てもよい（請求項９）。
置検出用マークが、ポリシリコン膜により形成されてい
てもよい（請求項９）。
【００２８】この発明の他の局面における半導体装置
は、下層と、隔離絶縁膜と、上層とを備える。下層は、
位置検出用マークと品質検査用素子との少なくともいず
れか一方を含む。隔離絶縁膜は、下層上に形成されてい
る。上層は、隔離絶縁膜上に形成され、品質検査用素子
と外部電極とダミー層とからなる群から選択される少な
くとも１つを含む（請求項１０）。
は、下層と、隔離絶縁膜と、上層とを備える。下層は、
位置検出用マークと品質検査用素子との少なくともいず
れか一方を含む。隔離絶縁膜は、下層上に形成されてい
る。上層は、隔離絶縁膜上に形成され、品質検査用素子
と外部電極とダミー層とからなる群から選択される少な
くとも１つを含む（請求項１０）。
【００２９】ここで、外部電極とは、半導体装置と外部
との間の電気信号の伝達に用いるボンディングワイヤを
接続するための電極を意味する。また、ダミー層とは、
半導体装置の本来の動作とは直接関係しない構造を意味
する。たとえば、半導体装置の製造工程における平坦化
工程において、平坦性を向上させるためのダミーパター
ンなどが挙げられる。
との間の電気信号の伝達に用いるボンディングワイヤを
接続するための電極を意味する。また、ダミー層とは、
半導体装置の本来の動作とは直接関係しない構造を意味
する。たとえば、半導体装置の製造工程における平坦化
工程において、平坦性を向上させるためのダミーパター
ンなどが挙げられる。
【００３０】このため、上記他の局面における半導体装
置では、隔離絶縁膜を介して、上層と下層とを積層して
形成しているので、従来有効に利用されていなかった品
質検査用素子や外部電極などの下に位置する領域を位置
検出用マークなどを形成することにより有効に利用する
ことができる。この結果、品質検査用素子などの占める
面積を低減することができる。
置では、隔離絶縁膜を介して、上層と下層とを積層して
形成しているので、従来有効に利用されていなかった品
質検査用素子や外部電極などの下に位置する領域を位置
検出用マークなどを形成することにより有効に利用する
ことができる。この結果、品質検査用素子などの占める
面積を低減することができる。
【００３１】上記他の局面における半導体装置では、下
層が絶縁膜を含んでもよく、位置検出用マークは、絶縁
膜に形成された溝でもよい（請求項１１）。
層が絶縁膜を含んでもよく、位置検出用マークは、絶縁
膜に形成された溝でもよい（請求項１１）。
【００３２】上記他の局面における半導体装置では、下
層が金属膜を含んでもよく、位置検出用マークは、金属
膜に形成された溝でもよい（請求項１２）。
層が金属膜を含んでもよく、位置検出用マークは、金属
膜に形成された溝でもよい（請求項１２）。
【００３３】この発明の別の局面における半導体装置の
製造方法では、位置検出用マークと品質検査用素子と回
路素子とからなる群から選択される少なくとも１つを含
む下層を形成する。下層上に、位置検出用マークの検出
に用いるエネルギー線を遮断する遮蔽体膜を形成する。
遮蔽体膜上に位置検出用マークを含む上層を形成する
（請求項１３）。
製造方法では、位置検出用マークと品質検査用素子と回
路素子とからなる群から選択される少なくとも１つを含
む下層を形成する。下層上に、位置検出用マークの検出
に用いるエネルギー線を遮断する遮蔽体膜を形成する。
遮蔽体膜上に位置検出用マークを含む上層を形成する
（請求項１３）。
【００３４】このため、位置検出用マークを含む上層下
に、遮蔽体膜を介して位置検出用マークなどを含む下層
が形成されている半導体装置を容易に得ることができ
る。
に、遮蔽体膜を介して位置検出用マークなどを含む下層
が形成されている半導体装置を容易に得ることができ
る。
【００３５】上記別の局面における半導体装置の製造方
法では、下層と遮蔽体膜との間に層間絶縁膜を形成して
もよく、層間絶縁膜の上部表面を平坦化してもよい（請
求項１４）。
法では、下層と遮蔽体膜との間に層間絶縁膜を形成して
もよく、層間絶縁膜の上部表面を平坦化してもよい（請
求項１４）。
【００３６】このため、下層の構造に起因して遮蔽体膜
の表面に凹凸が形成されることを防止することができ
る。
の表面に凹凸が形成されることを防止することができ
る。
【００３７】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。
施の形態を説明する。
【００３８】（実施の形態１）図１は、本発明による半
導体装置の実施の形態１を示す断面模式図である。図１
を参照して、半導体装置を説明する。
導体装置の実施の形態１を示す断面模式図である。図１
を参照して、半導体装置を説明する。
【００３９】図１を参照して、半導体装置は、下層の位
置検出用マーク６と、第１および第２のアルミニウム膜
７、９と、上層の位置検出用マーク１２とを備える。半
導体基板１上に、層間絶縁膜２が形成されている。層間
絶縁膜２の膜厚は約１μｍである。層間絶縁膜２の所定
領域には、溝３ａ〜３ｈが形成されている。溝３ａ〜３
ｈの内部には、チタンなどからなるバリアメタル層４ａ
〜４ｈが形成されている。バリアメタル層４ａ〜４ｈ上
には、タングステン膜５ａ〜５ｈが形成されている。こ
の溝３ａ〜３ｈとバリアメタル層４ａ〜４ｈとタングス
テン膜５ａ〜５ｈとから、下層の位置検出用マーク６が
構成されている。ここで、バリアメタル層４ａ〜４ｈの
膜厚は約８００Åであり、タングステン膜５ａ〜５ｈの
膜厚は約４０００Åである。
置検出用マーク６と、第１および第２のアルミニウム膜
７、９と、上層の位置検出用マーク１２とを備える。半
導体基板１上に、層間絶縁膜２が形成されている。層間
絶縁膜２の膜厚は約１μｍである。層間絶縁膜２の所定
領域には、溝３ａ〜３ｈが形成されている。溝３ａ〜３
ｈの内部には、チタンなどからなるバリアメタル層４ａ
〜４ｈが形成されている。バリアメタル層４ａ〜４ｈ上
には、タングステン膜５ａ〜５ｈが形成されている。こ
の溝３ａ〜３ｈとバリアメタル層４ａ〜４ｈとタングス
テン膜５ａ〜５ｈとから、下層の位置検出用マーク６が
構成されている。ここで、バリアメタル層４ａ〜４ｈの
膜厚は約８００Åであり、タングステン膜５ａ〜５ｈの
膜厚は約４０００Åである。
【００４０】また、下層の位置検出用マーク６の平面形
状を図２に示す。図２は、図１の線分１００−１００に
おける平面模式図である。図２を参照して、下層の位置
検出用マーク６を構成する溝３ａ〜３ｈは、短辺の幅Ｗ
１が約６μｍ、長辺の幅Ｗ２が約７０μｍ程度の長方形
状である。
状を図２に示す。図２は、図１の線分１００−１００に
おける平面模式図である。図２を参照して、下層の位置
検出用マーク６を構成する溝３ａ〜３ｈは、短辺の幅Ｗ
１が約６μｍ、長辺の幅Ｗ２が約７０μｍ程度の長方形
状である。
【００４１】図１を参照して、層間絶縁膜２上の、下層
の位置検出用マーク６上に位置する領域においては、約
０．４μｍの膜厚を有する第１のアルミニウム膜７が形
成されている。この第１のアルミニウム膜７は、位置検
出用マーク６の最外周よりも長さＬ（通常数μｍ程度以
上）だけ外側に延在し、位置検出用マーク６を覆うよう
に形成される。第１のアルミニウム膜７と層間絶縁膜２
との上に、層間絶縁膜８を形成する。この層間絶縁膜８
も約１μｍの膜厚を有する。この層間絶縁膜８上の、第
１のアルミニウム膜７上に位置する領域に、第２のアル
ミニウム膜９を形成する。この第２のアルミニウム膜９
の膜厚は約０．４μｍである。層間絶縁膜８と第２のア
ルミニウム膜９との上に、層間絶縁膜１０が形成されて
いる。第２のアルミニウム膜９上に位置する領域には、
層間絶縁膜１０に上層の位置検出用マーク１２となる溝
１１ａ〜１１ｈが形成されている。上層の位置検出用マ
ーク１２と第２のアルミニウム膜９との平面模式図を、
図３に示す。図３を参照して、上層の位置検出用マーク
１２の平面形状は、基本的に図２に示した下層の位置検
出用マーク６と同様である。
の位置検出用マーク６上に位置する領域においては、約
０．４μｍの膜厚を有する第１のアルミニウム膜７が形
成されている。この第１のアルミニウム膜７は、位置検
出用マーク６の最外周よりも長さＬ（通常数μｍ程度以
上）だけ外側に延在し、位置検出用マーク６を覆うよう
に形成される。第１のアルミニウム膜７と層間絶縁膜２
との上に、層間絶縁膜８を形成する。この層間絶縁膜８
も約１μｍの膜厚を有する。この層間絶縁膜８上の、第
１のアルミニウム膜７上に位置する領域に、第２のアル
ミニウム膜９を形成する。この第２のアルミニウム膜９
の膜厚は約０．４μｍである。層間絶縁膜８と第２のア
ルミニウム膜９との上に、層間絶縁膜１０が形成されて
いる。第２のアルミニウム膜９上に位置する領域には、
層間絶縁膜１０に上層の位置検出用マーク１２となる溝
１１ａ〜１１ｈが形成されている。上層の位置検出用マ
ーク１２と第２のアルミニウム膜９との平面模式図を、
図３に示す。図３を参照して、上層の位置検出用マーク
１２の平面形状は、基本的に図２に示した下層の位置検
出用マーク６と同様である。
【００４２】このため、本発明による半導体装置の実施
の形態１では、上層の位置検出用マーク１２を検出する
ために光や電子線などのエネルギー線を位置検出用マー
ク１２に照射する場合にも、遮蔽体膜として作用するア
ルミニウム膜９が存在するので、下層の位置検出用マー
ク６にこのエネルギー線が到達することを防止できる。
これにより、下層の位置検出用マーク６にこのエネルギ
ー線が到達し、散乱されることに起因して、上層の位置
検出用マーク１２の位置を誤って検出することを防止で
きる。この結果、上層の位置検出用マーク１２の下に積
層するように下層の位置検出用マーク６を形成すること
ができ、半導体装置の表面において、これらの位置検出
用マーク６、１２が占める面積を低減することができ
る。これにより、従来と同じ大きさの半導体ウエハに、
より多くの半導体装置を形成することが可能となる。
の形態１では、上層の位置検出用マーク１２を検出する
ために光や電子線などのエネルギー線を位置検出用マー
ク１２に照射する場合にも、遮蔽体膜として作用するア
ルミニウム膜９が存在するので、下層の位置検出用マー
ク６にこのエネルギー線が到達することを防止できる。
これにより、下層の位置検出用マーク６にこのエネルギ
ー線が到達し、散乱されることに起因して、上層の位置
検出用マーク１２の位置を誤って検出することを防止で
きる。この結果、上層の位置検出用マーク１２の下に積
層するように下層の位置検出用マーク６を形成すること
ができ、半導体装置の表面において、これらの位置検出
用マーク６、１２が占める面積を低減することができ
る。これにより、従来と同じ大きさの半導体ウエハに、
より多くの半導体装置を形成することが可能となる。
【００４３】また、第２のアルミニウム膜９の上部表面
は、ほぼ平坦であるため、上層の位置検出用マーク１２
を検出するためのエネルギー線がこの第２のアルミニウ
ム膜９の上部表面に到達した場合にも、このエネルギー
線が乱反射することを防止できる。このため、このエネ
ルギー線の乱反射に起因して上層の位置検出用マーク１
２の位置を誤って検出することをより有効に防止でき
る。
は、ほぼ平坦であるため、上層の位置検出用マーク１２
を検出するためのエネルギー線がこの第２のアルミニウ
ム膜９の上部表面に到達した場合にも、このエネルギー
線が乱反射することを防止できる。このため、このエネ
ルギー線の乱反射に起因して上層の位置検出用マーク１
２の位置を誤って検出することをより有効に防止でき
る。
【００４４】図４〜６は、図１に示した本発明の実施の
形態１による半導体装置の製造工程を説明するための断
面模式図である。図４〜６を参照して、以下に本発明の
実施の形態１による半導体装置の製造工程を説明する。
形態１による半導体装置の製造工程を説明するための断
面模式図である。図４〜６を参照して、以下に本発明の
実施の形態１による半導体装置の製造工程を説明する。
【００４５】まず、半導体基板１（図４参照）上に層間
絶縁膜２（図４参照）を常圧ＣＶＤ（Chemical Vapor D
eposition ）法を用いて堆積する。この際の層間絶縁膜
２の堆積膜厚は約１．５μｍである。そして、ＣＭＰ
（Chemical Mechanical Polishing ）法を用いて層間絶
縁膜２の上部表面を約０．５μｍ研磨することにより平
坦化する。層間絶縁膜２上にレジストパターン（図示せ
ず）を形成する。このレジストパターンをマスクとし
て、層間絶縁膜２の一部をエッチングにより除去するこ
とにより、下層の位置検出用マーク６（図４参照）とな
る溝３ａ〜３ｈを形成する。その後、レジストパターン
を除去する。そして、チタンなどを層間絶縁膜２上と溝
３ａ〜３ｈの内部とにスパッタリング法を用いて堆積す
ることにより、バリアメタル層４ａ〜４ｈ（図４参照）
を形成する。次に、バリアメタル層４ａ〜４ｈ上にＣＶ
Ｄ法を用いてタングステン膜５ａ〜５ｈを堆積する。そ
の後、層間絶縁膜２上に位置するバリアメタル層とタン
グステン膜とをエッチングにより除去することにより、
図４に示すような構造を得る。
絶縁膜２（図４参照）を常圧ＣＶＤ（Chemical Vapor D
eposition ）法を用いて堆積する。この際の層間絶縁膜
２の堆積膜厚は約１．５μｍである。そして、ＣＭＰ
（Chemical Mechanical Polishing ）法を用いて層間絶
縁膜２の上部表面を約０．５μｍ研磨することにより平
坦化する。層間絶縁膜２上にレジストパターン（図示せ
ず）を形成する。このレジストパターンをマスクとし
て、層間絶縁膜２の一部をエッチングにより除去するこ
とにより、下層の位置検出用マーク６（図４参照）とな
る溝３ａ〜３ｈを形成する。その後、レジストパターン
を除去する。そして、チタンなどを層間絶縁膜２上と溝
３ａ〜３ｈの内部とにスパッタリング法を用いて堆積す
ることにより、バリアメタル層４ａ〜４ｈ（図４参照）
を形成する。次に、バリアメタル層４ａ〜４ｈ上にＣＶ
Ｄ法を用いてタングステン膜５ａ〜５ｈを堆積する。そ
の後、層間絶縁膜２上に位置するバリアメタル層とタン
グステン膜とをエッチングにより除去することにより、
図４に示すような構造を得る。
【００４６】次に、層間絶縁膜２とタングステン膜５ａ
〜５ｈとの上に０．４μｍの膜厚を有するアルミニウム
膜を形成する。このアルミニウム膜上にレジストパター
ン（図示せず）を形成する。このレジストパターンをマ
スクとして、アルミニウム膜の一部をエッチングにより
除去することにより、第１のアルミニウム膜７を形成す
る。その後、レジストパターンを除去する。なお、下層
の位置検出用マーク６は、このアルミニウム膜７を形成
する際の写真製版加工工程における位置検出用マークと
して使用される。これは、下層の位置検出用マーク６を
構成する溝３ａ〜３ｈの平面形状に対して、バリアメタ
ル層４ａ〜４ｇ、タングステン膜５ａ〜５ｈ、およびア
ルミニウム膜の膜厚が十分小さいため、アルミニウム膜
を形成した後も、位置検出用マーク６を識別することが
できるからである。
〜５ｈとの上に０．４μｍの膜厚を有するアルミニウム
膜を形成する。このアルミニウム膜上にレジストパター
ン（図示せず）を形成する。このレジストパターンをマ
スクとして、アルミニウム膜の一部をエッチングにより
除去することにより、第１のアルミニウム膜７を形成す
る。その後、レジストパターンを除去する。なお、下層
の位置検出用マーク６は、このアルミニウム膜７を形成
する際の写真製版加工工程における位置検出用マークと
して使用される。これは、下層の位置検出用マーク６を
構成する溝３ａ〜３ｈの平面形状に対して、バリアメタ
ル層４ａ〜４ｇ、タングステン膜５ａ〜５ｈ、およびア
ルミニウム膜の膜厚が十分小さいため、アルミニウム膜
を形成した後も、位置検出用マーク６を識別することが
できるからである。
【００４７】次に、第１のアルミニウム膜７と層間絶縁
膜２との上にＴＥＯＳ酸化膜を２μｍの膜厚を有するよ
うに形成する。そして、このＴＥＯＳ酸化膜の上部表面
をＣＭＰ法を用いて約１μｍ研磨し、ＴＥＯＳ酸化膜の
上部表面を平坦化することにより、第２の層間絶縁膜８
（図５参照）を形成する。このようにして、図５に示す
ような構造を得る。なお、第２の層間絶縁膜８の第１の
アルミニウム膜７上に位置する領域には、パターンは形
成しない。
膜２との上にＴＥＯＳ酸化膜を２μｍの膜厚を有するよ
うに形成する。そして、このＴＥＯＳ酸化膜の上部表面
をＣＭＰ法を用いて約１μｍ研磨し、ＴＥＯＳ酸化膜の
上部表面を平坦化することにより、第２の層間絶縁膜８
（図５参照）を形成する。このようにして、図５に示す
ような構造を得る。なお、第２の層間絶縁膜８の第１の
アルミニウム膜７上に位置する領域には、パターンは形
成しない。
【００４８】次に、第２の層間絶縁膜８上に約０．４μ
ｍの膜厚を有するアルミニウム膜（図示せず）をスパッ
タリングを用いて堆積する。このアルミニウム膜上にレ
ジストパターン（図示せず）を形成する。このレジスト
パターンをマスクとして、アルミニウム膜の一部をエッ
チングにより除去することにより、第１のアルミニウム
膜７上に位置する領域に第２のアルミニウム膜９（図６
参照）を形成する。なお、他の領域においてこのアルミ
ニウム膜は配線の形成などに用いられる。
ｍの膜厚を有するアルミニウム膜（図示せず）をスパッ
タリングを用いて堆積する。このアルミニウム膜上にレ
ジストパターン（図示せず）を形成する。このレジスト
パターンをマスクとして、アルミニウム膜の一部をエッ
チングにより除去することにより、第１のアルミニウム
膜７上に位置する領域に第２のアルミニウム膜９（図６
参照）を形成する。なお、他の領域においてこのアルミ
ニウム膜は配線の形成などに用いられる。
【００４９】ここで、第２の層間絶縁膜８の上部表面は
ＣＭＰ法により平坦化されているので、第１のアルミニ
ウム膜７の上部表面に凹凸が発生しているような場合に
も、第２のアルミニウム膜９の上部表面に凹凸が発生す
ることはなく、かつ、アルミニウム膜９は位置検出用マ
ークを検出するための光を透過しないため、下層の位置
検出用マーク６を検出することはできなくなる。
ＣＭＰ法により平坦化されているので、第１のアルミニ
ウム膜７の上部表面に凹凸が発生しているような場合に
も、第２のアルミニウム膜９の上部表面に凹凸が発生す
ることはなく、かつ、アルミニウム膜９は位置検出用マ
ークを検出するための光を透過しないため、下層の位置
検出用マーク６を検出することはできなくなる。
【００５０】次に、第２の層間絶縁膜８と第２のアルミ
ニウム膜９との上にＴＥＯＳ酸化膜を約２μｍの膜厚を
有するように形成する。そして、このＴＥＯＳ酸化膜の
上部表面をＣＭＰ法を用いて約１μｍ程度研磨し、平坦
化することにより、第３の層間絶縁膜１０を形成する。
このようにして、図６に示すような構造を得る。
ニウム膜９との上にＴＥＯＳ酸化膜を約２μｍの膜厚を
有するように形成する。そして、このＴＥＯＳ酸化膜の
上部表面をＣＭＰ法を用いて約１μｍ程度研磨し、平坦
化することにより、第３の層間絶縁膜１０を形成する。
このようにして、図６に示すような構造を得る。
【００５１】その後、第３の層間絶縁膜１０上に上層の
位置検出用マーク１２（図１参照）を形成するためのレ
ジストパターン（図示せず）を形成し、このレジストパ
ターンをマスクとして第３の層間絶縁膜１０の一部をエ
ッチングにより除去することにより、上層の位置検出用
マーク１２となる溝１１ａ〜１１ｈ（図１参照）を形成
する。その後、レジストパターンを除去することによ
り、図１に示すような構造を容易に得ることができる。
位置検出用マーク１２（図１参照）を形成するためのレ
ジストパターン（図示せず）を形成し、このレジストパ
ターンをマスクとして第３の層間絶縁膜１０の一部をエ
ッチングにより除去することにより、上層の位置検出用
マーク１２となる溝１１ａ〜１１ｈ（図１参照）を形成
する。その後、レジストパターンを除去することによ
り、図１に示すような構造を容易に得ることができる。
【００５２】この上層の位置検出用マーク１２は、第３
の層間絶縁膜１０上にアルミニウムなどの配線を形成す
るための写真製版加工工程において、位置検出用マーク
として使用することができる。このように、上層および
下層の位置検出用マーク１２、６を、平面的に重なる領
域に積層するように形成することができるため、従来よ
りもこれらの位置検出用マーク１２、６が占有する面積
を削減することができる。
の層間絶縁膜１０上にアルミニウムなどの配線を形成す
るための写真製版加工工程において、位置検出用マーク
として使用することができる。このように、上層および
下層の位置検出用マーク１２、６を、平面的に重なる領
域に積層するように形成することができるため、従来よ
りもこれらの位置検出用マーク１２、６が占有する面積
を削減することができる。
【００５３】（実施の形態２）図７は、本発明による半
導体装置の実施の形態２を示す断面模式図である。図７
を参照して、半導体装置を説明する。
導体装置の実施の形態２を示す断面模式図である。図７
を参照して、半導体装置を説明する。
【００５４】図７を参照して、半導体装置は、基本的に
は図１に示した本発明の実施の形態１による半導体装置
と同様の構造を備える。ただし、この図７に示した半導
体装置では、第３の層間絶縁膜１０上に、第４の層間絶
縁膜１３が形成され、この第４の層間絶縁膜１３におい
て上層の位置検出用マーク１２が形成されている。この
際、第３の層間絶縁膜１０上の、第２のアルミニウム膜
９上に位置する領域においては、アルミニウム膜を形成
してもしなくてもよい。そして、この上層の位置検出用
マーク１２は、第４の層間絶縁膜１３上におけるアルミ
ニウムなどの配線を形成する際の写真製版加工工程にお
いて、位置検出用マークとして使用できる。
は図１に示した本発明の実施の形態１による半導体装置
と同様の構造を備える。ただし、この図７に示した半導
体装置では、第３の層間絶縁膜１０上に、第４の層間絶
縁膜１３が形成され、この第４の層間絶縁膜１３におい
て上層の位置検出用マーク１２が形成されている。この
際、第３の層間絶縁膜１０上の、第２のアルミニウム膜
９上に位置する領域においては、アルミニウム膜を形成
してもしなくてもよい。そして、この上層の位置検出用
マーク１２は、第４の層間絶縁膜１３上におけるアルミ
ニウムなどの配線を形成する際の写真製版加工工程にお
いて、位置検出用マークとして使用できる。
【００５５】ここで、この図７に示した半導体装置にお
いても、図１に示した本発明の実施の形態１による半導
体装置において得られる効果と同様の効果を得ることが
できる。
いても、図１に示した本発明の実施の形態１による半導
体装置において得られる効果と同様の効果を得ることが
できる。
【００５６】なお、第４の層間絶縁膜１３の形成方法
は、基本的に第３の層間絶縁膜１０と同様である。
は、基本的に第３の層間絶縁膜１０と同様である。
【００５７】（実施の形態３）図８は、本発明による半
導体装置の実施の形態３を示す断面模式図である。図８
を参照して、半導体装置を説明する。
導体装置の実施の形態３を示す断面模式図である。図８
を参照して、半導体装置を説明する。
【００５８】図８を参照して、半導体装置は、基本的に
は図７に示した本発明の実施の形態２による半導体装置
と同様の構造を備える。ただし、この図８に示した半導
体装置では、第２の層間絶縁膜８の上部表面上にではな
く、第３の層間絶縁膜１０上に第２のアルミニウム膜１
４が形成されている。
は図７に示した本発明の実施の形態２による半導体装置
と同様の構造を備える。ただし、この図８に示した半導
体装置では、第２の層間絶縁膜８の上部表面上にではな
く、第３の層間絶縁膜１０上に第２のアルミニウム膜１
４が形成されている。
【００５９】このような半導体装置においても、図７に
示した本発明の実施の形態２による半導体装置において
得られる効果と同様の効果を得ることができる。
示した本発明の実施の形態２による半導体装置において
得られる効果と同様の効果を得ることができる。
【００６０】（実施の形態４）図９は、本発明による半
導体装置の実施の形態４を示す断面模式図である。図９
を参照して、半導体装置を説明する。
導体装置の実施の形態４を示す断面模式図である。図９
を参照して、半導体装置を説明する。
【００６１】図９を参照して、半導体装置は、基本的に
は図８に示した本発明の実施の形態３による半導体装置
と同様の構造を備える。ただし、この図９に示した半導
体装置では、下層の位置検出用マーク１５を構成する溝
３ａ〜３ｈの内部には、バリアメタル層もタングステン
膜も形成されていない。また、第１の層間絶縁膜２の上
部表面に接するようにアルミニウム膜は形成されておら
ず、第２の層間絶縁膜８の上部表面にアルミニウム膜９
が形成されている。
は図８に示した本発明の実施の形態３による半導体装置
と同様の構造を備える。ただし、この図９に示した半導
体装置では、下層の位置検出用マーク１５を構成する溝
３ａ〜３ｈの内部には、バリアメタル層もタングステン
膜も形成されていない。また、第１の層間絶縁膜２の上
部表面に接するようにアルミニウム膜は形成されておら
ず、第２の層間絶縁膜８の上部表面にアルミニウム膜９
が形成されている。
【００６２】このような半導体装置においても、図８に
示した本発明の実施の形態３による半導体装置において
得られる効果と同様の効果を得ることができる。
示した本発明の実施の形態３による半導体装置において
得られる効果と同様の効果を得ることができる。
【００６３】また、図９に示すように、溝３ａ〜３ｈの
みから構成される位置検出用マーク１５を、本発明の実
施の形態１〜３による半導体装置の下層の位置検出用マ
ークに適用しても、同様の効果を得ることができる。ま
た、上記した本発明の実施の形態１〜４における半導体
装置においては、下層の位置検出用マーク６（図１、
７、８）、１５（図９参照）は、いずれも半導体基板１
上の第１の層間絶縁膜２において形成されているが、こ
の下層の位置検出用マーク６、１５を第２の層間絶縁膜
８もしくはそれより上層に形成された他の層間絶縁膜に
おいて形成する場合にも、この下層の位置検出用マーク
６、１５上の構造をこれらの実施の形態１〜４と同様に
すれば、これらの実施の形態１〜４により得られる効果
と同様の効果を得ることができる。
みから構成される位置検出用マーク１５を、本発明の実
施の形態１〜３による半導体装置の下層の位置検出用マ
ークに適用しても、同様の効果を得ることができる。ま
た、上記した本発明の実施の形態１〜４における半導体
装置においては、下層の位置検出用マーク６（図１、
７、８）、１５（図９参照）は、いずれも半導体基板１
上の第１の層間絶縁膜２において形成されているが、こ
の下層の位置検出用マーク６、１５を第２の層間絶縁膜
８もしくはそれより上層に形成された他の層間絶縁膜に
おいて形成する場合にも、この下層の位置検出用マーク
６、１５上の構造をこれらの実施の形態１〜４と同様に
すれば、これらの実施の形態１〜４により得られる効果
と同様の効果を得ることができる。
【００６４】（実施の形態５）図１０は、本発明による
半導体装置の実施の形態５を示す断面模式図である。図
１０を参照して、半導体装置を説明する。
半導体装置の実施の形態５を示す断面模式図である。図
１０を参照して、半導体装置を説明する。
【００６５】図１０を参照して、半導体装置は、基本的
には図１に示した本発明の実施の形態１による半導体装
置と同様の構造を備える。ただし、この図１０に示した
半導体装置では、第１の層間絶縁膜２上に形成されたア
ルミニウム膜１６において、下層の位置検出用マーク１
８を形成している。
には図１に示した本発明の実施の形態１による半導体装
置と同様の構造を備える。ただし、この図１０に示した
半導体装置では、第１の層間絶縁膜２上に形成されたア
ルミニウム膜１６において、下層の位置検出用マーク１
８を形成している。
【００６６】ここで、下層の位置検出用マーク１８が形
成されたアルミニウム膜１６の平面形状を図１１に示
す。図１１は、図１０の線分２００−２００における平
面模式図である。図１１を参照して、アルミニウム膜１
６に形成された下層の位置検出用マーク１８は、溝１７
ａ〜１７ｈからなり、この溝１７ａ〜１７ｈの平面形状
は、図２に示した本発明の実施の形態１における半導体
装置の下層の位置検出用マーク６の溝３ａ〜３ｈの平面
形状と同様である。
成されたアルミニウム膜１６の平面形状を図１１に示
す。図１１は、図１０の線分２００−２００における平
面模式図である。図１１を参照して、アルミニウム膜１
６に形成された下層の位置検出用マーク１８は、溝１７
ａ〜１７ｈからなり、この溝１７ａ〜１７ｈの平面形状
は、図２に示した本発明の実施の形態１における半導体
装置の下層の位置検出用マーク６の溝３ａ〜３ｈの平面
形状と同様である。
【００６７】この場合にも、図１に示した本発明の実施
の形態１による半導体装置により得られる効果と同様の
効果を得ることができる。
の形態１による半導体装置により得られる効果と同様の
効果を得ることができる。
【００６８】なお、アルミニウム膜１６を形成する工程
は、基本的に図１に示した第１および第２のアルミニウ
ム膜７、９を形成する工程と同様であり、下層の位置検
出用マーク１８を形成する工程は、基本的に図１に示し
た本発明の実施の形態１における半導体装置の下層の位
置検出用マーク６の溝３ａ〜３ｈを形成する工程と同様
である。
は、基本的に図１に示した第１および第２のアルミニウ
ム膜７、９を形成する工程と同様であり、下層の位置検
出用マーク１８を形成する工程は、基本的に図１に示し
た本発明の実施の形態１における半導体装置の下層の位
置検出用マーク６の溝３ａ〜３ｈを形成する工程と同様
である。
【００６９】（実施の形態６）図１２は、本発明による
半導体装置の実施の形態６を示す断面模式図である。図
１２を参照して、半導体装置を説明する。
半導体装置の実施の形態６を示す断面模式図である。図
１２を参照して、半導体装置を説明する。
【００７０】図１２を参照して、半導体装置は、基本的
には図７に示した本発明の実施の形態２による半導体装
置と同様の構造を備える。ただし、この図１２に示した
半導体装置では、上層の位置検出用マーク２１が、アル
ミニウム膜１９に形成された溝２０ａ〜２０ｈから構成
されている。この上層の位置検出用マーク２１が形成さ
れたアルミニウム膜１９の平面形状は、図１１に示した
本発明の実施の形態５による半導体装置の下層の位置検
出用マーク１８が形成されたアルミニウム膜１６と同様
である。上層の位置検出用マーク２１が形成されたアル
ミニウム膜１９は、第３の層間絶縁膜１０の上部表面上
に形成されている。第３の層間絶縁膜１０とアルミニウ
ム膜１９との上には、第４の層間絶縁膜２２が形成され
ている。この上層の位置検出用マーク２１は、第４の層
間絶縁膜２２上に形成される配線などの写真製版加工工
程におけるアライメントマークとして用いることができ
る。
には図７に示した本発明の実施の形態２による半導体装
置と同様の構造を備える。ただし、この図１２に示した
半導体装置では、上層の位置検出用マーク２１が、アル
ミニウム膜１９に形成された溝２０ａ〜２０ｈから構成
されている。この上層の位置検出用マーク２１が形成さ
れたアルミニウム膜１９の平面形状は、図１１に示した
本発明の実施の形態５による半導体装置の下層の位置検
出用マーク１８が形成されたアルミニウム膜１６と同様
である。上層の位置検出用マーク２１が形成されたアル
ミニウム膜１９は、第３の層間絶縁膜１０の上部表面上
に形成されている。第３の層間絶縁膜１０とアルミニウ
ム膜１９との上には、第４の層間絶縁膜２２が形成され
ている。この上層の位置検出用マーク２１は、第４の層
間絶縁膜２２上に形成される配線などの写真製版加工工
程におけるアライメントマークとして用いることができ
る。
【００７１】このような半導体装置においても、図７に
示した本発明の実施の形態２による半導体装置において
得られる効果と同様の効果を得ることができる。
示した本発明の実施の形態２による半導体装置において
得られる効果と同様の効果を得ることができる。
【００７２】なお、上層の位置検出用マーク２１が形成
されているアルミニウム膜１９の形成方法は、基本的に
図１１に示した本発明の実施の形態５による半導体装置
におけるアルミニウム膜１６の形成工程と同様である。
されているアルミニウム膜１９の形成方法は、基本的に
図１１に示した本発明の実施の形態５による半導体装置
におけるアルミニウム膜１６の形成工程と同様である。
【００７３】（実施の形態７）図１３は、本発明による
半導体装置の実施の形態７を示す断面模式図である。図
１３を参照して、半導体装置を説明する。
半導体装置の実施の形態７を示す断面模式図である。図
１３を参照して、半導体装置を説明する。
【００７４】図１３を参照して、半導体装置は、基本的
には図１０に示した本発明の実施の形態５による半導体
装置と同様の構造を備える。ただし、この図１３に示し
た半導体装置では、下層の位置検出用マーク１８が形成
されたアルミニウム膜２３が、第２の層間絶縁膜８上に
形成されている。また、遮蔽体膜として作用するアルミ
ニウム膜２４は、第３の層間絶縁膜１０上に形成され、
上層の位置検出用マーク１２は、第４の層間絶縁膜２２
に形成されている。
には図１０に示した本発明の実施の形態５による半導体
装置と同様の構造を備える。ただし、この図１３に示し
た半導体装置では、下層の位置検出用マーク１８が形成
されたアルミニウム膜２３が、第２の層間絶縁膜８上に
形成されている。また、遮蔽体膜として作用するアルミ
ニウム膜２４は、第３の層間絶縁膜１０上に形成され、
上層の位置検出用マーク１２は、第４の層間絶縁膜２２
に形成されている。
【００７５】このように、下層の位置検出用マーク１８
を、第２の層間絶縁膜８よりも上層において形成するよ
うな場合にも、この位置検出用マーク１８上にその上部
表面を平坦化した第３の層間絶縁膜１０と遮蔽体膜とし
て作用するアルミニウム膜２４とを少なくとも１層形成
することにより、本発明の実施の形態５による半導体装
置において得られる効果と同様の効果を得ることができ
る。
を、第２の層間絶縁膜８よりも上層において形成するよ
うな場合にも、この位置検出用マーク１８上にその上部
表面を平坦化した第３の層間絶縁膜１０と遮蔽体膜とし
て作用するアルミニウム膜２４とを少なくとも１層形成
することにより、本発明の実施の形態５による半導体装
置において得られる効果と同様の効果を得ることができ
る。
【００７６】なお、図１３に示した半導体装置では、上
層の位置検出用マーク１２を第４の層間絶縁膜２２にお
いて形成しているが、この上層の位置検出用マーク１２
は、第４の層間絶縁膜２２よりも上層の第５もしくは第
６の層間絶縁膜などにおいて形成しても同様の効果を得
ることができる。
層の位置検出用マーク１２を第４の層間絶縁膜２２にお
いて形成しているが、この上層の位置検出用マーク１２
は、第４の層間絶縁膜２２よりも上層の第５もしくは第
６の層間絶縁膜などにおいて形成しても同様の効果を得
ることができる。
【００７７】（実施の形態８）図１４は、本発明による
半導体装置の実施の形態８を示す断面模式図である。図
１４を参照して、半導体装置を説明する。
半導体装置の実施の形態８を示す断面模式図である。図
１４を参照して、半導体装置を説明する。
【００７８】図１４を参照して、半導体装置は、基本的
には図１３に示した本発明の実施の形態７による半導体
装置と同様の構造を備える。ただし、この図１４に示し
た半導体装置では、上層の位置検出用マーク２７が、第
４の層間絶縁膜２２上に形成されたアルミニウム膜２５
に形成されている。ここで、上層の位置検出用マーク２
７が形成されたアルミニウム膜２５の平面形状は、図１
１に示した本発明の実施の形態５による半導体装置のア
ルミニウム膜１６の平面形状と同様である。第４の層間
絶縁膜２２とアルミニウム膜２５との上には、第５の層
間絶縁膜２８が形成されている。
には図１３に示した本発明の実施の形態７による半導体
装置と同様の構造を備える。ただし、この図１４に示し
た半導体装置では、上層の位置検出用マーク２７が、第
４の層間絶縁膜２２上に形成されたアルミニウム膜２５
に形成されている。ここで、上層の位置検出用マーク２
７が形成されたアルミニウム膜２５の平面形状は、図１
１に示した本発明の実施の形態５による半導体装置のア
ルミニウム膜１６の平面形状と同様である。第４の層間
絶縁膜２２とアルミニウム膜２５との上には、第５の層
間絶縁膜２８が形成されている。
【００７９】この図１４に示した半導体装置において
も、図１３に示した本発明の実施の形態７における半導
体装置により得られる効果と同様の効果を得ることがで
きる。
も、図１３に示した本発明の実施の形態７における半導
体装置により得られる効果と同様の効果を得ることがで
きる。
【００８０】（実施の形態９）図１５は、本発明による
半導体装置の実施の形態９を示す断面模式図である。図
１５を参照して、半導体装置を説明する。
半導体装置の実施の形態９を示す断面模式図である。図
１５を参照して、半導体装置を説明する。
【００８１】図１５を参照して、半導体装置は、基本的
には図１に示した本発明の実施の形態１による半導体装
置と同様の構造を備える。ただし、この図１５に示した
半導体装置では、下層の位置検出用マーク３２が、半導
体基板１の主表面に形成される電界効果型トランジスタ
などのゲート電極を構成する材料であるポリシリコン膜
２９に形成されている。具体的には、ポリシリコン膜２
９に溝３１ａ〜３１ｈが形成され、この溝３１ａ〜３１
ｈにより下層の位置検出用マーク３２が形成されてい
る。このポリシリコン膜２９の平面形状は、図１１に示
した本発明の実施の形態５による半導体装置のアルミニ
ウム膜１６の平面形状と同様である。そして、このポリ
シリコン膜２９は、半導体基板１の主表面に形成された
分離酸化膜３０上に形成されている。
には図１に示した本発明の実施の形態１による半導体装
置と同様の構造を備える。ただし、この図１５に示した
半導体装置では、下層の位置検出用マーク３２が、半導
体基板１の主表面に形成される電界効果型トランジスタ
などのゲート電極を構成する材料であるポリシリコン膜
２９に形成されている。具体的には、ポリシリコン膜２
９に溝３１ａ〜３１ｈが形成され、この溝３１ａ〜３１
ｈにより下層の位置検出用マーク３２が形成されてい
る。このポリシリコン膜２９の平面形状は、図１１に示
した本発明の実施の形態５による半導体装置のアルミニ
ウム膜１６の平面形状と同様である。そして、このポリ
シリコン膜２９は、半導体基板１の主表面に形成された
分離酸化膜３０上に形成されている。
【００８２】この図１５に示した半導体装置において
も、図１に示した本発明の実施の形態１による半導体装
置によって得られる効果と同様の効果を得ることができ
る。
も、図１に示した本発明の実施の形態１による半導体装
置によって得られる効果と同様の効果を得ることができ
る。
【００８３】なお、図１５に示したアルミニウム膜７、
９は、少なくともいずれか一方を形成すればよく、ま
た、第２の層間絶縁膜８を形成しない場合でも、同様の
効果を得ることができる。
９は、少なくともいずれか一方を形成すればよく、ま
た、第２の層間絶縁膜８を形成しない場合でも、同様の
効果を得ることができる。
【００８４】（実施の形態１０）図１６は、本発明によ
る半導体装置の実施の形態１０を示す断面模式図であ
る。図１６を参照して、半導体装置を説明する。
る半導体装置の実施の形態１０を示す断面模式図であ
る。図１６を参照して、半導体装置を説明する。
【００８５】図１６を参照して、半導体装置は、基本的
には図１５に示した本発明の実施の形態９による半導体
装置と同様の構造を備える。ただし、この図１６に示し
た半導体装置では、上層の位置検出用マーク２１が、ア
ルミニウム膜１９に形成された溝２０ａ〜２０ｈから構
成されている。また、アルミニウム膜１９は、第３の層
間絶縁膜１０の上部表面上に形成されている。第３の層
間絶縁膜１０とアルミニウム膜１９との上には第４の層
間絶縁膜２２が形成されている。
には図１５に示した本発明の実施の形態９による半導体
装置と同様の構造を備える。ただし、この図１６に示し
た半導体装置では、上層の位置検出用マーク２１が、ア
ルミニウム膜１９に形成された溝２０ａ〜２０ｈから構
成されている。また、アルミニウム膜１９は、第３の層
間絶縁膜１０の上部表面上に形成されている。第３の層
間絶縁膜１０とアルミニウム膜１９との上には第４の層
間絶縁膜２２が形成されている。
【００８６】この図１６に示した半導体装置において
も、図１５に示した本発明の実施の形態９による半導体
装置によって得られる効果と同様の効果を得ることがで
きる。
も、図１５に示した本発明の実施の形態９による半導体
装置によって得られる効果と同様の効果を得ることがで
きる。
【００８７】なお、上記した実施の形態１〜１０におい
て示した位置検出用マークに限らず、他の形状もしくは
サイズを有する位置検出用マークについても、上記の本
発明の実施の形態１〜１０は適用可能である。
て示した位置検出用マークに限らず、他の形状もしくは
サイズを有する位置検出用マークについても、上記の本
発明の実施の形態１〜１０は適用可能である。
【００８８】（実施の形態１１）図１７は、本発明によ
る半導体装置の実施の形態１１を示す平面模式図であ
り、図１８は、図１７における線分３００−３００にお
ける断面模式図である。図１７および１８を参照して、
半導体装置を説明する。
る半導体装置の実施の形態１１を示す平面模式図であ
り、図１８は、図１７における線分３００−３００にお
ける断面模式図である。図１７および１８を参照して、
半導体装置を説明する。
【００８９】図１７を参照して、半導体装置にはスクラ
イブライン３３が形成され、スクライブライン３３上に
はボンディングワイヤを接続するためのボンディングパ
ッド３４ａ〜３４ｄが形成されている。そして、図１８
を参照して、ボンディングパッド３４ａの一部を覆うよ
うに、ガラスコート３５が形成されている。また、ボン
ディングパッド３４ａ下に位置する領域には、層間絶縁
膜２を介して品質検査用素子（以下ＴＥＧ：Test Eleme
nt Groupと記す）３６が形成されている。このように、
ボンディングパッド３４ａの下に層間絶縁膜２を介して
ＴＥＧを形成するので、これまで有効に利用されていな
かったボンディングパッド３４ａの下に位置する領域を
利用することができる。この結果、ボンディングパッド
３４ａやＴＥＧなどが占める面積を削減することができ
る。
イブライン３３が形成され、スクライブライン３３上に
はボンディングワイヤを接続するためのボンディングパ
ッド３４ａ〜３４ｄが形成されている。そして、図１８
を参照して、ボンディングパッド３４ａの一部を覆うよ
うに、ガラスコート３５が形成されている。また、ボン
ディングパッド３４ａ下に位置する領域には、層間絶縁
膜２を介して品質検査用素子（以下ＴＥＧ：Test Eleme
nt Groupと記す）３６が形成されている。このように、
ボンディングパッド３４ａの下に層間絶縁膜２を介して
ＴＥＧを形成するので、これまで有効に利用されていな
かったボンディングパッド３４ａの下に位置する領域を
利用することができる。この結果、ボンディングパッド
３４ａやＴＥＧなどが占める面積を削減することができ
る。
【００９０】なお、ボンディングパッド３４ａの平面形
状は、９０μｍ×９０μｍの正方形状である。
状は、９０μｍ×９０μｍの正方形状である。
【００９１】（実施の形態１２）図１９は、本発明によ
る半導体装置の実施の形態１２を示す断面模式図であ
る。図１９を参照して、半導体装置を説明する。
る半導体装置の実施の形態１２を示す断面模式図であ
る。図１９を参照して、半導体装置を説明する。
【００９２】図１９を参照して、半導体装置は、基本的
には図１８に示した本発明の実施の形態１１による半導
体装置と同様の構造を備える。ただし、この図１９に示
した半導体装置では、ボンディングパッド３４ａの下に
位置する領域において、配線の導通を確認するためのＴ
ＥＧ３７ａ、３７ｂを、層間絶縁膜８を介して積層して
形成している。なお、ＴＥＧ３７ａは、層間絶縁膜２上
に形成された配線の導通を確認するために用いられ、Ｔ
ＥＧ３７ｂは、層間絶縁膜８上に形成された配線の導通
を確認するために用いられる。
には図１８に示した本発明の実施の形態１１による半導
体装置と同様の構造を備える。ただし、この図１９に示
した半導体装置では、ボンディングパッド３４ａの下に
位置する領域において、配線の導通を確認するためのＴ
ＥＧ３７ａ、３７ｂを、層間絶縁膜８を介して積層して
形成している。なお、ＴＥＧ３７ａは、層間絶縁膜２上
に形成された配線の導通を確認するために用いられ、Ｔ
ＥＧ３７ｂは、層間絶縁膜８上に形成された配線の導通
を確認するために用いられる。
【００９３】このように、図１９に示した半導体装置に
よって、図１８に示した本発明の実施の形態１１による
半導体装置によって得られる効果と同様の効果を得るこ
とができる。また、ＴＥＧ３７ａ、３７ｂは、層間絶縁
膜８により電気的に絶縁されているため、それぞれの測
定において悪影響を及ぼし合うことはない。このため、
ＴＥＧを積層して配置することにより、ＴＥＧ３７ａ、
３７ｂの占有面積を従来よりも削減することができる。
よって、図１８に示した本発明の実施の形態１１による
半導体装置によって得られる効果と同様の効果を得るこ
とができる。また、ＴＥＧ３７ａ、３７ｂは、層間絶縁
膜８により電気的に絶縁されているため、それぞれの測
定において悪影響を及ぼし合うことはない。このため、
ＴＥＧを積層して配置することにより、ＴＥＧ３７ａ、
３７ｂの占有面積を従来よりも削減することができる。
【００９４】（実施の形態１３）図２０は、本発明によ
る半導体装置の実施の形態１３を示す断面模式図であ
る。図２０を参照して、半導体装置を説明する。
る半導体装置の実施の形態１３を示す断面模式図であ
る。図２０を参照して、半導体装置を説明する。
【００９５】図２０を参照して、半導体装置は、下層の
位置検出用マーク６とアルミニウム膜７とダミー層であ
るダミーパターン３９とを備える。下層の位置検出用マ
ーク６とアルミニウム膜７とは、図１に示した本発明の
実施の形態１による半導体装置における下層の位置検出
用マーク６とアルミニウム膜７と同様の構造を備える。
第１の層間絶縁膜２とアルミニウム膜７との上には、第
２の層間絶縁膜８が形成されている。第２の層間絶縁膜
８の、アルミニウム膜７上に位置する領域には、溝３８
ａ〜３８ｃを含む。ダミーパターン３９が形成されてい
る。このダミーパターン３９は、ＣＭＰの研磨レートや
異方性エッチングのエッチングレートを調節するため
に、半導体ウエハ面内での開口部の面積の割合を変化さ
せるために用いられる。第２の層間絶縁膜８上には、第
３の層間絶縁膜１０が形成されている。
位置検出用マーク６とアルミニウム膜７とダミー層であ
るダミーパターン３９とを備える。下層の位置検出用マ
ーク６とアルミニウム膜７とは、図１に示した本発明の
実施の形態１による半導体装置における下層の位置検出
用マーク６とアルミニウム膜７と同様の構造を備える。
第１の層間絶縁膜２とアルミニウム膜７との上には、第
２の層間絶縁膜８が形成されている。第２の層間絶縁膜
８の、アルミニウム膜７上に位置する領域には、溝３８
ａ〜３８ｃを含む。ダミーパターン３９が形成されてい
る。このダミーパターン３９は、ＣＭＰの研磨レートや
異方性エッチングのエッチングレートを調節するため
に、半導体ウエハ面内での開口部の面積の割合を変化さ
せるために用いられる。第２の層間絶縁膜８上には、第
３の層間絶縁膜１０が形成されている。
【００９６】ここで、下層の位置検出用マーク６は、図
１０に示した本発明の実施の形態５による半導体装置の
下層の位置検出マーク１８のように、アルミニウム膜に
形成された溝から構成されていてもよい。このように、
位置検出用マーク６とダミーパターン３９とを積層する
ように形成することで、位置検出用マーク６が形成され
た領域のみを用いて、ダミーパターン３９を形成するこ
とができ、この位置検出用マーク６やダミーパターン３
９が占有する面積の割合を低減することができる。
１０に示した本発明の実施の形態５による半導体装置の
下層の位置検出マーク１８のように、アルミニウム膜に
形成された溝から構成されていてもよい。このように、
位置検出用マーク６とダミーパターン３９とを積層する
ように形成することで、位置検出用マーク６が形成され
た領域のみを用いて、ダミーパターン３９を形成するこ
とができ、この位置検出用マーク６やダミーパターン３
９が占有する面積の割合を低減することができる。
【００９７】なお、この図２０に示した半導体装置で
は、下層の位置検出用マーク６上に位置する領域にダミ
ーパターン３９を形成しているが、ＴＥＧ上にダミーパ
ターン３９を形成してもよい。この場合にも、同様の効
果を得ることができる。また、この場合には、下層に形
成される位置検出用マーク６やＴＥＧと上層に形成され
るダミーパターン３９とは電気的に絶縁されていてもよ
いし絶縁されていなくてもよい。
は、下層の位置検出用マーク６上に位置する領域にダミ
ーパターン３９を形成しているが、ＴＥＧ上にダミーパ
ターン３９を形成してもよい。この場合にも、同様の効
果を得ることができる。また、この場合には、下層に形
成される位置検出用マーク６やＴＥＧと上層に形成され
るダミーパターン３９とは電気的に絶縁されていてもよ
いし絶縁されていなくてもよい。
【００９８】ここで、これまで述べた実施の形態におい
ては、位置検出用マークやＴＥＧなどを積層構造にする
ことにより、その占有面積を削減する場合について述べ
たが、この占有面積を削減するという観点においては、
図２７に示すように、半導体装置のスクライブライン領
域に隣接する回路領域の多層配線構造においても同様の
課題が存在する。
ては、位置検出用マークやＴＥＧなどを積層構造にする
ことにより、その占有面積を削減する場合について述べ
たが、この占有面積を削減するという観点においては、
図２７に示すように、半導体装置のスクライブライン領
域に隣接する回路領域の多層配線構造においても同様の
課題が存在する。
【００９９】図２７は、従来のスクライブライン領域に
隣接する多層配線構造を有する半導体装置を示す断面模
式図である。図２７を参照して、従来の半導体装置を説
明する。
隣接する多層配線構造を有する半導体装置を示す断面模
式図である。図２７を参照して、従来の半導体装置を説
明する。
【０１００】図２７を参照して、従来の半導体装置は、
第１〜第３のアルミニウム配線１４１、１４２、１４３
を備える。回路領域において、半導体基板１０１の主表
面には、電界効果型トランジスタなどの回路領域構造１
４０が形成されている。半導体基板１０１と回路領域構
造１４０との上に第１の層間絶縁膜１０２を形成する。
この際、半導体基板１０１上の回路領域構造１４０の存
在に起因して、第１の層間絶縁膜１０２の上部表面には
段差部１５１ａが形成される。
第１〜第３のアルミニウム配線１４１、１４２、１４３
を備える。回路領域において、半導体基板１０１の主表
面には、電界効果型トランジスタなどの回路領域構造１
４０が形成されている。半導体基板１０１と回路領域構
造１４０との上に第１の層間絶縁膜１０２を形成する。
この際、半導体基板１０１上の回路領域構造１４０の存
在に起因して、第１の層間絶縁膜１０２の上部表面には
段差部１５１ａが形成される。
【０１０１】次に、第１の層間絶縁膜１０２の所定領域
に、コンタクトホール１４４ａを形成する。コンタクト
ホール１４４ａの内部に導電体膜１４５ａを形成し、こ
の導電体膜１４５ａ上に第１のアルミニウム配線１４１
を形成する。この際、第１の層間絶縁膜１０２の段差部
１５１ａにおいて、第１のアルミニウム配線１４１が第
１の層間絶縁膜１０２の表面から剥離するのを防止する
ため、この段差部１５１ａに沿ってアルミニウム配線１
４１を延在させるように形成している。
に、コンタクトホール１４４ａを形成する。コンタクト
ホール１４４ａの内部に導電体膜１４５ａを形成し、こ
の導電体膜１４５ａ上に第１のアルミニウム配線１４１
を形成する。この際、第１の層間絶縁膜１０２の段差部
１５１ａにおいて、第１のアルミニウム配線１４１が第
１の層間絶縁膜１０２の表面から剥離するのを防止する
ため、この段差部１５１ａに沿ってアルミニウム配線１
４１を延在させるように形成している。
【０１０２】次に、第１の層間絶縁膜１０２と第１のア
ルミニウム配線１４１との上に第２の層間絶縁膜１０８
を形成する。この際、第１のアルミニウム配線１４１の
端部１５２ａと、第１の層間絶縁膜１０２の段差部１５
１ａとに起因して、第２の層間絶縁膜１０８の上部表面
には段差部１５１ｂ、１５１ｃが形成される。そして、
第２の層間絶縁膜１０８の第１のアルミニウム配線１４
１上に位置する領域にコンタクトホール１４４ｂを形成
する。このコンタクトホール１４４ｂの内部に導電体膜
１４５ｂを形成し、導電体膜１４５ｂ上に第２のアルミ
ニウム配線１４２を形成する。この際、段差部１５１
ｂ、１５１ｃにおいて、第２の層間絶縁膜１０８の表面
からの第２のアルミニウム配線１４２が剥離することを
防止するため、この段差部１５１ｂ、１５１ｃに沿って
アルミニウム配線１４２を形成している。
ルミニウム配線１４１との上に第２の層間絶縁膜１０８
を形成する。この際、第１のアルミニウム配線１４１の
端部１５２ａと、第１の層間絶縁膜１０２の段差部１５
１ａとに起因して、第２の層間絶縁膜１０８の上部表面
には段差部１５１ｂ、１５１ｃが形成される。そして、
第２の層間絶縁膜１０８の第１のアルミニウム配線１４
１上に位置する領域にコンタクトホール１４４ｂを形成
する。このコンタクトホール１４４ｂの内部に導電体膜
１４５ｂを形成し、導電体膜１４５ｂ上に第２のアルミ
ニウム配線１４２を形成する。この際、段差部１５１
ｂ、１５１ｃにおいて、第２の層間絶縁膜１０８の表面
からの第２のアルミニウム配線１４２が剥離することを
防止するため、この段差部１５１ｂ、１５１ｃに沿って
アルミニウム配線１４２を形成している。
【０１０３】次に、第２の層間絶縁膜１０８と第２のア
ルミニウム配線１４２との上に第３の層間絶縁膜１１０
を形成する。この際、第２のアルミニウム配線１４２の
端部１５２ｂと、第２の層間絶縁膜１０８の上部表面の
段差部１５１ｂ、１５１ｃとに起因して、第３の層間絶
縁膜１１０の上部表面には段差部１５１ｄ〜１５１ｆが
形成される。この段差部１５１ｄ〜１５１ｆにおけるア
ルミニウム配線の第３の層間絶縁膜１１０の表面からの
剥離を防止するため、第３のアルミニウム配線１４３
は、この段差部１５１ｄ〜１５１ｆに沿って形成されて
いる。この第３のアルミニウム配線１４３は、コンタク
トホール１４４ｃの内部に形成された導電体膜１４５ｃ
上に形成され、第２のアルミニウム配線１４２と電気的
に接続されている。第３の層間絶縁膜１１０と第３のア
ルミニウム配線１４３との上にはガラスコート１３５が
形成されている。
ルミニウム配線１４２との上に第３の層間絶縁膜１１０
を形成する。この際、第２のアルミニウム配線１４２の
端部１５２ｂと、第２の層間絶縁膜１０８の上部表面の
段差部１５１ｂ、１５１ｃとに起因して、第３の層間絶
縁膜１１０の上部表面には段差部１５１ｄ〜１５１ｆが
形成される。この段差部１５１ｄ〜１５１ｆにおけるア
ルミニウム配線の第３の層間絶縁膜１１０の表面からの
剥離を防止するため、第３のアルミニウム配線１４３
は、この段差部１５１ｄ〜１５１ｆに沿って形成されて
いる。この第３のアルミニウム配線１４３は、コンタク
トホール１４４ｃの内部に形成された導電体膜１４５ｃ
上に形成され、第２のアルミニウム配線１４２と電気的
に接続されている。第３の層間絶縁膜１１０と第３のア
ルミニウム配線１４３との上にはガラスコート１３５が
形成されている。
【０１０４】このように、従来の半導体装置では、層間
絶縁膜を積層するほど、下層に位置する層間絶縁膜の上
部表面の段差とアルミニウム配線の端部により形成され
る段差とに起因して、層間絶縁膜の表面に形成される段
差の数および大きさが大きくなっていた。このため、こ
の段差部１５１ａ〜１５１ｆにおいてアルミニウム配線
が層間絶縁膜の上部表面からの剥離することを防止する
ため、アルミニウム配線１４１〜１４３を平面的に一部
ずらしたように形成していた。そのため、第１〜第３の
アルミニウム配線１４１〜１４３の側面１４６ａ〜１４
６ｃの位置は垂直方向に揃うことはなく、第１〜第３の
アルミニウム配線１４１〜１４３を単純に積層した場合
よりも、より大きな面積を占有していた。
絶縁膜を積層するほど、下層に位置する層間絶縁膜の上
部表面の段差とアルミニウム配線の端部により形成され
る段差とに起因して、層間絶縁膜の表面に形成される段
差の数および大きさが大きくなっていた。このため、こ
の段差部１５１ａ〜１５１ｆにおいてアルミニウム配線
が層間絶縁膜の上部表面からの剥離することを防止する
ため、アルミニウム配線１４１〜１４３を平面的に一部
ずらしたように形成していた。そのため、第１〜第３の
アルミニウム配線１４１〜１４３の側面１４６ａ〜１４
６ｃの位置は垂直方向に揃うことはなく、第１〜第３の
アルミニウム配線１４１〜１４３を単純に積層した場合
よりも、より大きな面積を占有していた。
【０１０５】このため、スクライブライン領域の付近に
おける多層配線構造の占有面積を低減することができれ
ば、半導体基板１０１の表面をより有効に利用すること
ができ、その結果、半導体装置の１つ当りの面積を小さ
くすることができる。これにより、１つの半導体ウエハ
からより多くの半導体装置を得ることができる。
おける多層配線構造の占有面積を低減することができれ
ば、半導体基板１０１の表面をより有効に利用すること
ができ、その結果、半導体装置の１つ当りの面積を小さ
くすることができる。これにより、１つの半導体ウエハ
からより多くの半導体装置を得ることができる。
【０１０６】このため、図２０に示した本発明の実施の
形態１３による半導体装置において、スクライブライン
領域の近傍における多層配線構造を図２１に示すような
構造にしてもよい。図２１は、図２０に示した本発明の
実施の形態１３による半導体装置の変形例を示す断面模
式図である。図２１を参照して、以下に半導体装置を説
明する。
形態１３による半導体装置において、スクライブライン
領域の近傍における多層配線構造を図２１に示すような
構造にしてもよい。図２１は、図２０に示した本発明の
実施の形態１３による半導体装置の変形例を示す断面模
式図である。図２１を参照して、以下に半導体装置を説
明する。
【０１０７】図２１を参照して、半導体装置は、基本的
には図２７に示した従来の多層配線構造と同様の構造を
備えるが、第１〜第３の層間絶縁膜２、８、１０のそれ
ぞれの上部表面は、ＣＭＰ法などを用いて平坦化されて
いる。このため、従来のように、第１〜第３の層間絶縁
膜２、８、１０の上部表面にそれぞれの下に位置する構
造に起因する段差が存在することはなく、第１〜第３の
アルミニウム配線４１〜４３の側面４６ａ〜４６ｃを、
ほぼ平面的に重なる領域に位置させることができる。こ
のため、従来のように第１〜第３のアルミニウム配線４
１〜４３を平面的にずらして配置させた場合よりも、こ
の第１〜第３のアルミニウム配線４１〜４３の占有面積
を低減することができる。
には図２７に示した従来の多層配線構造と同様の構造を
備えるが、第１〜第３の層間絶縁膜２、８、１０のそれ
ぞれの上部表面は、ＣＭＰ法などを用いて平坦化されて
いる。このため、従来のように、第１〜第３の層間絶縁
膜２、８、１０の上部表面にそれぞれの下に位置する構
造に起因する段差が存在することはなく、第１〜第３の
アルミニウム配線４１〜４３の側面４６ａ〜４６ｃを、
ほぼ平面的に重なる領域に位置させることができる。こ
のため、従来のように第１〜第３のアルミニウム配線４
１〜４３を平面的にずらして配置させた場合よりも、こ
の第１〜第３のアルミニウム配線４１〜４３の占有面積
を低減することができる。
【０１０８】（実施の形態１４）図２２は、本発明によ
る半導体装置の実施の形態１４を示す断面模式図であ
る。図２２を参照して、半導体装置を説明する。
る半導体装置の実施の形態１４を示す断面模式図であ
る。図２２を参照して、半導体装置を説明する。
【０１０９】図２２を参照して、半導体装置は、基本的
には図１５に示した本発明の実施の形態９による半導体
装置と同様の構造を備える。ただし、この図２２に示し
た半導体装置では、第１の層間絶縁膜２の上部表面に接
するようにアルミニウム膜は形成されておらず、また、
半導体基板１の主表面の分離酸化膜３０上には下層の位
置検出用マークの代わりにＴＥＧ４７が形成されてい
る。また、アルミニウム膜９は、上層の位置検出用マー
ク１２が形成される領域よりも広い領域を覆うように形
成されている。
には図１５に示した本発明の実施の形態９による半導体
装置と同様の構造を備える。ただし、この図２２に示し
た半導体装置では、第１の層間絶縁膜２の上部表面に接
するようにアルミニウム膜は形成されておらず、また、
半導体基板１の主表面の分離酸化膜３０上には下層の位
置検出用マークの代わりにＴＥＧ４７が形成されてい
る。また、アルミニウム膜９は、上層の位置検出用マー
ク１２が形成される領域よりも広い領域を覆うように形
成されている。
【０１１０】このため、ＴＥＧ４７の存在に起因して上
層の位置検出用マーク１２の位置を誤検出することな
く、位置検出用マーク１２とＴＥＧとを積層するように
形成することができるので、図１に示した本発明の実施
の形態１による半導体装置において得られる効果と同様
の効果を得ることができる。
層の位置検出用マーク１２の位置を誤検出することな
く、位置検出用マーク１２とＴＥＧとを積層するように
形成することができるので、図１に示した本発明の実施
の形態１による半導体装置において得られる効果と同様
の効果を得ることができる。
【０１１１】（実施の形態１５）図２３は、本発明によ
る半導体装置の実施の形態１５を示す断面模式図であ
る。図２３を参照して、半導体装置を説明する。
る半導体装置の実施の形態１５を示す断面模式図であ
る。図２３を参照して、半導体装置を説明する。
【０１１２】図２３を参照して、半導体装置は、基本的
には図２２に示した本発明の実施の形態１４による半導
体装置と同様の構造を備える。ただし、この図２３に示
した半導体装置では、第２の層間絶縁膜１０上にアルミ
ニウム膜１９が形成され、このアルミニウム膜１９に溝
２０ａ〜２０ｈからなる上層の位置検出用マーク２１が
形成されている。そして、第２の層間絶縁膜１０とアル
ミニウム膜１９との上に第３の層間絶縁膜２２が形成さ
れている。
には図２２に示した本発明の実施の形態１４による半導
体装置と同様の構造を備える。ただし、この図２３に示
した半導体装置では、第２の層間絶縁膜１０上にアルミ
ニウム膜１９が形成され、このアルミニウム膜１９に溝
２０ａ〜２０ｈからなる上層の位置検出用マーク２１が
形成されている。そして、第２の層間絶縁膜１０とアル
ミニウム膜１９との上に第３の層間絶縁膜２２が形成さ
れている。
【０１１３】このため、図２３に示した半導体装置にお
いても、ＴＥＧ４７と上層の位置検出用マーク２１とを
遮蔽体膜として作用するアルミニウム膜９を介して積層
して形成することができるので、図１に示した本発明の
実施の形態１による半導体装置により得られる効果と同
様の効果を得ることができる。
いても、ＴＥＧ４７と上層の位置検出用マーク２１とを
遮蔽体膜として作用するアルミニウム膜９を介して積層
して形成することができるので、図１に示した本発明の
実施の形態１による半導体装置により得られる効果と同
様の効果を得ることができる。
【０１１４】（実施の形態１６）図２４は、本発明によ
る半導体装置の実施の形態１６を示す断面模式図であ
る。図２４を参照して、半導体装置を説明する。
る半導体装置の実施の形態１６を示す断面模式図であ
る。図２４を参照して、半導体装置を説明する。
【０１１５】図２４を参照して、半導体装置は、基本的
には図２３に示した本発明の実施の形態１５による半導
体装置と同様の構造を備える。ただし、この図２４に示
した半導体装置では、半導体基板１の主表面に分離酸化
膜３０ａ、３０ｂが形成され、この分離酸化膜３０ａ、
３０ｂに囲まれた半導体基板１の主表面に導電領域４８
が形成されている。そして、第１の層間絶縁膜２の導電
領域４８上に位置する領域には、コンタクトホール４９
が形成されている。第１の層間絶縁膜２上とコンタクト
ホール４９の内部とには、バリアメタル層４が形成され
ている。コンタクトホール４９の内部のバリアメタル層
４上にはタングステン膜５が形成されている。バリアメ
タル層４とタングステン膜５との上にはアルミニウムか
らなる配線５０が形成されている。
には図２３に示した本発明の実施の形態１５による半導
体装置と同様の構造を備える。ただし、この図２４に示
した半導体装置では、半導体基板１の主表面に分離酸化
膜３０ａ、３０ｂが形成され、この分離酸化膜３０ａ、
３０ｂに囲まれた半導体基板１の主表面に導電領域４８
が形成されている。そして、第１の層間絶縁膜２の導電
領域４８上に位置する領域には、コンタクトホール４９
が形成されている。第１の層間絶縁膜２上とコンタクト
ホール４９の内部とには、バリアメタル層４が形成され
ている。コンタクトホール４９の内部のバリアメタル層
４上にはタングステン膜５が形成されている。バリアメ
タル層４とタングステン膜５との上にはアルミニウムか
らなる配線５０が形成されている。
【０１１６】この図２４に示した半導体装置において
も、遮蔽体膜として作用するアルミニウム膜９が存在す
るので、上層の位置検出用マーク２１を検出する際に、
この位置検出用マーク２１を検出するための光が下層の
配線５０などにまで到達することを防止できる。このた
め、上層の位置検出用マーク２１の誤検出を防止しなが
ら、位置検出用マーク２１と下層の配線５０とを積層し
て形成することができる。このため、従来有効に利用さ
れていなかった上層の位置検出用マーク２１の下に位置
する領域を有効に利用することができ、図１に示した本
発明の実施の形態１による半導体装置と同様の効果を得
ることができる。
も、遮蔽体膜として作用するアルミニウム膜９が存在す
るので、上層の位置検出用マーク２１を検出する際に、
この位置検出用マーク２１を検出するための光が下層の
配線５０などにまで到達することを防止できる。このた
め、上層の位置検出用マーク２１の誤検出を防止しなが
ら、位置検出用マーク２１と下層の配線５０とを積層し
て形成することができる。このため、従来有効に利用さ
れていなかった上層の位置検出用マーク２１の下に位置
する領域を有効に利用することができ、図１に示した本
発明の実施の形態１による半導体装置と同様の効果を得
ることができる。
【０１１７】なお、今回開示された実施の形態は全ての
点で例示であって、制限的なものではないと考えられる
べきである。本発明の範囲は上記した実施の形態ではな
くて特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲内のすべての変更が含まれること
が意図される。
点で例示であって、制限的なものではないと考えられる
べきである。本発明の範囲は上記した実施の形態ではな
くて特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲内のすべての変更が含まれること
が意図される。
【０１１８】
【発明の効果】以上のように、請求項１〜１４に記載の
発明によれば、従来利用されていなかった位置検出用マ
ークや外部電極下に位置する領域を有効に利用すること
が可能な半導体装置を得ることができる。
発明によれば、従来利用されていなかった位置検出用マ
ークや外部電極下に位置する領域を有効に利用すること
が可能な半導体装置を得ることができる。
【図１】 本発明による半導体装置の実施の形態１を示
す断面模式図である。
す断面模式図である。
【図２】 図１における線分１００−１００での平面模
式図である。
式図である。
【図３】 図１に示した半導体装置の平面模式図であ
る。
る。
【図４】 図１に示した本発明の実施の形態１による半
導体装置の製造工程の第１工程を説明するための断面模
式図である。
導体装置の製造工程の第１工程を説明するための断面模
式図である。
【図５】 図１に示した本発明の実施の形態１による半
導体装置の製造工程の第２工程を説明するための断面模
式図である。
導体装置の製造工程の第２工程を説明するための断面模
式図である。
【図６】 図１に示した本発明の実施の形態１による半
導体装置の製造工程の第３工程を説明するための断面模
式図である。
導体装置の製造工程の第３工程を説明するための断面模
式図である。
【図７】 本発明による半導体装置の実施の形態２を示
す断面模式図である。
す断面模式図である。
【図８】 本発明による半導体装置の実施の形態３を示
す断面模式図である。
す断面模式図である。
【図９】 本発明による半導体装置の実施の形態４を示
す断面模式図である。
す断面模式図である。
【図１０】 本発明による半導体装置の実施の形態５を
示す断面模式図である。
示す断面模式図である。
【図１１】 図１０における線分２００−２００での平
面模式図である。
面模式図である。
【図１２】 本発明による半導体装置の実施の形態６を
示す断面模式図である。
示す断面模式図である。
【図１３】 本発明による半導体装置の実施の形態７を
示す断面模式図である。
示す断面模式図である。
【図１４】 本発明による半導体装置の実施の形態８を
示す断面模式図である。
示す断面模式図である。
【図１５】 本発明による半導体装置の実施の形態９を
示す断面模式図である。
示す断面模式図である。
【図１６】 本発明による半導体装置の実施の形態１０
を示す断面模式図である。
を示す断面模式図である。
【図１７】 本発明による半導体装置の実施の形態１１
を示す平面模式図である。
を示す平面模式図である。
【図１８】 図１７における線分３００−３００での断
面模式図である。
面模式図である。
【図１９】 本発明による半導体装置の実施の形態１２
を示す断面模式図である。
を示す断面模式図である。
【図２０】 本発明による半導体装置の実施の形態１３
を示す断面模式図である。
を示す断面模式図である。
【図２１】 本発明による半導体装置の実施の形態１３
の変形例を示す断面模式図である。
の変形例を示す断面模式図である。
【図２２】 本発明による半導体装置の実施の形態１４
を示す断面模式図である。
を示す断面模式図である。
【図２３】 本発明による半導体装置の実施の形態１５
を示す断面模式図である。
を示す断面模式図である。
【図２４】 本発明による半導体装置の実施の形態１６
を示す断面模式図である。
を示す断面模式図である。
【図２５】 従来の半導体装置を示す断面模式図であ
る。
る。
【図２６】 従来の半導体装置の他の例を示す断面模式
図である。
図である。
【図２７】 従来の半導体装置の他の例を示す断面模式
図である。
図である。
１ 半導体基板、２，８，１０，１３，２２ 層間絶縁
膜、３ａ〜３ｈ，１１ａ〜１１ｈ，１７ａ〜１７ｈ，２
０ａ〜２０ｈ，２６ａ〜２６ｈ，３１ａ〜３１ｈ 溝、
４，４ａ〜４ｈ バリアメタル層、５，５ａ〜５ｈ タ
ングステン膜、６，１５，１２，２１，２７，１８，３
２ 位置検出用マーク、７，９，１４，１６，１９，２
３，２４，２５ アルミニウム膜、２８ 層間絶縁膜、
２９ ポリシリコン膜、３０，３０ａ，３０ｂ 分離酸
化膜、３３ スクライブライン、３４ａ〜３４ｄ ボン
ディングパッド、３５ ガラスコート、３６，３７ａ，
３７ｂ，４７ ＴＥＧ、３８ａ〜３８ｃ ダミーパター
ン用の溝、３９ ダミーパターン、４０ 回路領域構
造、４１，４２，４３ アルミニウム配線、４４ａ〜４
４ｃ コンタクトホール、４５ａ〜４５ｃ 導電体膜、
４６ａ〜４６ｃ アルミニウム配線の側面、４８ 導電
領域、４９ コンタクトホール、５０ 配線。
膜、３ａ〜３ｈ，１１ａ〜１１ｈ，１７ａ〜１７ｈ，２
０ａ〜２０ｈ，２６ａ〜２６ｈ，３１ａ〜３１ｈ 溝、
４，４ａ〜４ｈ バリアメタル層、５，５ａ〜５ｈ タ
ングステン膜、６，１５，１２，２１，２７，１８，３
２ 位置検出用マーク、７，９，１４，１６，１９，２
３，２４，２５ アルミニウム膜、２８ 層間絶縁膜、
２９ ポリシリコン膜、３０，３０ａ，３０ｂ 分離酸
化膜、３３ スクライブライン、３４ａ〜３４ｄ ボン
ディングパッド、３５ ガラスコート、３６，３７ａ，
３７ｂ，４７ ＴＥＧ、３８ａ〜３８ｃ ダミーパター
ン用の溝、３９ ダミーパターン、４０ 回路領域構
造、４１，４２，４３ アルミニウム配線、４４ａ〜４
４ｃ コンタクトホール、４５ａ〜４５ｃ 導電体膜、
４６ａ〜４６ｃ アルミニウム配線の側面、４８ 導電
領域、４９ コンタクトホール、５０ 配線。
Claims (14)
- 【請求項１】 位置検出用マークと、品質検査用素子
と、回路素子とからなる群から選択される少なくとも１
つを含む下層と、 前記下層上に形成され、位置検出用マークの検出に用い
るエネルギー線を遮断する遮蔽体膜と、 前記遮蔽体膜上に形成された位置検出用マークを含む上
層とを備える、半導体装置。 - 【請求項２】 前記遮蔽体膜は、ほぼ平坦な上部表面を
有する、請求項１に記載の半導体装置。 - 【請求項３】 前記遮蔽体膜は金属膜である、請求項１
または２に記載の半導体装置。 - 【請求項４】 前記金属膜がアルミニウム膜である、請
求項３に記載の半導体装置。 - 【請求項５】 前記下層は絶縁膜を含み、 前記位置検出用マークは、前記絶縁膜に形成された溝で
ある、請求項１〜４のいずれか１項に記載の半導体装
置。 - 【請求項６】 前記下層は下層金属膜を含み、 前記位置検出用マークは前記下層金属膜に形成された溝
である、請求項１〜４のいずれか１項に記載の半導体装
置。 - 【請求項７】 前記上層は上層絶縁膜を含み、 前記位置検出用マークは、前記上層絶縁膜に形成された
溝である、請求項１〜６のいずれか１項に記載の半導体
装置。 - 【請求項８】 前記上層は上層金属膜を含み、 前記位置検出用マークは、前記上層金属膜に形成された
溝である、請求項１〜６のいずれか１項に記載の半導体
装置。 - 【請求項９】 前記位置検出用マークは、ポリシリコン
膜により形成されている、請求項１〜４のいずれか１項
に記載の半導体装置。 - 【請求項１０】 位置検出用マークと品質検査用素子と
の少なくともいずれか一方を含む下層と、 前記下層上に形成された隔離絶縁膜と、 前記隔離絶縁膜上に形成され、品質検査用素子と、外部
電極と、ダミー層とからなる群から選択される少なくと
も１つを含む上層とを備える、半導体装置。 - 【請求項１１】 前記下層は絶縁膜を含み、 前記位置検出用マークは、前記絶縁膜に形成された溝で
ある、請求項１０に記載の半導体装置。 - 【請求項１２】 前記下層は金属膜を含み、 前記位置検出用マークは、前記金属膜に形成された溝で
ある、請求項１０に記載の半導体装置。 - 【請求項１３】 位置検出用マークと、品質検査用素子
と、回路素子とからなる群から選択される少なくとも１
つを含む下層を形成する工程と、 前記下層上に、位置検出用マークの検出に用いるエネル
ギー線を遮断する遮蔽体膜を形成する工程と、 前記遮蔽体膜上に位置検出用マークを含む上層を形成す
る工程とを備える、半導体装置の製造方法。 - 【請求項１４】 前記下層と前記遮蔽体膜との間に層間
絶縁膜を形成する工程と、 前記層間絶縁膜の上部表面を平坦化する工程とをさらに
備える、請求項１３に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10175033A JP2000012431A (ja) | 1998-06-22 | 1998-06-22 | 半導体装置およびその製造方法 |
| US09/197,765 US6344697B2 (en) | 1998-06-22 | 1998-11-23 | Semiconductor device comprising layered positional detection marks and manufacturing method thereof |
| US10/003,307 US6723614B2 (en) | 1998-06-22 | 2001-12-06 | Semiconductor device comprising layered positional detection marks and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10175033A JP2000012431A (ja) | 1998-06-22 | 1998-06-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012431A true JP2000012431A (ja) | 2000-01-14 |
Family
ID=15989055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10175033A Pending JP2000012431A (ja) | 1998-06-22 | 1998-06-22 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6344697B2 (ja) |
| JP (1) | JP2000012431A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524991A (ja) * | 2003-03-28 | 2007-08-30 | フリースケール セミコンダクター インコーポレイテッド | 半導体の整合補助部 |
| JP2010225800A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 位置合わせマーク、半導体装置の製造方法およびマスクセット |
| JP2011134963A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8985937B2 (en) | 2009-01-26 | 2015-03-24 | Screen Semiconductor Solutions Co., Ltd. | Stocker apparatus and substrate treating apparatus |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268426B1 (ko) * | 1998-05-07 | 2000-11-01 | 윤종용 | 반도체 장치의 제조 방법 |
| US6429090B1 (en) * | 1999-03-03 | 2002-08-06 | Nikon Corporation | Fiducial mark bodies for charged-particle-beam (CPB) microlithography, methods for making same, and CPB microlithography apparatus comprising same |
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001210645A (ja) * | 2000-01-28 | 2001-08-03 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| DE10147226A1 (de) * | 2001-09-14 | 2003-04-10 | Infineon Technologies Ag | Markenanordnung, Wafer mit mindestens einer Markenanordnung und ein Verfahren zur Herstellung mindestens einer Markenanordnung |
| KR100472411B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치 |
| JP2005011871A (ja) * | 2003-06-17 | 2005-01-13 | Murata Mfg Co Ltd | 積層型電子部品 |
| US7001835B2 (en) * | 2003-11-21 | 2006-02-21 | International Business Machines Corporation | Crystallographic modification of hard mask properties |
| US20050286052A1 (en) * | 2004-06-23 | 2005-12-29 | Kevin Huggins | Elongated features for improved alignment process integration |
| US7553611B2 (en) * | 2005-03-31 | 2009-06-30 | Sandisk 3D Llc | Masking of repeated overlay and alignment marks to allow reuse of photomasks in a vertical structure |
| KR100695876B1 (ko) * | 2005-06-24 | 2007-03-19 | 삼성전자주식회사 | 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법. |
| US10890436B2 (en) * | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
| KR102563921B1 (ko) | 2016-02-02 | 2023-08-04 | 삼성전자 주식회사 | 반도체 소자 |
| CN112510017A (zh) * | 2020-12-15 | 2021-03-16 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695517B2 (ja) * | 1987-06-25 | 1994-11-24 | 日本電気株式会社 | 半導体装置 |
| JP2737979B2 (ja) | 1989-02-10 | 1998-04-08 | 三菱電機株式会社 | 半導体装置 |
| JPH02229419A (ja) | 1989-03-02 | 1990-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03177013A (ja) | 1989-12-06 | 1991-08-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5270255A (en) * | 1993-01-08 | 1993-12-14 | Chartered Semiconductor Manufacturing Pte, Ltd. | Metallization process for good metal step coverage while maintaining useful alignment mark |
| JP2842360B2 (ja) * | 1996-02-28 | 1999-01-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH09244222A (ja) | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク |
| US6080635A (en) * | 1998-04-27 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method of photo alignment for shallow trench isolation with chemical mechanical polishing |
-
1998
- 1998-06-22 JP JP10175033A patent/JP2000012431A/ja active Pending
- 1998-11-23 US US09/197,765 patent/US6344697B2/en not_active Expired - Fee Related
-
2001
- 2001-12-06 US US10/003,307 patent/US6723614B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524991A (ja) * | 2003-03-28 | 2007-08-30 | フリースケール セミコンダクター インコーポレイテッド | 半導体の整合補助部 |
| JP4744435B2 (ja) * | 2003-03-28 | 2011-08-10 | フリースケール セミコンダクター インコーポレイテッド | 半導体の整合補助部 |
| US8985937B2 (en) | 2009-01-26 | 2015-03-24 | Screen Semiconductor Solutions Co., Ltd. | Stocker apparatus and substrate treating apparatus |
| JP2010225800A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 位置合わせマーク、半導体装置の製造方法およびマスクセット |
| US8373288B2 (en) | 2009-03-23 | 2013-02-12 | Kabushiki Kaisha Toshiba | Alignment mark, method of manufacturing semiconductor device, and mask set |
| JP2011134963A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6723614B2 (en) | 2004-04-20 |
| US20010003382A1 (en) | 2001-06-14 |
| US6344697B2 (en) | 2002-02-05 |
| US20020036357A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000012431A (ja) | 半導体装置およびその製造方法 | |
| EP1770764B1 (en) | Semiconductor device | |
| US20090184424A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US8274166B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0825646A2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH09219451A (ja) | 半導体装置及びその製造方法 | |
| US20140273453A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR100368115B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그 제조방법 | |
| KR100437460B1 (ko) | 본딩패드들을 갖는 반도체소자 및 그 제조방법 | |
| JP5326282B2 (ja) | 半導体装置とその製造方法、及び露光用マスク | |
| JP3632725B2 (ja) | 半導体装置 | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| US11239204B2 (en) | Bonded assembly containing laterally bonded bonding pads and methods of forming the same | |
| JP2002208610A (ja) | 集積回路のためのボンディングパッド及びその製造方法 | |
| KR100384834B1 (ko) | 다중 기판 상에 형성되는 반도체 장치 및 그 제조 방법 | |
| JP2003218114A (ja) | 半導体装置及びその製造方法 | |
| JPH0677315A (ja) | 半導体装置 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| US20010035585A1 (en) | Semiconductor device having stress reducing laminate and method for manufacturing the same | |
| KR101060699B1 (ko) | 웨이퍼 정렬 장치 및 그 방법 | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| JP2001332619A (ja) | 半導体装置の製造方法 | |
| CN118055694A (zh) | 半导体器件及其制造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP3983701B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |