JPH03177013A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法、特に縮小投影露光装置等による
自動位置合わせ用のアライメントマーク検出方法に関し
、 ウェーハ処理工程においてウェーハ上のスクライブ領域
へのアライメントマーク収容数を増大せしめることを可
能とする半導体装置の製造方法を提供することを目的と
し、 基板１表面に選択的に設けた凹凸からなるアライメント
マーク２を誘電体膜３により埋没せしめる工程と、該誘
電体膜３上にアライメントマーク４を新設する工程と、
該誘電体膜３及びアライメントマーク４上に透光性材料
からなるパターニング層５を被着する工程とを有し、該
アライメントマーク４検出用の光線を前記基板ｌに対し
て斜めに照射するように構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法、特に縮小投影露光装
置等による自動位置合わせ用のアライメントマーク検出
方法に関する。

半導体装置の製造工程において、マスク又はしチクル（
以後、マスクで代表する）のパターンを順次ウェーハ上
に転写する際、ウェーハ上の既成のパターンに次のパタ
ーンを精確に重ね合わせる必要があり、そのためにウェ
ーハ上にアライメントマークを設けてこれを基準として
位置合わせを行っている。このアライメントマークは、
■位置合わせに使用した後ダメージを受けて再使用不能
となるものがある、■たとえ再使用不能とならなくとも
所要アライメント精度の関係で直前工程で形成したマー
クを使用する場合が多い、■複数機種の露光装置に対応
出来るよう仕様か異なる複数種のアライメントマークを
準備する、■半導体装置構造の複雑化に伴いマスク工程
が増加している、等の理由で多数作成しなければならず
、そのために多くのスペースを割いている。アライメン
トマークはスクライブ領域に設けるが、このスクライブ
領域にはアライメントマークの他に種々のプロセスチエ
ツク用パターンも設けられるため、アライメントマーク
作成個数増加によりスペース不足を来すに至っている。

従って限られたスペースに収容するアライメントマーク
の数を増加せしめる方法の確立が望まれている。

〔従来の技術〕

最初に縮小投影型露光装置におけるウェーハ側の一般的
な自動位置合わせの方法を簡単に説明する。ウェーハの
上面には凸又は凹の段差からなるアライメントマークが
設けられており、上方からレーザ光のビームを照射しな
がらウェーハを移動して一定範囲走査しく以下この照射
領域をアライメント領域と呼ぶ）、反射光のうちアライ
メントマークのエツジで乱反射して生じた散乱光を信号
として捉え、この信号によりウェーハの現在の位置・姿
勢を検出し、その結果を基にウェーｌ＼を所定の位置に
移動する。

従来の一般的なアライメントマークの形成・使用を第３
図により説明する。第３図はウエーノ＼の一部を示す模
式平面図である。同図中、３０Ａはウェーハのチップ領
域、３０Ｂはウェーハのスクライブ領域である。アライ
メントマークは通常チップ領域３０Ａのためのウェーハ
処理工程を利用してスクライブ領域３０Ｂに形成する。

ウェー７Ｘ処理工程中ではマスクパターンを転写する工
程（以後これをマスク工程と記す）が繰り返されるが、
通常は（特に高精度の位置合わせを必要とする場合）直
前工程で作成したアライメントマークを用いて位置合わ
せを行う。即ち、先ず第一のマスク工程で第一のアライ
メントマークをスクライブ領域３０Ｂの第一のアライメ
ント領域３１に形成する。第二のマスク工程では第一の
アライメントマークを用いて位置合わせを行い、この工
程で第二のアライメントマークを第二のアライメント領
域３２に形成する。第三のマスク工程では第二のアライ
メントマークを用いて位置合わせを行い、この工程で第
三のアライメントマークを第三のアライメント領域３３
に形成する。以下同様にし２てマスク工程を繰り返す。

従ってＮ回のマスク工程に対してＮ−１個のアライメン
ト領域を必要とする。更に複数機種の露光装置に対応出
来るよう仕様が異なる複数種のアライメントマークを準
備すると、更に多数のアライメント領域を要することに
なる。

このような問題に対処するため、使用済のアライメント
マークが形成されているアライメント領域を再利用しよ
うと言う提案があり、検討がなされている。以下、その
例を説明する。第４図はアライメント領域再利用の場合
の位置合わせの例を示す模式断面図である。ウェーハｌ
上には第一のアライメントマーク２が形成されている。

この第一のアライメントマーク２は使用後、成型なるエ
ツチング工程を経て変形しているが、段差が消滅するに
は至っていないため、平坦化を目的として誘電体膜３が
設けられている。この誘電体膜３は例えばチップ領域３
０Ａ（第３図参照）において層間絶縁膜を形成する工程
を利用して、ＣＶＤ法でＰＳＧを被着した後リフローす
ることにより得られる。この誘電体膜３上には第二のア
ライメントマーク４が設けられている。これらの上に形
成されているパターニング層５及びレジスト６はチップ
領域３０Ａ（第３図参照）において次のマスク工程でパ
ターニングするために被着したものである。このパター
ニング時の位置合わせには第二のアライメントマーク４
　（厳密には第二のアライメントマーク４によってパタ
ーニング層６に生じた段差）を利用する。マーク検出用
の光線は第一のアライメントマーク２を利用した位置合
わせの際と同様、上方からウェーハ１に対して垂直に照
射する（即ち入射角は０°）。図の７は顕微鏡光学系で
あり、Ｈｅ−Ｎｅレーサ光＃、（図示は省略）からのレ
ーザ光線をウェーハｌに照射すると共にウェーハ１から
の反射光を受ける。この反射光はレーザ光源に戻る途中
でハーフミラ−（図示は省略）により分岐されてマーク
検出器（図示は省略）に導かれる。

〔発明が解決しようとする課題〕

ところがこのように使用済のアライメントマークが形成
されているアライメント領域を再利用する際、パターニ
ング層が不透明でない場合は第一のアライメントマーク
に到達した光線の反射光を検出する可能性があるため、
このような膜構成の場合にはこの方法を適用することは
出来ず、適用出来るのはパターニング層が不透明膜の場
合に限られるという問題があった。

本発明は、このような問題を解決して、ウェーハ処理工
程においてウェーハ上のスクライブ領域へのアライメン
トマーク収容数を増大せしめることを可能とし、アライ
メントマーク形成用スペースの不足を解消し得る半導体
装置の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

この目的は、本発明によれば、基板１表面に選択的に設
けた凹凸からなるアライメントマーク２を誘電体膜３に
より埋没せしめる工程と、該誘電体膜３上にアライメン
トマーク４を新設する工程と、該誘電体膜３及びアライ
メントマーク４上に透光性材料からなるパターニング層
５を被着する工程とを有し、該アライメントマーク４検
出用の光線を前記基板ｌに対して斜めに照射することを
特徴とする半導体装置の製造方法とすることで、達成さ
れる。

〔作用〕

アライメントマーク検出用の光線をウェーハに対して斜
めに照射すると、その光は第二のアライメントマーク上
で散乱する他は、大部分は第二のアライメントマーク下
の誘電体膜の平滑な表面で反射し、第一のアライメント
マークに到達して反射する光量は微弱となり、アライメ
ントマークとして検出することはなくなる。第２図は入
射角度と反射率の関係の一例を示す図である。これは屈
折率が　１．０→１．５の場合の例であるが、入射角度
が００　（垂直照射）の場合の反射率が４％であるのに
対して入射角度が８５°の場合は約６０％は表面で反射
することになる。

〔実施例〕

本発明に基づく半導体装置の製造方法の一実施例を第１
図により説明する。第１図は本発明を説明するための模
式断面図であり、同図中、１はＳｉ基板、２は第一のア
ライメントマーク、３は誘電体膜、４は第二のアライメ
ントマーク、５はチップ領域３０Ａ（第３図参照）にお
いてパターンを形成しようとしているパターニング層、
６はパターニング層５をパターニングするためのレジス
ト、７は顕微鏡光学系である。

ウェーハ処理工程の複雑化を避けるため、スクライブ領
域におけるアライメントマークの形成はチップ領域のた
めのウェーハ処理工程を利用する。

多層配線のＳｉゲートＭＯ３集積回路のウェーハ処理工
程において第１図のようなアライメントマーク及び膜を
形成する方法の一例を説明する。先ずアライメントマー
ク２はフィールド酸化膜形成工程を利用する。即ちＳｉ
３Ｎ４膜をマスクとして不純物イオンを注入した後、酸
化処理することにより得られる。次に誘電体膜３は層間
絶縁膜形成工程を利用する。即ち、ＣＶＤ法でＰＳＧを
被着した後リフローすることにより得られる。次に第二
のアライメントマーク４は第−層配線パターン形成工程
を利用する。即ちスパッタリング法により被着したアル
ミをフォトエツチング法によりパターニングする。

このようにして得た第二のアライメントマーク４を、そ
の後これらの上にＣＶＤ法により被着されるＰＳＧの層
間絶縁膜（図ではパターニング層５）のパターニング時
に使用する。図の７は顕微鏡光学系であり、Ｈｅ−Ｎｅ
レーザ光源（図示は省略）からのレーザ光線をウェーハ
１に照射すると共にウェーハｌからの反射光を受ける。

この反射光はレーザ光源に戻る途中でハーフミラ−（図
示は省略）により分岐されてマーク検出器（図示は省略
）に導かれる。この顕微鏡光学系７はウェーハ１に対し
て乗置ではなく斜めに設置されており、従ってレーザビ
ームが斜めに照射されるため、主としてパターニング層
５の凸部５ａ及び第二のアライメントマーク４からの散
乱光がマーク検出器に導かれる。誘電体膜３に照射され
た光は大部分が表面で斜めに反射される。この場合の最
適照射角は膜構成その他により異なるため、顕微鏡光学
系７の取り付は角度を可変とし、レーザビームの照射角
度を適宜変える。その結果、不透明でないパターニング
層５のパターニング時の位置合わせにこの第二のアライ
メントマーク４を用いることが出来た。

本発明は以上の実施例に限定されることなく、更に種々
変形して実施出来る。例えば顕微鏡光学系はレーザビー
ム照射用と反射光受光用とに分けても良い。

〔発明の効果〕

以上説明したように、本発明によれば、ウェーハ処理工
程においてウエーノ＼上のスクライブ領域へのアライメ
ントマーク収容数を増大せしめることを可能とし、アラ
イメントマーク形成用スペースの不足を解消し得る半導
体装置の製造方法を提供することが出来、半導体装置製
造合理化に寄与するところが大である。

【図面の簡単な説明】

第１図は本発明を説明するための模式断面図、第２図は
入射角度と反射率との関係の一例を示す図、 第３図はウエーノ＼の一部を示す模式平面図、第４図は
アライメント領域の再利用の場合の位置合わせの例を示
す模式断面図、である。 図中、ｌは３１基板、 ２は第一のアライメントマーク、 ３は誘電体膜、 ４は第二のアライメントマーク、 ５はパターニング層、 ５ａは凸部、 ６はレジスト膜、 ７は顕微鏡光学系、 ３０Ａはチップ領域、 ３０Ｂはスクライブ領域、である。

Claims (1)

1. 【特許請求の範囲】 　基板（１）表面に選択的に設けた凹凸からなるアライ
   メントマーク（２）を誘電体膜（３）により埋没せしめ
   る工程と、 該誘電体膜（３）上にアライメントマーク（４）を新設
   する工程と、 該誘電体膜（３）及びアライメントマーク（４）上に透
   光性材料からなるパターニング層（５）を被着する工程
   とを有し、 該アライメントマーク（４）検出用の光線を前記基板（
   １）に対して斜めに照射することを特徴とする半導体装
   置の製造方法。