KR920006747B1 - 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 - Google Patents
중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 Download PDFInfo
- Publication number
- KR920006747B1 KR920006747B1 KR1019890017295A KR890017295A KR920006747B1 KR 920006747 B1 KR920006747 B1 KR 920006747B1 KR 1019890017295 A KR1019890017295 A KR 1019890017295A KR 890017295 A KR890017295 A KR 890017295A KR 920006747 B1 KR920006747 B1 KR 920006747B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- alignment mark
- alignment
- chip
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용 없음.
Description
제1도는 실리콘 웨이퍼 상에 칩 절단영역 및 얼라인 마크가 형성된 상태를 나타낸 도면.
제2도는 제1도의 얼라인 마크를 확대하여 나타낸 도면.
제3a도 내지 제3c도는 절단영역 상부에 얼라인 마크, 2차 패턴용 물질 및 포트레지스트 등이 형성된 상태를 나타낸 단면도.
제4a도는 2차 패턴용 물질 상부에 포트레지스트 층이 있을때 측정된 파형을 나타낸 도면.
제4b도는 2차 패턴용 물질 상부에 포트레지스트 층이 없을때 측정된 파형을 나타낸 도면.
제5도는 선택적인 노광을 하기 위한 마스크 블라인드의 상태를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 칩(Chip) 2 : 절단영역
3 : Wx 얼라인 마크 4 : LSAX 얼라인 마크
5 : Wθ얼라인 마크 6 : WY얼라인 마크
7 : LSAY 얼라인 마크 8 : 얼라인 마크
10 : 실리콘 기판 11 : 1차 패턴용 물질
12 : 포토레지스트 13 : 절연층
14 : 2차 패턴용 물질 15 : 포토레지스트
16 및 18 : 측정된 파형 17 : 얼라인 마크
본 발명은 고집적 반도체의 실리콘 웨이퍼 상부에 소정의 1차 패턴을 형성하고 그 상부에 2차 패턴을 정확하게 중첩시키는 공정에서 각 패턴 간의 중첩 정확도 향상을 위한 리소그라피(lithography)공정방법에 관한 것으로, 특히 2차 패턴 공정으로 2차 패턴 물질 및 포토레지스트를 웨이퍼 상부에 형성하는데 이때 선택적으로 소정부분 포로레지스트를 제거하여 중첩 정확도 향상을 위한 리소그라피 공정방법에 관한 것이다.
반도체 제조 공정 기술에서 웨이퍼 상부에 포토레지스트를 도포한 후 패턴을 형성하는 리소그라피 공정시, 기형성된 1차 패턴 상부에 설계 규칙에 의해 정확하게 중첩시키고자 할때 얼라인 마크를 필요로 하며 이 얼라인 마크는 통상 절단영역(Scribe lane)에 설계되어 여러단계의 공정을 거치면서 중요한 층에서 각각 한 조의 얼라인 마크가 형성된다.
이 얼라인 마크는 소자의 공정 순서에 입각하여 기관상부에 산화막, 폴리, 폴리사이드 또는 금속 층 등의 필름등으로 증착되어 있으며 상기 필름 상부에 포토레지스트를 형성하고 포트레지스트에 빛을 노광시켜 마스크 층을 형성하고, 이 공정 후 노출된 필름을 식각한 다음 포토레지스트를 제거하게 되면 반영구적인 얼라인 마크가 형성된다.
상기의 얼라인 마크를 이용하여 2차 패턴 형성 시공정 순서는 수은 램프에서 방출되는 빛(入=546nm)을 Wx, Wy 및 Wθ의 얼라인 마크 위에 조사하여 얻어지는 결과 신호에 의하여 먼저 회전오차를 기준 값 이내로 고정한 후에 He-Ne레이저에서 방출되는 빛(入=632.8nm)을 LSAX 및 LASY얼라인 마크에 조사하여 얻어지는 검출신호를 컴퓨터계산에 의해 척도(Scale), 이동(Shift), 회전(Rotation), 직교(Orthogonality)값을 통계처리하여 평균값을 얼라인 인자(Factor)로 사용 얼라인한 다음, 1차 패턴 상부에 2차패턴을 형성하도록 자외선을 노광하게 된다.
그러나, 문제는 얼라인 정확도를 저하시키는 인자가운데 포토레지스트에 의한 영향이 크다는 것이다. 즉, 제4a도에서 도시한 바와같이 스핀 방식에 의해 포토레지스트를 1차 패턴 상부에 도포 할 때 1차 패턴 표면에 따라 도포되는 형상이 비대칭성을 갖는 경우 신호가 찌그러지게 되며 또한 공기와 포토레지스트 간에 굴절율 (보텅 레지스트의 경우 n=1.64-1.66, CEM 레지스트의 경우 n=1.66 이상)의 차이로 인하여 신호가 실제 얼라인 마크로 부터 약간 이동된 상태에서 감지되어 신호 통계처리 시 오차 인자로 작용하며, 또한 레지스트에 의한 얼라인 신호 에너지 흡수 손실이 발생하여 신호대 잡음비가 감소하여 얼라인 정확도를 저하시키는 요인이 되고 있다.
즉, 제3a도 내지 제3c도에서 도시한 바와같이 종래의 기술에서는 칩의 액티브영역 상부에 1차 페턴을 형성할 때와 1차 패턴인 얼라인(17)마크를 절단영역(Scribe Lane)의 실리콘 기판(10)에 형성한 다음 2차 패턴을 형성하기 위하여, 상기 얼라인 마크(17)상부에 절연층(13)을 형성하고 그 상부에 2차 패턴용 물질(14)을 형성한다. 그리고 상기 2차 패턴용 물질(14)상부에 포토레지스트(15)을 도포한 후 얼라인 마크(17)에 빛을 조사하여 그 반사된 신호를 검출시켜서 2차 패턴용 마스크를 정확하게 중첩시켰다. 그러나, 상술한 바와같이 얼라인 마크의 위치를 검출하는 것은 도포된 포토레지스트를 통하여 얼라인 마크에 인가되고, 다시 포토레지스트를 통하여 반사된 신호를 컴퓨터에서 검출함으로서, 포토레지스트와 공기 굴절율 차이로 인한 실제 얼라인 마크가 있는 위치에서 어긋난 얼라인 마크의 좌표가 컴퓨터에 입력되어 중첩시킬 때 위치가 틀려지는 오차를 발생시키게 된다.
따라서, 본 발명은 종래 기술에서 발생되는 오차를 제거하기 위하여 2차 패턴 형성 전에 얼라인 마크 위에 도포되어 있는 레지스트를 선택적으로 제거시켜서 얼라인 마크의 좌표를 정확하게 검출하고 2차 패턴을정확하게 중첩시킬 수 있는 중첩 정확도 향상을 위한 리소그라피 공정 방법을 제공하는데 그 목적이 있다.
본 발명의 공정 방법에 의하면, 실리콘 기판 상에 1차 패턴용 물질을 형성하여 패턴 공정으로 칩에는 1차패턴을 그리고, 칩과 칩 사이의 절단영역 상에는 얼라인 마크를 형성하고 칩의 1차 패턴 상부에 2차 패턴을 중첩시키는 공정방법에서, 1차 패턴 및 얼라인 마크 상부에 2차 패턴용 물질을 형성하고 2차 패턴용 물질상부에 포토레지스트를 도포한 다음, 절단영역의 얼라인 마크 상부의 포토레지스트를 선택적으로 노광시켜 노광된 영역의 포토레지스트를 제거하고 빛을 조사시켜 얼라인 마크의 좌표를 검출하여, 그로 인하여 포토레지스트의 상태 및 공기와 굴절율 차이 및 비대칭적인 포토레지스트 도포특성으로 발생하는 오차를 제거하는 중첩 정확도 향상을 위한 리소그라피 공정방법을 특징으로 한다.
이하, 본 발명을 도면을 참고하여 상세히 설명하기로 한다.
제1도는 실리콘 웨이퍼 상부에 칩(Chip) (1)을 각각 형성한 것과 상기 칩(1)사이의 절단영역(2)에 Wx얼라인 마크(3), LSAX 얼라인 마크(4), Wy 얼라인 마크(6), LSAY 얼라인 마크(7) 및 Wθ 얼라인 마크(5)을 각각 형성한 것을 나타낸 도면이다.
제2도는 제1도의 Wx 얼라인 마크(3)를 확대하여 나타낸 도면으로서 다수의 사각형 얼라인 마크(8)가 형성됨을 알 수 있고 가장자리의 테두리 선(9)은 실제로 존재하는 선이 아님을 알 수 있다.
제3a도, 제3c도는 절단영역(2)의 실리콘 기판(10)상부에 1차 패턴용 물질(11)로 된 얼라인 마크(17)가 형성된 것과 그 상부에 2차 패턴용 물질(14) 및 포토레지스트(15)가 도포된 것을 나타낸 부분 단면도로서, 제3a도는 실리콘 기판(10) 상부에 제1차 패턴용 물질(11)을 도포하고 포토레지스트(12)를 일정부분 제거한 상태의 단면도이다.
제3b도는 상기 공정에 의해 포토레지스트(12)가 노출된 제1패턴용 울질(11)을 식각하고 남아있는 포토레지스트(12)를 제거하여 얼라인 마크(17)를 형성한 상태의 단면도이다.
제3c도는 상기 얼라인 마크(17)상에 2차 패턴용 물질(14)을 중첩시키기 위해 얼라인 마크(17) 및 실리콘기판(10) 상부에 절연층(13)을 형성하고, 그 상부에 2차 패턴용 물질(14)(폴리실리콘, 알루미늄 또는 금속등)을 전적으로 형성한 다음 그 상부에 포토레지스트(15)를 도포한 상태의 단면도로써, 칩에서 상기의 2차패턴용 물질(15)을 1차 패턴 상부에 정확하게 중첩시키도록 절단영역 상부에 형성된 얼라인 마크 위치를 정확하게 검출하기 위하여, 먼저 얼라인 마크(Wx,Wy 및 Wθ) 상부에 빛을 조사하여 회전에러를 기준 값 이내로 고정한 후 He-Ne레이저에서 방출되는 빛을 LSAX 및 LSAY의 마크에 조사시켜 이동, 회전, 직교의 값을 얼라인 인자로 사용처리한다. 그러나 종래에는 제3c도의 공정 후 포토레지스트(15)상부에서 빛을 조사시켜 그 반사된 신호에 의하여 얼라인 마크의 위치를 검출하였다.
제4a도는 종래의 기술을 나타내기 위한 단면도로써, 실리콘 기판(10)상부에 1차 패턴 공정에 의해 형성된 얼라인 마크(17), 절연층(13), 2차 패턴용 물질(14) 및 포토레지스트(15)가 2차 패턴용 물질(14) 상부에서 두께가 균일하게 도포되지 않은 경우, 또는 비대칭 구조에서 빛을 조사시켜 반사된 신호를 검출하게 되면 공기와 포토레지스트간의 굴절율 차이에 의해 도시된 바와같이 감지된 신호(16)가 찌그러지며 중앙 위치가 약간 이동되어 측정되는 것을 알 수 있다.
제4b도는 2차 패턴용 물질(14)상부에 포로레지스트(도시 안됨)를 본 발명의 공정방법에 의해 선택적으로 제거한 다음, 2차 패턴용 물질(14)상부에 빛을 조사시켜 반사된 신호를 검출한 바 중앙 위치가 정확하게 나타남을 알 수 있다.
제5도는 본 발명에 의해 선택적으로 포토레지스트를 제거하기 위하여, 스태퍼(Stepper)에 장착된 마스크 블라인드 시스템(Mask Blind System)(노광 시 불필요한 지역을 차단시키는 가리개)을 사용하여 LSAX 얼라인 마크(4) 및 LSAY 얼라인 마크(도시 안됨)지역만 노출되도록 한 도면이다.
구체적으로 살펴보면, 제5도의 마스크 블라인드(XL, XR, YB 및 YF)는 4 EA로 구성되어 한 개의 블라인드(예를 들면 XL)로 반대 방향의 끝(XR 위치)까지 완전히 가릴 수 있는 시스템으로 가림 위치는 소프트웨어(Software)상에 좌표로 입력시키도록 되어있다. 따라서 LSA 얼라인 마스크(4)가 있는 부위를 중심으로 네개의 각 블라인드(XL, XR, YB, YF)가 각각 움직여야 할 방향(±X, ±Y로 이는 좌표 위치 값 입력시 부호로서 결정된다) 및 좌표 값을 입력시키면 노광 전에 먼저 블라인드가 움직여서 얼라인 마크 부위만 입력 좌표 값에 따라 정확하게 오픈(Open)시키게 된다. 따라서, 얼라인 부위만 선택적으로 노광이 가능하게 된다.
제5도에서 보면 얼라인 마크(4)를 중심으로 하여 XL, XR, YB, LSA 얼라인 마크(4)가 가장 긴 거리를이동하고 YF는 조금 이동하여 LSAX 마크(4)부위만 오픈시키게 된다. 참고로 블라인드는 재질은 금속으로서 끝 부분의 직선성, 균일도(Smoothness)은 등이 중요시 되며 이동거리는 소프트웨어에 의해 조절되며, 아울러 얼라인 마크(4)도 이와같은 방식에 의해 진행된다. 여기에서 주지할 것은, 상기의 각 블라인드는 독립적으로 μm단위로 조절되며, 블라인드에 의한 최소 노광 면적은 50μm×50μm으로 LSA 얼라인 마크 면적은 최소 100μm×100μm이상 소요되기 때문에 오픈 블라인드 노광이 가능하며, LSA 얼라인 마크는 노광영역의 가장자리에 위치하기 때문에 각각의 블라인드는 한 방향에서 노광되는 면적의 중앙까지 조절되는 것이 아니고, 끝부분까지 완전하게 덮을 수 있는 기능을 가지고 있어서 선택적인 LSA 얼라인 마크의 노광이 가능하다. 따라서, 본 발명은 상기의 공정으로 LSAX 얼라인 마크 상부의 포토레지스트를 노광시켜서 현상처리하여 제거하면 제4b도에 도시한 바와같이 제2패턴용 물질이 노출되게 된다.
또한 포토레지스트를 선택적으로 노광시키고 웨이퍼 상부에 있는 노광되지 않은 포토레지스트를 현상액에 의해 담글 때 알카리 성분에 의해 불용해 층인 아조콤파운드를 수 백 Å정도 형성하여 현상 선택비를 개선한 방법(1989년 특허출원 제9361호, 발명의 총칭 : 포토레지스트 현상액 처리에 의한 현상 선택비를 개선한 마스크 패턴 형성방법)도 겸할 수 있다.
상술한 바와같이 LSA 얼라인 마크 상부의 포토레지스트를 선택적으로 제거시키는 본 발명에 의하면 얼라인 마크 상부에 포토레지스트가 존재할 때 발생하는 찌그러짐, 에너지 흡수손실, 신호대 잡음비의 감소등으로 얼라인 정확도가 떨어지는 문제점을 완전히 해결하여 16M DRAM이상의 소자 제조시 요구되는 패턴간의 정확한 중첩을 실시 할 수 있다. 또한 선택적인 노광 후 현상 공정에 의해 현상선택비를 개선 시킬수 있는 기술도 적용할 수 있어 반도체 소자의 신뢰도를 크게 향상시킬 수 있다.
Claims (2)
- 실리콘 기판상에 1차 패턴용 물질을 형성하여 패턴 공정으로 칩에는 1차 패턴을 그리고, 칩과 칩사이의 절단영역 상에는 얼라인 마크를 형성하고 칩의 1차 패턴상부에 2차 패턴을 중첩시키는 공정방법이 있어서, 1차 패턴 및 얼라인 마크 상부에 2차 패턴용 물질을 형성하고 2차 패턴용 물질 상부에 포토레지스트를 도포한 다음, 절단영역의 얼라인 마크 상부의 포토레지스트를 선택적으로 노광시켜 노광된 영역의 포토레지스트를 제거하고 빛을 조사시켜 얼라인 마크의 좌표를 검출하여, 그로 이하려 포토레지스터의 도포상태 및 공기와 굴절율 차이로 발생하는 오차를 제거하는 것을 특징으로 하는 중첩 정확도 향상을 위한 리소그라피 공정방법.
- 제1항에 있어서, 절단영역 상부의 얼라인 마크를 선택적으로 노광시키는 것은, 스태퍼(Stepper)에 장착된 마스크 블라인드(XL, XR, YB, YF)시스템을 사용하여 선택적으로 노공시키는 것을 특징으로 하는 중첩 정확도 향상을 위한 리소그라피 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890017295A KR920006747B1 (ko) | 1989-11-28 | 1989-11-28 | 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890017295A KR920006747B1 (ko) | 1989-11-28 | 1989-11-28 | 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010635A KR910010635A (ko) | 1991-06-29 |
| KR920006747B1 true KR920006747B1 (ko) | 1992-08-17 |
Family
ID=19292140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890017295A KR920006747B1 (ko) | 1989-11-28 | 1989-11-28 | 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920006747B1 (ko) |
-
1989
- 1989-11-28 KR KR1019890017295A patent/KR920006747B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010635A (ko) | 1991-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| US5128283A (en) | Method of forming mask alignment marks | |
| KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| KR920006747B1 (ko) | 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법 | |
| JPH0722179B2 (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
| JPH09127680A (ja) | 露光用マスク | |
| JPH0672766B2 (ja) | 位置検出装置 | |
| JPH03177013A (ja) | 半導体装置の製造方法 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 | |
| JPH10213896A (ja) | レチクル | |
| US20040105961A1 (en) | Intra-cell mask alignment for improved overlay | |
| KR100305399B1 (ko) | 중첩오차측정마크마스크및중첩오차측정마크형성방법 | |
| KR0147641B1 (ko) | 래티클 및 그를 이용한 얼라인 키 패턴 형성방법 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
| KR100352836B1 (ko) | 반도체 소자의 중첩 정밀도 측정 마크 | |
| KR100228767B1 (ko) | 중첩도 측정장비를 이용한 박막의 두께 측정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020716 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |