KR960011264B1 - 반도체 소자의 접촉창 형태 확인 방법 - Google Patents
반도체 소자의 접촉창 형태 확인 방법 Download PDFInfo
- Publication number
- KR960011264B1 KR960011264B1 KR1019930011391A KR930011391A KR960011264B1 KR 960011264 B1 KR960011264 B1 KR 960011264B1 KR 1019930011391 A KR1019930011391 A KR 1019930011391A KR 930011391 A KR930011391 A KR 930011391A KR 960011264 B1 KR960011264 B1 KR 960011264B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact window
- pattern
- contact hole
- wafer
- shape
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 포토마스크 구조를 나타낸 평면도.
제2도는 본 발명에 따른 1차 노광후 접촉창이 형성된 웨이퍼 평면도.
제3도는 본 발명에 따른 2차 노광후 접촉창 잘린 상태의 웨이퍼 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스크라이브 라인 2 : 보조패턴
3 : 웨이퍼 4 : 접촉창
4' : 확인용 접촉창.
본 발명은 반도체 제조용 웨이퍼를 비파괴적으로 검사하여 접촉창의 형태를 확인 할 수 있는 반도체 소자의 접촉창 형태 확인 방법에 관한 것이다.
감광막 및 노광기를 사용한 포토리소그래피(photolithography)공정 후 또는 상기 포토리소그래피 공정에 의해 형성된 감광막 마스크를 사용한 식각공정 후 접촉창 형성 상태를 확인하고자 하는 방법은 접촉창 배열부분을 정밀한 기계가 아닌 손으로 잘라서 확인하고자 하는 접촉창의 중앙 또는 필요한 부분이 잘릴때까지 시행착오를 범해가면서 샘플(sample)을 구한 다음에 접촉창의 형태와 크기를 확인 하였다.
그러나, 상기 설명과 같은 종래의 접촉창 형태 확인 방법은 웨이퍼를 파괴해야하며, 잘라야 할 부위를 정확히 자르지 못하여 접촉창 형태 확인을 정확히 할 수 없고 확인 하기까지의 시간이 너무 오래 걸리는 문제점이 있었다.
따라서 본 발명은 보조패턴이 형성된 포토마스크를 사용하여 두번에 걸친 노광공정을 수행 하므로써 접촉장을 잘라서 접촉창의 형태를 확인 할 수 있는 반도체 소자의 접촉창 형태 확인 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 안출된 본 발명은 반도체 소자의 접촉창 형태 확인 방법에 있어서, 스크라이브 라인 상에 소정의 형태를 갖는 보조패턴이 형성된 접촉창 포토마스크를 사용 접촉창 패턴을 1차 노광하는 제1단계, 상기 1차노광 후 웨이퍼를 노광기에서 언로딩 시키지 않고 노광기의 스테이지를 이용하여 상기 스크라이브 라인 상에 형성되어 있는 보조패턴을 상기 1차 노광한 접촉창 패턴에 중첩하여 노광 시키되 상기 1차 노광한 접촉창 패턴의 일부가 상기 보조패턴에 의해 노광되도록 하는 제2단계, 상기 웨이퍼를 현상하여 상기 보조패턴에 의해 일부 중첩되어 노광된 부위 즉, 잘린 형태의 접촉창 패턴을 형성하는 제3단계, 상기 잘린 형태의 접촉창 패턴을 측정장비를 사용하여 관찰하는 제4단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제1도 내지 제3도를 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명에 사용되는 포토마스크 구조를 나타낸 평면도로서, 접촉창 형성을 위한 포토마스크의 스크라이브 라인(scribeline)(1)상에 사각형 형태의 소정크기를 갖는 보조패턴(2)을 형성한 것이다.
제2도는 본 발명에 따른 1차 노광후 접촉창이 형성된 웨이퍼 평면도로서, 상기 제1도와 같은 포토마스크를 사용해서 1차 노광 공정을 수행하여 웨이퍼(3)에 접촉창(4)을 형성한 상태의 단면도이다.
이어서, 제3도는 본 발명에 따른 2차 노광후 접촉창이 잘린 상태의 웨이퍼 평면도로서, 상기 1차 노광 후 웨이퍼를 노광기에서 언로딩(unloading)시키지 않고 노광기의 스테이지(stage) 이동으로 상기 포토마스크의 보조패턴을 웨이퍼의 접촉창 배열에 중첩시켜 접촉창 배열의 중앙 또는 원하는 부위에 오도록 하여 상기 보조패턴만 노광시키는 2차 노광공정을 수행하므로써 원하는 부위가 잘린 형태의 확인용 접촉창(4')을 형성하여 SEM(scanning electron microscope)등을 사용해서 포토리소그래프 공정 후 또는 식각공정 후 접촉창의 형태를 쉽게 확인 할 수 있다.
이때, 2차 노광은 가림막을 이용하여 상기 보조패턴만 노광하게되며, 스테이지 이동은 0.1~0.15㎛의 정확도를 가지고 있으므로 확인하고자 하는 접촉창의 원하는 부위를 정확히 자르는 노광을 실시 할 수 있다.
또한, 보조패턴과 웨이퍼의 접촉창 배열의 중첩에 필요한 거리는 설계용 캐드(CA : computer aided design)에서 쉽게 구할 수 있다.
본 발명에 따른 포토마스크상에 형성된 보조패턴의 크기는 접촉창 두개 정도를 잘를 있도 가 10~20㎛, 세로 5~10㎛ 정도의 크기로 한다.
상기 설명과 같이 본 발명은 포토리소그래프 후 웨이퍼상의 여러개 다이중에서 필요한 다이 한곳만 2차노광을 실시하여 해당다이 하나만 불량인 상태로 다음 공정을 진행시키고, 식각 후에도 접촉창 형태를 확인한 후 이후의 공정을 진행 시킴으로써 웨이퍼의 손실없이 즉, 비파괴적으로 접촉창 형태를 확인하는 효과가 있다.
또한, 확인하고자 하는 접촉창의 정확한 확인이 가능하며, 2차 노광하여 접촉창을 자른 후 바로 측정장비 SEM등을 이용하여 접촉창의 평면도, 측면도, 단면도등을 확인 할 수 있어 시간이 절약되는 효과가 있다.
Claims (2)
- 반도체 소자의 접촉창 형태 확인 방법에 있어서, 스크라이브 라인 상에 소정의 형태를 갖는 보조패턴이 형성된 접촉창 포토마스크를 사용 접촉창 패턴을 1차 노광하는 제1단계, 상기 1차 노광 후 웨이퍼를 노광기에서 언로딩 시키지 않고 노광기의 스테이지를 이동하여 상기 스크라이브 라인 상에 형성되어 있는 보조패턴을 상기 1차 노광한 접촉창 패턴에 중첩하여 노광시키되 상기 1차 노광한 접촉창 패턴의 일부가 상기 보조패턴에 의해 노광되도록 하는 제2단계, 상기 웨이퍼를 현상하여 보조패턴에 의해 일부가 중첩되어 노광된 부위에 잘린 형태의 접촉창 패턴을 형성하는 제3단계, 상기 잘린 형태의 접촉창 패턴을 측정장비를 사용하여 관찰하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형태 확인 방법.
- 제1항에 있어서, 상기 제3단계와 제4단계 사이에 웨이퍼의 상층막을 마스크로 사용 식각공정을 실시하여 하층막이 잘린 형태 접촉창 패턴을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 접촉창 형태 확인 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930011391A KR960011264B1 (ko) | 1993-06-22 | 1993-06-22 | 반도체 소자의 접촉창 형태 확인 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930011391A KR960011264B1 (ko) | 1993-06-22 | 1993-06-22 | 반도체 소자의 접촉창 형태 확인 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001970A KR950001970A (ko) | 1995-01-04 |
KR960011264B1 true KR960011264B1 (ko) | 1996-08-21 |
Family
ID=19357799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930011391A KR960011264B1 (ko) | 1993-06-22 | 1993-06-22 | 반도체 소자의 접촉창 형태 확인 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960011264B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762234B1 (ko) * | 2005-12-13 | 2007-10-04 | 주식회사 하이닉스반도체 | 포토마스크 및 이를 이용한 노광방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100586549B1 (ko) * | 2004-12-02 | 2006-06-08 | 주식회사 하이닉스반도체 | 포토 마스크 및 이를 이용한 패턴 제조 방법 |
KR101671859B1 (ko) | 2014-11-11 | 2016-11-03 | 최경숙 | 차량용 리프트장치 |
-
1993
- 1993-06-22 KR KR1019930011391A patent/KR960011264B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762234B1 (ko) * | 2005-12-13 | 2007-10-04 | 주식회사 하이닉스반도체 | 포토마스크 및 이를 이용한 노광방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950001970A (ko) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
KR0156422B1 (ko) | 반도체장치 제조용 레티클 | |
EP1162507B1 (en) | Alignment method, overlay deviation inspection method and photomask | |
EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
KR100257167B1 (ko) | 반도체 소자의 제조방법 | |
US6357131B1 (en) | Overlay reliability monitor | |
US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
CN114296321A (zh) | 光刻拼接误差的检测方法、二维光栅的制造方法及掩模板 | |
JP2001209167A (ja) | フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法 | |
KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
JP2001305717A (ja) | 半導体集積回路用レチクル | |
JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
KR100271125B1 (ko) | 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 | |
KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
KR100283483B1 (ko) | 중첩도 측정용 타겟 제조 방법 | |
KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 | |
KR20010028305A (ko) | 위치정합 보정 방법 | |
JPS6232783B2 (ko) | ||
US7175951B1 (en) | Two mask in-situ overlay checking method | |
KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
KR960014964B1 (ko) | 반도체 장치의 제조 방법 | |
KR100780761B1 (ko) | 마스크 프로세스를 통한 위치 보정 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |