KR100197981B1 - 반도체소자의 마스크 정렬 측정방법 - Google Patents

반도체소자의 마스크 정렬 측정방법 Download PDF

Info

Publication number
KR100197981B1
KR100197981B1 KR1019950030485A KR19950030485A KR100197981B1 KR 100197981 B1 KR100197981 B1 KR 100197981B1 KR 1019950030485 A KR1019950030485 A KR 1019950030485A KR 19950030485 A KR19950030485 A KR 19950030485A KR 100197981 B1 KR100197981 B1 KR 100197981B1
Authority
KR
South Korea
Prior art keywords
measurement mark
mask alignment
semiconductor device
alignment
mark
Prior art date
Application number
KR1019950030485A
Other languages
English (en)
Other versions
KR970017940A (ko
Inventor
김대영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950030485A priority Critical patent/KR100197981B1/ko
Publication of KR970017940A publication Critical patent/KR970017940A/ko
Application granted granted Critical
Publication of KR100197981B1 publication Critical patent/KR100197981B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

본 발명은 반도체소자의 마스크 정렬 측정방법에 관한 것으로서, 블록에 대하여 사선 방향의 변을 갖는 마스크 정렬 측정마크를 형성하고, 마스크 공정 후, 상기 측정마크의 변간의 거리를 측정하여 두 마스크간의 X, Y축 방향은 물론 사선 방향 정렬 마스크 정렬을 측정하였으므로, 마스크 정렬 측정의 신뢰성이 향상되어 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있다.

Description

반도체소자의 마스크 정렬 측정방법
제1도는 종래 반도체소자의 마스크 정렬 측정마크의 평면도.
제2도는 제1도에서의 Ⅰ-Ⅰ에 따른 단면도.
제3도는 제1도의 측정마크들을 구비하는 반도체소자의 평면도.
제4도는 본 발명의 일실시예에 따른 반도체소자의 마스크 정렬 측정마크의 평면도.
제5도는 제4도에서의 선 Ⅰ-Ⅰ에 따른 단면도.
제6도는 제4도의 측정마크들이 형성되어있는 반도체소자의 평면도.
제7도는 본 발명의 다른 실시예에 따른 반도체소자의 마스크 정렬 측정마크의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마스크 정렬 측정마크 2 : 내측 측정마크
3 : 외측 측정마크 5 : 반도체기판
6 : 소자분리 산화막 7 : 감광막패턴
10 : 셀
a,b,c : 내·외측 측정마크의 마주보는 변간의 거리
본 발명은 반도체소자의 마스크 정렬 측정방법에 관한 것으로서, 특히 마스크 정렬 측정마크의 변이 셀에 대하여 사선 방향으로 위치하도록 형성하여, 사선 방향으로의 정렬 정밀도를 용이하게 측정하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 마스크 정렬 측정방법에 관한 것이다.
일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.
상기 마크를 정렬 키(alignment key) 혹은 정렬마크라 하며, 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용된다.
반도체소자의 제조 공정에 사용되는 스탭 앤 리비트(step and repeat) 방식의 노광 장비인 스테퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자의 불량이 발생된다.
상기와 같이 오정렬에 따른 중첩 정확도의 조정범위는 소자의 디자인 롤(disign rule)에 따르면, 통상 디자인 롤의 20∼30% 정도이다.
또한 반도체기판상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 마스크 정렬(overlay accuracy) 측정마크도 정렬마크와 동일한 방법으로 사용된다.
종래 정렬마크 및 마스크 정렬 측정마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line) 상에 형성되며, 상기 정렬마크를 이용한 오정렬 정도의 측정 방법으로는 버어니어(venier) 정렬마크를 이용한 시각 점검 방법과, 박스 인 박스(box in box) 나 바아 인 바아(bar in bar) 정렬 마크를 이용한 자동 점검 방법에 의해 측정한 후, 보상한다.
그러나 소자가 고집적화되어 감에 따라 칩의 한변이 약 15∼25㎜ 정도의 크기를 가지며, 수십번의 마스크 공정이 진행되므로 스크라이브 라인 상에 형성되는 오버레이 측정마크는 수차례의 후속공정이 계속진행됨에 따라 오버레이 측정마크 패턴의 윤곽이 흐려지거나 손상되어 측정시 부정확해질수 있다. 또한 많은 수의 노광마스크가 필요한 고집적도 반도체장치에서는 다수 층돌가능한 오버레이 정밀도를 측장할 필요가 있으므로, 다수개의 오버레이 측정 마크를 스크라이브 라인에 형성시켜 이를 측정에 사용한다. 이때 오버레이마크 크기는 70×70㎛2의 크기를 갖고 257M DRAM의 경우 30개 이상이 필요하다. 따라서 이들이 차지하는 면적이 커져 반도체 제조 공정시 필요로 하는 여러 가지 마크, 예를들어 LSA, FIA, EM 등을 스크라이브 라인에 형성할 수 없게 되거나, 오버레이 측정마크의 위치가 최외곽 모거리에 놓이지 않게되어 측정 정밀도를 떨어뜨리거나 공정수율을 감소시킨다.
제1도 내지 제3도는 종래 기술에 따른 반도체소자의 마스크 정렬 측정방법을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.
먼저, 제1도 및 제2도를 참조하면, 반도체기판(5)에서 스크라이브 라인으로 예정되어 있는 부분상에 각각 한변이 10 및 20㎛ 의 크기를 갖는 정사각 형상의 내측 및 외측 측정마크(2), (3)로 구성되는 마스크 정렬 측정마크(1)를 형성한다. 상기에서 외측 측정마크(3)는 소자분리산화막(6)으로 형성하였으며, 내측 측정마크(2)는 감광막패턴(7)을 형성하였다.
상기 내측 및 외측 측정마크(2), (3)는 각각 하나의 마스크에 해당되며, 상기 마크들에 일정 파장의 빛을 조사하여 반사되는 광을 광이미지 센서가 감지하여 측정장비에서 데이터를 분석하게 된다.
이때 X축 및 Y축간의 거리 a, b를 측정하여 a, b가 정해진 값보다 크면 + 방향으로 정렬이 어긋난 것이고, 정해진 값보다 작으면 -방향으로 어긋난 것을 알수 있다.
상기와 같은 종래 기술에 따른 반도체소자의 마스크 정렬 측정방법은 X, Y축 방향의 오정렬은 용이하게 측정할 수 있으나, 사선방향의 오정렬 정도는 측정하기가 어려우며, 실제 반도체 제조 공정에서는 X, Y축 방향의 오정렬 뿐만 아니라 사선 방향의 오정렬도 자주 발생되므로 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 박스-인-박스 마스크 정렬 측정마크를 셀블럭의 사선 방향으로 배치 형성하여 사선방향의 오정렬도를 용이하게 측정하여 향상시켜 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 반도체소자의 마스크 정렬 측정방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 마스크 정렬 측정방법의 특징은, 셀블럭과 사선 방향의 변을 갖도록 형성된 마스크 정렬 측정마크를 구비하여 사선방향의 오정렬도를 측정함에 있다.
이하, 본 발명에 따른 반도체소자의 마스크 정렬 측정방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제4도 내지 제7도는 본 발명의 일실시예에 따른 반도체소자의 마스크 정렬 측정방법을 설명하기위한 도면들로서, 서로 연관시켜 설명한다.
먼저, 반도체소자(5)에서 스크라이브 라인으로 예정되어 있는 부분상에 내측에 소자분리산화막(6)으로된 외측 측정마크(3)와 감광막패턴(7)으로된 내측 측정마크(2)로 구성되는 마스크 정렬 측정마크(1)를 형성하되, 제7도에 도시되어있는 바와 같이 셀(10)의 네 모서리 부분에 사선 방향으로 평행한 변을 갖는 마름모 형상으로 형성한다.
상기의 측정마크를 사용하여 내측 및 외측 측정마크(2), (3)간의 거리 a, b를 측정하면 두마스크간의 사선방향 정렬도를 측정할 수 있다.
제7도는 본 발명의 다른 실시예에 따른 반도체소자의 마스크 정렬 측정마크의 평면도이다.
먼저, 반도체기판(5)상에 소정의 패턴, 예를들어 소자분리 산화막으로된 정팔정형상의 외측 측정마크(3)를 형성하고, 그 내측에 노출되어있는 반도체기판(5)상에 소정의 패턴, 예를들어 게이트전극이 되는 다결정실리콘층 패턴으로된 내측 측정마크(2)를 형성한 후, 상기 측정마크간의 거리 a, b, c를 측정하여 X, Y축 방향은 물론 사선방향의 정렬도도 함께 측정할 수 있다.
상기에서 내측 측정마크는 외측 측정마크를 형성한 후에 형성되는 것으로서, 내·외측 측정마크는 소자분리 산화막이나 다결정실리콘층, 층간절연막 또는 금속층등으로 형성할 수도 있으며, 내측 측정마크는 감광막패턴으로 형성할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 마스크 정렬 측정방법은 셀블럭에 대하여 사선 방향의 변을 갖는 마스크 정렬 측정마크를 형성하고, 마스크 공정 후, 상기 측정마크의 변간의 거리를 측정하여 두 마스크간의 X, Y축 방향은 물론 사선 방향 정렬 마스크 정렬을 측정하였으므로, 마스크 정렬 측정의 신뢰성이 향상되어 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (5)

  1. 반도체소자의 스크라이브 라인으로 예정되어있는 부분상에 형성되는 내·외측 측정마크로 구성되는 마스크 정렬 측정마크를 이용한 반도체소자의 마스크 정렬 측정방법에 있어서, 상기 반도체소자의 셀 경계와 사선 방향의 변을 갖도록 형성된 마스크 정렬 측정마크를 구비하는 마스크 정렬 측정마크를 형성하는 공정과, 상기 마스크 정렬 측정마크의 나란한 변 사이의 거리를 측정하여 사선 방향의 오정렬도를 측정하는 반도체소자의 마스크 정렬 측정방법.
  2. 제1항에 있어서, 상기 마스크 정렬 측정마크를 마름모 형상으로 형성하는 것을 특징으로 하는 반도체소자의 마스크 정렬 측정방법.
  3. 제1항에 있어서, 상기 마스크 정렬 측정마크를 정팔각형상으로 형성하는 것을 특징으로 하는 반도체소자의 마스크 정렬 측정방법.
  4. 제1항에 있어서, 상기 외측 측정마크가 소자분리 산화막, 다결정실리콘층, 층간절연막 및 금속층으로 이루어지는 군에서의 임의로 선택되는 하나의 물질로 형성되는 것을 특징으로하는 반도체소자의 중첩정밀도 측정마크.
  5. 제1항에 있어서, 상기 내측 측정마크가 다결정실리콘층, 층간절연막, 금속층 및 감광막패턴으로 이루어지는 군에서의 임의로 선택되는 하나의 물질로 형성되는 것을 특징으로하는 반도체소자의 중첩정밀도 측정마크.
KR1019950030485A 1995-09-18 1995-09-18 반도체소자의 마스크 정렬 측정방법 KR100197981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030485A KR100197981B1 (ko) 1995-09-18 1995-09-18 반도체소자의 마스크 정렬 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030485A KR100197981B1 (ko) 1995-09-18 1995-09-18 반도체소자의 마스크 정렬 측정방법

Publications (2)

Publication Number Publication Date
KR970017940A KR970017940A (ko) 1997-04-30
KR100197981B1 true KR100197981B1 (ko) 1999-06-15

Family

ID=19427111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030485A KR100197981B1 (ko) 1995-09-18 1995-09-18 반도체소자의 마스크 정렬 측정방법

Country Status (1)

Country Link
KR (1) KR100197981B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868644B1 (ko) * 2007-07-24 2008-11-12 주식회사 동부하이텍 이미지센서 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868644B1 (ko) * 2007-07-24 2008-11-12 주식회사 동부하이텍 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
KR970017940A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
US5733690A (en) Reticle for fabricating semiconductor device
EP0466335B1 (en) Process of manufacturing semiconductor devices
KR960014963B1 (ko) 반도체 장치의 제조 방법
KR20010111048A (ko) 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크
US6083807A (en) Overlay measuring mark and its method
KR0145646B1 (ko) 측정 마크 패턴을 사용하는 반도체 장치의 제조방법
KR100257167B1 (ko) 반도체 소자의 제조방법
US6357131B1 (en) Overlay reliability monitor
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
KR20080005717A (ko) 반도체 소자의 정렬 키
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR20090076141A (ko) 정렬 오버레이 통합 마크
KR100217898B1 (ko) 포토마스크
KR960014961B1 (ko) 반도체 장치의 제조 방법
KR960011264B1 (ko) 반도체 소자의 접촉창 형태 확인 방법
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
KR20080061031A (ko) 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR0170892B1 (ko) 중첩도 측정마크 및 그 제조방법
KR20000003610A (ko) 반도체소자의 정렬마크 형성방법
KR960014964B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee