KR0170909B1 - 반도체 소자의 오버레이 검사방법 - Google Patents

반도체 소자의 오버레이 검사방법 Download PDF

Info

Publication number
KR0170909B1
KR0170909B1 KR1019950032088A KR19950032088A KR0170909B1 KR 0170909 B1 KR0170909 B1 KR 0170909B1 KR 1019950032088 A KR1019950032088 A KR 1019950032088A KR 19950032088 A KR19950032088 A KR 19950032088A KR 0170909 B1 KR0170909 B1 KR 0170909B1
Authority
KR
South Korea
Prior art keywords
overlay
mark
value
semiconductor device
inspection method
Prior art date
Application number
KR1019950032088A
Other languages
English (en)
Other versions
KR970018318A (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950032088A priority Critical patent/KR0170909B1/ko
Priority to TW085111662A priority patent/TW374219B/zh
Priority to US08/719,069 priority patent/US5766809A/en
Priority to JP8254850A priority patent/JP2987112B2/ja
Priority to GB9620268A priority patent/GB2305778B/en
Publication of KR970018318A publication Critical patent/KR970018318A/ko
Application granted granted Critical
Publication of KR0170909B1 publication Critical patent/KR0170909B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 소자의 오버레이 검사 방법에 관한 것으로서, 오버레이 측정 마크가 한쪽으로 기울어지는 경우 오버레이 보정을 위하여 광 차단막 패턴이 링형상의 노출 영역을 갖도록 형성된 노광 마스크를 사용하여 감광막 패턴으로된 내측 마크를 형성하되, 상기 내측 마크를 상기 외측 마크의 내측에 사각 기둥형상으로 형성되는 섬부분과, 상기 섬부분과는 소정의 폭 만큼 이격되어 전표면을 덮는 랜드 부분으로 형성하여 섬부분과 랜드 부분의 측정치를 평균하고 이 값을 외측 마크 측정치와 비교하여 오버레이 보상값을 구하였으므로, 오버레이 측정 마크가 기울어지게 형성되어도 간단하게 오버레이 측정값의 비정확도를 측정하여 보상할 수 있고, 장치나 공정 조건이 변화되어 오버레이 보정치가 변화되는 경우에도 한번의 오버레이 측정 공정으로 정확한 오버레이 보정값을 알 수 있으므로 오버레이 마진이 증가되어 반도체 소자의 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 오버레이 검사 방법
제1도는 종래 오버레이 측정 마크의 외측 마크 형성용 노광 마스크의 평면도.
제2도는 종래 오버레이 측정 마크의 내측 마크 형성용 노광 마스크의 평면도.
제3도는 제1도 및 제2도의 노광 마스크를 사용하여 오버레이 측정 마크가 형성된 반도체 웨이퍼의 레이 아웃도.
제4도는 종래 기술의 일실시예에 따라 오버레이 측정 마크가 형성된 반도체 웨이퍼의 단면도.
제5도는 종래 기술의 다른 실시예에 따라 오버레이 측정 마크가 형성된 반도체 웨이퍼의 단면도.
제6도는 제4도의 반도체 웨이퍼가 오버레이 측정장치에 각도 θ를 가지고 탑재된 상태의 단면도.
제7도는 종래 기술에 따른 TIS 방법을 설명하기 위한 개략도.
제8도는 본 발명의 일실시예에 따른 오버레이 측정 마크의 내측 마크를 형성하기 위한 노광 마스크의 평면도.
제9도는 제8도의 노광 마스크를 사용하여 오버레이 측정 마크가 형성되어있는 반도체 웨이퍼의 레이 아웃도.
제10도는 제9도에서의 선 I-I에 따른 단면도.
제11도는 본 발명의 다른 실시예에 따른 오버레이 측정 마크의 외측 마크를 형성하기 위한 노광 마스크의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 웨이퍼 2 : 외측 마크
3 : 내측 마크 5,8,15,18 : 노광 마스크
6 : 투명기판 7,9,17,19 : 광 차단막 패턴
10 : 링형 노광 영역 12 : 내측 마크의 섬부분
13 : 내측 마크의 랜드 부분 20 : 감광막
α : 내측 마크의 섬부분의 테두리변
β : 내측 마크의 랜드 부분의 테두리변
γ : 외측 마크의 테두리변
본 발명은 반도체 소자의 오버레이 검사 방법에 관한 것으로서, 특히 오버레이 측정 마크가 기울게 형성되거나 오버레이 측정시 반도체 웨이퍼가 기울어지는 경우 오버레이 측정 마크의 내측 마크나 외측 마크를 링 형상으로 형성하고, 상기 링의 위치를 오버레이 검사장치로 측정하고 평균하여 보상값을 구하여 오버레이 측정의 오류를 보상하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 오버레이 검사 방법에 관한 것이다.
일반적으로 고집적 반도체 소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.
상기 마크들은 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용되는 정렬 키(alignment key) 혹은 정렬마크와, 패턴간의 중첩 정밀도인 오버레이(overlay)를 측정하기 위한 오버레이 측정 마크가 있다.
반도체 소자의 제조 공정에 사용되는 스탭 앤 리비트(step and repeat) 방식의 노광 장비인 스테퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자에 불량이 발생된다.
상기와 같이 오정렬에 따른 중첩 정확도의 조정범위는 소자의 디자인 롤(disign rule)에 따르며, 통상 디자인 룰의 20∼30% 이내이다.
또한 반도체기판상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 중첩정밀도(overlay accuracy) 측정 마크 또는 오버레이 측정 마크도 정렬 마크와 동일한 방법으로 사용된다.
종래 정렬마크 및 오버레이 측정 마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line) 상에 형성되며, 상기 정렬마크를 이용한 오정렬 정도의 측정 방법으로는 버어니어(venier) 정렬마크를 이용한 시각 점검 방법과, 박스 인 박스(box in box)나 박스 인 바아(box in bar) 정렬 마크를 이용한 자동 점검 방법에 의해 측정한 후, 보상한다.
제1도 내지 제3도는 종래 기술에 따른 오버레이 측정 마크를 설명하기위한 도면들로서, 서로 연관시켜 설명한다.
먼저, 제3도에 도시되어있는 바와 같이, 반도체 웨이퍼(1)상에 오버레이 측정 마크용 피식각층을 도포하고, 상기 피식각층을 포지티브형 감광막 패턴을 마스크로 식각하여 사각 링 형상의 피식각층 패턴으로된 외측 마크(2)를 형성한다.
이때 상기 감광막 패턴은 제1도에 도시되어있는 바와 같이, 투명기판(6)상에 사각 링 형상의 광 차단막 패턴(7)이 형성되어있는 외측 마크용 노광 마스크(5)를 사용하여 노광하고 현상하여 형성한다.
그다음 상기 외측 마크(2) 내측의 반도체 웨이퍼(1)상에 포지티브형 감광막 패턴으로된 사각 기둥형상의 내측 마크(3)를 형성한다. 이때 상기 내측 마크용 감광막 패턴은 제2도에 도시되어있는 바와 같이, 투명기판(6)상에 사각 형상의 광 차단막 패턴(9)이 형성되어있는 내측 마크용 노광 마스크(8)를 사용하여 노광하고 현상하여 형성한다.
상기와 같은 방법으로 형성된 오버레이 측정 마크는 제4도에 도시되어있는 바와 같이, 수직한 측벽을 갖는 내측 마크(3)가 형성되어 있는 경우에는 오버레이 측정장치가 내측 마크(3)가 형성되어 있는 경우에는 오버레이 측정장치가 내측 마크(3)와 외측 마크(2)의 각변을 위치를 측정하여 중첩정밀도를 바로 알 수 있어 그 값을 보정할 수 있다.
그러나, 사입사 노광 공정의 경우 광이 사선방향으로 입사되므로 노광시의 공정 불안정에 의해 제5도에 도시되어있는 바와 같이, 내측 마크(3)가 기울어지게 형성된다.
또한 오버레이 측정 장비에 탑재된 반도체 웨이퍼(1)가 제6도에 도시되어 있는 바와 같이, 각도 θ만큼 기울어지게 탑재되는 경우도 발생된다.
여기서 상기 외측 마크(2)는 박막인 피식각층(2) 패턴으로 형성된 것으로서, 두께가 얇으므로 기울어짐에 의한 인식 위치의 변화폭이 매우 작으나, 상기 내측 마크(3)는 1μm 이상의 두께를 갖는 감광막 패턴으로 형성되므로 기울어짐에 의한 인식 위치 변화가 매우 크게 나타난다.
오버레이 측정장치는 광반사율차에 의해 패턴을 인식하므로, 제5도 및 제6도에 도시되어있는 경우에는 실제 형성하고자하는 크기가 상부나 하부 에지(3a,3b),(3c,3d) 부분임에도, 오버레이 측정장치는 내측 마크(3)의 위치를 좌측 상부에지(3a)와 우측 하부에지(3b)로 인식하게 되므로 δx만큼의 인식 오차가 발생된다.
상기와 같이 내측 마크가 기울어지게 형성되거나 반도체 웨이퍼가 기울어지게 탑재되는 경우 기울기에 의한 인식 오차를 보상하기 위하여 한번 오버레이 측정을 실시한 반도체 웨이퍼를 180。 회전시켜 탑재하고 다시 오버레이 측정을 실시하는 티.아이.에스(tool indused shift; TIS) 공정을 실시하게 된다.
제7도는 종래 TIS 공정을 설명하기위한 개략도이다.
먼저, 내측 마크(3)와 외측 마크(2)가 형성되어있는 반도체 웨이퍼(1)가 한방향으로 θ만큼 기울어지게 탑재되어 있는 경우 일차 오버레이 측정에서는 좌측 상부에지(3a)와 우측 하부에지(3b)로 인식하게 되므로 외측 마크(2)의 양측에지(2a),(2b)와의 차(3a-2a)와 (3b-2b)이 오정렬값으로 계산된다.
그러나 실제로는 오정렬값이 (3b-2a)와 (3d-2b)이므로 이를 보정하기 위하여 TIS를 실시한다.
그다음 상기 반도체 웨이퍼(1)를 180°회전시켜 로딩하고 오버레이 측정을 실시하면 (3c)와 (3d)를 인식하게되므로 (3a-2a)와 (3b-2b)를 얻어 오차 δx값인 (3a-3b) 값을 얻을 수 있다.
따라서 상기의 값을 오버레이 측정장치에 입력하고, 다른 반도체 웨이퍼의 오버레이 측정 작업시에 기준값을 보상한다.
상기와 같은 TIS공정은 오버레이 측정장비에서 발생될 수 있는 고유한 에러값을 사전에 보상하여 오버레이 측정의 정확도를 증가시킬 수 있다.
상기와 같은 종래 기술에 따른 반도체 소자의 오버레이 검사 방법은 TSI 공정에 의해 측정된 보정값을 후속 공정에서는 변경없이 계속적으로 사용하게 되는데, 장비의 변화나 반도체 웨이퍼의 상태 변화등에 의한 보정값을 얻기 위해서는 다시 TIS공정을 진행하여야 한다.
그러나 새로운 보정값을 얻기 위한 공정이 256M DRAM의 경우에는 수십번 정도의 오버레이 측정 공정을 실시하여야 하며, 한번의 오버레이 측정 작업 공정이 대략 1시간 정도가 소요되므로 전체적인 보정값을 얻기가 매우 어렵고, 시간이 많이 소요되어 오버레이 측정에 따른 공정 수율 및 소자 동작의 신뢰성이 감소되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기위한 것으로서, 본 발명의 목적은 오버레이 측정 마크의 내측 마크나 외측 마크를 소정의 간격을 갖는 링 형상으로 형성하여 한번의 오버레이 측정공정으로 감광막 패턴의 기울어짐이나 반도체 웨이퍼의 기울어짐에 의한 오버레이 측정 공정시의 보정값을 구하여 공정이 간단하고, 오버레이 측정 마진이 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 오버레이 검사 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 오버레이 검사 방법의 특징은, 반도체 웨이퍼상에 피식각층 패턴으로된 사각 링 형상의 외측 마크를 형성하는 공정과, 상기 외측 마크의 내측에 사각 형상으로 형성되는 섬부분과, 상기 섬부분과 소정 간격만큼 이격되어 전표면에 형성된 감광막 패턴으로 형성되는 랜드 부분을 갖는 부분으로 구성되는 내측 마크를 형성하되, 일측으로 기울어지게 형성하는 공정과, 상기 구조의 오버레이 측정 마크를 검사하여 상기 내측 마크의 섬부분에서의 하부 양측변으로 측정되는 값(12a,12d)과 랜드 부분에서의 하부 양측변으로 측정되는 값(13b,13c)를 구하여 평균값 (｜12a-13b｜+｜12a-13b｜)/2를 구하여 오버레이 측정장치의 측정치에서 이값 만큼 보정된 좌표를 내측 마크의 좌표값으로하여 오버레이 정렬을 실시하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체 소자의 오버레이 검사 방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제8도는 본 발명에 따른 반도체 소자의 오버레이 검사 방법을 설명하기위한 도면들로서, 서로 연관시켜 설명한다.
먼저, 제9도 및 제2도에 도시되어있는 바와 같이, 반도체 웨이퍼(1)상에 오버레이 측정 마크용 피식각층(도시되지 않음)을 도포하고, 상기 피식각층을 포지티브형 감광막 패턴을 마스크로 식각하여 사각 링 형상의 피식각층 패턴으로된 외측 마크(2)를 형성한다. 이때 상기 감광막 패턴은 제1도에 도시되어있는 외측 마크용 노광 마스크(5)를 사용하여 노광하고 현상하여 형성한다.
그다음 상기 반도체기판(1)의 전표면에 포지티브형 감광막(20)을 도포한 후, 제8도에 도시되어있는 내측 마크용 노광 마스크(15)를 사용하여 상기 감광막을 노광 현상하면, 제10도에 도시되어있는 감광막(20)패턴으로된 내측 마크(12,13)가 형성된다.
여기서 상기 내측 마크용 노광 마스크(15)는 투명기판(6)상에 예정된 폭, 예를들어 웨이퍼 상에서 0.05μm∼2μm의 폭(d)을 갖는 링 형상의 노광 영역(10)이 광 차단막 패턴(19)에 의해 정의되어 있으며, 상기 노광 영역(10)의 길이는 외측 마크(2)의 크기에 따라 조절하되 통상의 내측 마크의 크기인 3∼5μm 정도의 크기로 형성한다. 상기 폭(d)는 사용되는 축소 노광 장치의 광원의 파장(λ) 보다 1∼15배 정도 크게 형성한다.
상기의 내측 마크(12),(13)는 외측 마크(2)의 내측에 섬 형상으로 형성되는 섬부분(12)과 상기 섬부분(12)과는 일정 폭 만큼 이격되어 전표면에 도포되어있는 랜드 부분(13)으로 구성된다.
그후, 상기 구조의 반도체 웨이퍼(1)를 오버레이 측정장치에 탑재하여 오버레이를 측정하면, 외측 마크(2)의 양측변(2a,2b)은 정확하게 측정할 수 있으며, 상기 내측 마크(12,13)의 측벽은 일측으로 기울어져 있어 섬부분(12)에서는 상부에서 보이는 양측변인 (12a)과 (12d) 좌표가 검출되고, 랜드 부분(13)에서는 (13b)와 (13c) 부분이 검출된다.
따라서 검출되는 (13b)와 (12a)값의 평균값(IL)고, (13c)와 (12d) 값의 평균값(IR)을 새로운 내측 마크의 위치 좌표로 인식하여 이값을 기준으로 상기 외측 마크(2)와의 간격을 검사하여 오버레이를 보상하여 준다.
상기의 보상값 계산에 대하여 상세히 살펴보면 다음과 같다.
먼저, 제9도에 도시되어있는 내측 마크(12,13), 및 외측 마크(2)가 형성되어있는 상태에서 변γ의 이미지 위치 정보(X1,Y1)을 계산한 뒤, 차후 읽은 2개의 변 α,β의 위치 정보(X2,Y2)과 (X3,Y3)를 구한 후, (X2,Y2)및 (X3,Y3)의 평균치((X2+X3)/2, (Y2+Y3)/2))을 컴퓨터로 계산하고, (X1,Y1)과의 오정렬된 값(δx,δy)을 δx=(X2+X3)/2+X1및 δy=(Y2+Y3)/2-Y1으로 계산하여 오정렬 값을 계산한다.
상기에서는 내측 마크를 섬부분과 랜드 부분으로 형성하였으나, 내측 마크를 박막 패턴으로 형성하는 경우에는 제11도에 도시되어 있는 바와 같은 광 차단막 패턴(17)을 구비하는 노광 마스크(18)를 사용하여 외측 마크를 섬부분과 랜드 부분으로 형성할 수도 있다.
또한 상기 내측 마크를 네가티브 감광막으로 형성하는 경우에는 노광 마스크의 광 차단막 패턴이 링형상으로 형성되어 있어야 하며, 이때 웨이퍼 상에서 1μm 이상의 크기로 형성되도록 하여 감광막 패턴의 쓰러짐을 방지한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 오버레이 검사 방법은 오버레이 측정 마크가 한쪽으로 기울어지는 경우 오버레이 보정을 위하여 광 차단막 패턴이 링형상의 노출 영역을 갖도록 형성된 노광 마스크를 사용하여 감광막 패턴으로된 내측 마크를 형성하되, 상기 내측 마크를 상기 외측 마크의 내측에 사각 기둥형상으로 형성되는 섬부분과, 상기 섬부분과는 소정의 폭 만큼 이격되어 전표면을 덮는 랜드 부분으로 형성하여 섬부분과 랜드 부분의 측정치를 평균하고 이 값을 외측 마크 측정치와 비교하여 오버레이 보상값을 구하였으므로, 오버레이 측정 마크가 기울어지게 형성되어도 간단하게 오버레이 측정값의 비정확도를 측정하여 보상할 수 있고, 장치나 공정 조건이 변화되어 오버레이 보정치가 변화되는 경우에도 한번의 오버레이 측정 공정으로 정확한 오버레이 보정값을 알 수 있으므로 오버레이 마진이 증가되어 반도체 소자의 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 반도체 웨이퍼상에 피식각층 패턴으로된 사각 링 형상의 외측 마크를 형성하는 공정과, 상기 외측 마크의 내측에 사각 형상으로 형성되는 섬부분과, 상기 섬부분과 소정 간격 만큼 이격되어 전표면에 형성된 감광막 패턴으로 형성되는 랜드 부분을 갖는 부분으로 구성되는 내측 마크를 형성하되, 일측으로 기울어지게 형성하는 공정과, 상기 구조의 오버레이 측정 마크를 검사하여 상기 내측 마크의 섬부분에서의 하부 양측변으로 측정되는 값(12a,12d)과 랜드 부분에서의 하부 양측변으로 측정되는 값(13b,13c)를 구하여 평균값 (｜12a-13b｜+｜12d-13c｜)/2를 구하여 오버레이 측정장치의 측정치에서 이값 만큼 보정된 좌표를 내측 마크의 좌표값으로하여 오버레이 정렬을 실시하는 공정을 구비하는 반도체 소자의 오버레이 검사 방법.
  2. 제1항에 있어서, 상기 내측 마크의 섬부분과 랜드 부분의 간격이 0.05μm∼2μm인 것을 특징으로하는 반도체 소자의 오버레이 검사 방법.
  3. 제1항에 있어서, 상기 내측 마크의 섬부분과 랜드 부분의 간격이 사용되는 축소 노광장치의 광원의 파장(λ) 보다 1∼15배 크게 형성하는 것을 특징으로하는 반도체 소자의 오버레이 검사 방법.
  4. 제1항에 있어서, 상기 오버레이 측정 마크를 사용한 보정값 계산을 외측 마크의 이미지 위치 정보(X1,Y1)와, 내측 마크의 2개의 위치 정보(X2,Y2), (X3,Y3)를 구하고, (X2,Y2) 및 (X3,Y3)의 평균치((X2+X3)/2, (Y2+Y3)/2))을 계산하고, (X1,Y1)과의 오정렬된 값(δx,δy)을 δx=(X2+X3)/2-X1및 δy=(Y2+Y3)/2-Y1으로 계산하는 것을 특징으로하는 반도체 소자의 오버레이 검사 방법.
  5. 제1항에 있어서, 상기 내측 마크를 네가티브 감광막으로 형성하는 경우 감광막 패턴의 쓰러짐을 방지하기 위하여 상기 링부분을 1μm 이상의 크기로 형성하는 것을 특징으로하는 반도체 소자의 오버레이 검사 방법.
  6. 제1항에 있어서, 상기 내측 마크를 피식각층 패턴으로 형성하고, 외측 마크를 섬 부분과 랜드 부분으로 형성하는 것을 특징으로하는 반도체 소자의 오버레이 검사 방법.
KR1019950032088A 1995-09-27 1995-09-27 반도체 소자의 오버레이 검사방법 KR0170909B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950032088A KR0170909B1 (ko) 1995-09-27 1995-09-27 반도체 소자의 오버레이 검사방법
TW085111662A TW374219B (en) 1995-09-27 1996-09-24 Method for testing overlay occurring in a semiconductor device
US08/719,069 US5766809A (en) 1995-09-27 1996-09-24 Method for testing overlay in a semiconductor device utilizing inclined measuring mark
JP8254850A JP2987112B2 (ja) 1995-09-27 1996-09-26 半導体素子のオーバレイ検査方法
GB9620268A GB2305778B (en) 1995-09-27 1996-09-27 Method for testing overlay occurring in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032088A KR0170909B1 (ko) 1995-09-27 1995-09-27 반도체 소자의 오버레이 검사방법

Publications (2)

Publication Number Publication Date
KR970018318A KR970018318A (ko) 1997-04-30
KR0170909B1 true KR0170909B1 (ko) 1999-03-30

Family

ID=19427983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032088A KR0170909B1 (ko) 1995-09-27 1995-09-27 반도체 소자의 오버레이 검사방법

Country Status (5)

Country Link
US (1) US5766809A (ko)
JP (1) JP2987112B2 (ko)
KR (1) KR0170909B1 (ko)
GB (1) GB2305778B (ko)
TW (1) TW374219B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19652974A1 (de) * 1996-12-19 1998-06-25 Alsthom Cge Alcatel Verfahren zur Kontrolle der Genauigkeit beim mehrstufigen Ätzen
KR100268426B1 (ko) * 1998-05-07 2000-11-01 윤종용 반도체 장치의 제조 방법
JPH11329923A (ja) 1998-05-11 1999-11-30 Sony Corp 半導体装置の製造方法
US6330355B1 (en) 1999-04-01 2001-12-11 Taiwan Semiconductor Manufacturing Company Frame layout to monitor overlay performance of chip composed of multi-exposure images
KR100437823B1 (ko) * 2000-02-21 2004-06-26 주식회사 하이닉스반도체 정렬도 측정용 오버레이 패턴
US6484060B1 (en) 2000-03-24 2002-11-19 Micron Technology, Inc. Layout for measurement of overlay error
US6462818B1 (en) 2000-06-22 2002-10-08 Kla-Tencor Corporation Overlay alignment mark design
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
KR100811964B1 (ko) * 2000-09-28 2008-03-10 동경 엘렉트론 주식회사 레지스트 패턴 형성장치 및 그 방법
US6552790B1 (en) 2001-02-20 2003-04-22 Advanced Micro Devices, Inc. System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20040227944A1 (en) * 2003-02-28 2004-11-18 Nikon Corporation Mark position detection apparatus
US7075639B2 (en) * 2003-04-25 2006-07-11 Kla-Tencor Technologies Corporation Method and mark for metrology of phase errors on phase shift masks
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
US7608468B1 (en) 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7218399B2 (en) * 2004-01-21 2007-05-15 Nikon Corporation Method and apparatus for measuring optical overlay deviation
KR100577568B1 (ko) * 2004-10-07 2006-05-08 삼성전자주식회사 오버레이 측정방법 및 그에 사용되는 오버레이 마크
US7557921B1 (en) 2005-01-14 2009-07-07 Kla-Tencor Technologies Corporation Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
DE202010013237U1 (de) 2010-12-30 2011-05-26 Lian Li Industrial Co., Ltd. Kabelhalter
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
CN104777723B (zh) * 2015-04-20 2018-06-01 武汉新芯集成电路制造有限公司 套刻对准标记及套刻测量方法
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
DE102018130769B3 (de) 2018-12-04 2020-03-26 August Strecker GmbH & Co KG, Elektro-Schweißmaschinen-Fabrik Vorrichtung und Verfahren zum Stumpfschweißen von Werkstücken
US11152270B2 (en) * 2019-12-01 2021-10-19 Winbond Electronics Corp. Monitoring structure for critical dimension of lithography process
CN113257704B (zh) * 2021-06-17 2021-10-19 绍兴中芯集成电路制造股份有限公司 套刻精度的检测方法及其检测结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224123A (ja) * 1983-05-20 1984-12-17 Oki Electric Ind Co Ltd ウエハアライメントマ−ク
US5280437A (en) * 1991-06-28 1994-01-18 Digital Equipment Corporation Structure and method for direct calibration of registration measurement systems to actual semiconductor wafer process topography
US5438413A (en) * 1993-03-03 1995-08-01 Kla Instruments Corporation Process for measuring overlay misregistration during semiconductor wafer fabrication
KR960014963B1 (ko) * 1993-10-15 1996-10-23 현대전자산업 주식회사 반도체 장치의 제조 방법
KR970010666B1 (ko) * 1993-12-27 1997-06-30 현대전자산업 주식회사 반도체 소자의 패턴 중첩오차 측정방법

Also Published As

Publication number Publication date
KR970018318A (ko) 1997-04-30
JP2987112B2 (ja) 1999-12-06
GB9620268D0 (en) 1996-11-13
TW374219B (en) 1999-11-11
JPH09148243A (ja) 1997-06-06
US5766809A (en) 1998-06-16
GB2305778B (en) 2000-06-14
GB2305778A (en) 1997-04-16

Similar Documents

Publication Publication Date Title
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
KR100255399B1 (ko) 겹침정밀도 측정기의 측정조건의 최적화방법 및 얼라인먼트마크 형상 또는 노광장치에 있어서의 얼라인먼트마크 측정방식의 최적화방법
KR100303743B1 (ko) 노광 방법
US5451479A (en) Method of forming a pattern of a multilayer type semiconductor device
JP2754609B2 (ja) 半導体装置の製造方法
US5868560A (en) Reticle, pattern transferred thereby, and correction method
US6083807A (en) Overlay measuring mark and its method
KR960014963B1 (ko) 반도체 장치의 제조 방법
US5668042A (en) Method for aligning micro patterns of a semiconductor device
US6357131B1 (en) Overlay reliability monitor
JPH07153673A (ja) 半導体装置の製造方法および測定マークパターン
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
US6301798B1 (en) Method of measuring misalignment
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
JPH06324475A (ja) レチクル
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
JP3196721B2 (ja) 半導体装置の製造方法と測定装置
JPH1089921A (ja) アライメント測定誤差補正方法および半導体装置の製造方法
KR960014961B1 (ko) 반도체 장치의 제조 방법
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
KR100408722B1 (ko) 스탭퍼 정렬마크
KR20080061031A (ko) 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope
KR960014964B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee