KR100687398B1 - 반도체 장치의 오버레이 측정 방법 - Google Patents

반도체 장치의 오버레이 측정 방법 Download PDF

Info

Publication number
KR100687398B1
KR100687398B1 KR1020050039861A KR20050039861A KR100687398B1 KR 100687398 B1 KR100687398 B1 KR 100687398B1 KR 1020050039861 A KR1020050039861 A KR 1020050039861A KR 20050039861 A KR20050039861 A KR 20050039861A KR 100687398 B1 KR100687398 B1 KR 100687398B1
Authority
KR
South Korea
Prior art keywords
overlay
pattern
semiconductor substrate
gray level
vernier
Prior art date
Application number
KR1020050039861A
Other languages
English (en)
Other versions
KR20060117094A (ko
Inventor
정진희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050039861A priority Critical patent/KR100687398B1/ko
Publication of KR20060117094A publication Critical patent/KR20060117094A/ko
Application granted granted Critical
Publication of KR100687398B1 publication Critical patent/KR100687398B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 장치의 오버레이 측정 방법에 관한 것으로, 반도체 제조 공정 중 반도체 기판의 패턴을 그레이 레벨로 표시하는 패턴 검사 장비로 이미지화 하여 반도체 장치의 오버레이 측정 방법이 개시된다.
오버레이, 그레이 레벨, KLA

Description

반도체 장치의 오버레이 측정 방법{Method for measuring overlay of semiconductor device}
도 1은 종래의 오버레이 측정 방법에 사용되는 오버레이 키의 레이아웃도이다.
도 2a 내지 도 2b는 본 발명에 따른 오버레이 측정 방법을 설명하기 위한 소자의 단면도와 그레이 레벨의 이미지도이다.
<도면의 주요 부분에 대한 설명>
11 : 모 버니어 12 : 자 버니어
100 : 반도체 기판 101 : 소자 분리막
102 : 터널 산화막 103 : 폴리 실리콘막
104 : 포토레지스트 패턴
본 발명은 반도체 장치의 오버레이 측정 방법에 관한 것으로, 특히 반도체 제조 공정 중 반도체 기판의 패턴을 그레이 레벨로 표시하는 패턴 검사 장비로 이미지화 하여 반도체 장치의 오버레이 측정 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 웨이퍼 상에 형성되는 패턴들의 밀도가 조밀해지고 있는데, 특히 메모리 소자에서는 셀 영역의 패턴 밀도가 주변 영역에 비하여 패턴 밀도가 매우 높다. 한편, 셀 영역이나 주변 영역에 형성되는 소자들은 박막 증착 공정 및 박막 패터닝 공정을 여러번 반복 수행하여 제조된다.
이러한 박막 패턴 형성 공정 즉, 사진 식각 공정에서 가장 중요한 요소 중의 하나는 이전 스텝에서 웨이퍼 상에 이미 형성된 박막과 현재 스텝에서 새로이 패터닝될 박막간의 오버레이 정도이다. 이러한 웨이퍼 상에 이미 형성된 박막과 새로이 패터닝될 박막간의 오버레이 정도를 측정하기 위하여 오버레이 키가 사용된다.
도 1은 종래의 오버레이 키를 도시한 것으로서, 모 버니어(11)와 자 버니어(12)를 포함하여 구성된다. 이러한 모 버니어(11)와 자 버니어(12)의 거리를 측정함으로서 이전 스텝에서 웨이퍼 상에 이미 형성된 박막과 현재 스텝에서 형성될 박막간의 오버레이 정도를 측정하게 된다. 이와 같은 오버레이 키는 웨이퍼의 스크라이브 영역에 형성된다. 오버레이 키는 10~20㎛ 정도의 크기로 형성되는데, 현재 오버레이 정밀도는 0.02㎛ 이내로 조절이 요구되는 상황이므로 약간의 오버레이 버니어의 어택(attack)은 심각한 미스어라인(misalign)을 유발할 수 있다. 또한 오버레이 버니어는 웨이퍼의 스크라이브 영역에 형성이 되므로 실제 셀 영역에서의 오버레이 정도를 완벽하게 반영하지 못하는 경우가 존재하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 제조 공정 중 반도체 기판의 패턴을 그레이 레벨로 표시하는 패턴 검사 장비로 이미지화 하여 반도체 장치의 정렬 오차를 측정하는 것이다.
본 발명에 따른 반도체 장치의 오버레이 측정 방법은 반도체 기판 상에 제 1 패턴으로 형성된 하부층과, 상기 하부층을 포함한 전체 구조상에 형성된 상부층과, 상기 상부층 상에 제 2 패턴으로 형성된 마스크를 포함한 반도체 기판이 제공되는 단계와, 상기 마스크의 패턴과 상기 상부층과 상기 하부층의 중첩 구조를 그레이 레벨로 나타내는 패턴 검사 장비로 상기 반도체 기판을 측정하는 단계, 및 측정된 상기 그레이 레벨을 이용하여 정렬 오차를 구하고, 상기 정렬 오차에 따라 상기 마스크를 재정렬 하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a와 도 2b는 본 발명에 따른 반도체 장치의 오버레이 측정 방법을 설명 하기 위한 소자의 단면도와 그레이 레벨 이미지도이다. 도 2a와 도 2b를 참조하여 본 발명에 따른 반도체 장치의 오버레이 측정 방법을 설명하면 다음과 같다.
도 2a를 참조하면, 반도체 기판(100) 상에 소자 분리막(101)과 터널 산화막(102)이 형성되고, 소자 분리막(101)과 터널 산화막(102)을 포함한 반도체 기판(100)의 전체 구조 상에 폴리 실리콘막(103)이 형성된다. 이 후, 폴리 실리콘막(103)을 선택적으로 식각하기 위하여 폴리 실리콘막(103)을 포함한 반도체 기판(100)의 전체 구조상에 포토레지스트 패턴(104)이 형성된다.
상기에서는 낸드 플래시 메모리 소자의 제조 공정에서 오버레이 측정 방법을 예로써 제시하고 있으며, 이경우 하부층이 소자 분리막(101)이 되고 상부층이 폴리 실리콘막(103)이 된다. 소자 분리막(101), 터널 산화막(102), 폴리 실리콘막(103), 및 포토레지스트 패턴(104)이 형성된 반도체 기판(100)의 표면을 반도체 기판(100)에 형성된 패턴들의 물질이나 두께, 이들의 중첩 상태를 그레이 레벨로 표시하는 스캐닝 장비로 스캐닝(scaning)한다. 그러면, 반도체 기판(100) 상에 형성된 막들의 정렬 상태를 한눈에 확인할 수 있다. 이러한 스캐닝 장비로써 결함 검출 장치(Defect inspection device) 장비가 사용될 수 있다. 이러한 스캐닝 장치는 렌즈가 구비되는 광학장치를 이용하여 광을 반도체 웨이퍼에 조사하고 반사되는 반사광을 신호감지부에서 검출한 다음, 검출된 신호를 이용하여 웨이퍼 상에 구현된 패턴 상태를 그레이 레벨로 나타내는 시스템이다. KLA 장비는 그레이 레벨을 0~255의 밝기 차이로 나타낼 수 있으며 TSK 장비는 그레이 레벨을 0~455의 밝기 차이로 나타낼수 있다.
도시된 바와 같이, 이미지도에서 그레이 레벨 B(Gray Level B)가 나타내는 부분은 반도체 소자에서 소자 분리막(101)과 포토레지스트 패턴(104)이 중첩되어 있는 영역이다. 도 2a를 참조하면, 포토레지스트 패턴(104)이 오차 없이 정렬되어 있는 경우 그레이 레벨 B 영역의 크기 즉, a와 b의 크기가 같게 나타난다.
도 2b는 정렬 오차를 가지는 소자의 단면도와 그것의 그레이 레벨 이미지도이다. 반도체 제조 공정에서 마스크의 오정렬로 인하여 포토레지스트 패턴(104)이 미스어라인되었을 시, 그레이 레벨 B로 나타나는 영역의 크기 즉, c와 d의 크기가 다르게 나타낸다. c의 크기가 d의 크기보다 크게 나타날 경우, 포토레지스트 패턴(104)이 c영역으로 치우쳐 형성된 것을 나타낸다. 또한 d의 크기가 c의 크기보다 크게 나타날 경우, 포토레지스트 패턴(104)이 d영역으로 치우쳐 형성된 것을 나타낸다. 이와 같이 그레이 레벨의 크기(c 및 d)를 측정하여 보정치 값을 계산한다.
정렬 오차가 발생한 경우 포토레지스트 패턴(104)을 스트립한 후, 계산된 보정치 만큼 노광 장비를 보정하여 리워크(rework)한다.
상기의 공정이 진행되는 동안에도 스크라이브 영역에 오버레이 키를 함께 형성하여 모 버니어와 자 버니어에 의한 오버레이 측정 방법과 병행하여 실시할 수 있다.
상기에서 설명한 본 발명의 기술적 사상이 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
따라서 본 발명에 따르면, 포토 레지스트 패턴을 형성후 웨이퍼의 패턴을 그레이 레벨로 표시하는 장치로 이미지화 하여 반도체 장치의 오버레이를 측정할 수 있어 정밀한 정렬도를 측정할 수 있고, 실제 셀 영역을 측정할수 있어 정렬도 오차를 감소시킬 수 있다.

Claims (3)

  1. 반도체 기판 상에 제 1 패턴으로 형성된 하부층과, 상기 하부층을 포함한 전체 구조상에 형성된 상부층과, 상기 상부층 상에 제 2 패턴으로 형성된 마스크를 포함한 반도체 기판이 제공되는 단계;
    상기 마스크의 패턴과 상기 상부층과 상기 하부층의 중첩 구조를 그레이 레벨로 나타내는 패턴 검사 장비로 상기 반도체 기판을 측정하는 단계; 및
    측정된 상기 그레이 레벨을 이용하여 정렬 오차를 구하고, 상기 정렬 오차에 따라 상기 마스크를 재정렬 하는 단계로 이루어지는 반도체 장치의 오버레이 측정 방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판의 스크라이브 영역에 모 버니어와 자 버니어가 형성되어 있고, 상기 모 버니어와 상기 자 버니어를 이용한 정렬 오차 측정 방법을 병행하여 사용하는 것을 더 포함하는 반도체 장치의 오버레이 측정 방법.
  3. 제 1 항에 있어서,
    상기 패턴 검사 장비는 상기 반도체 기판 상에 형성되어 있는 상기 하부층과 상기 상부층 및 상기 마스크의 구조, 물질, 및 높이의 차이를 각각의 상기 그레이 레벨로 나타내는 반도체 장치의 오버레이 측정 방법.
KR1020050039861A 2005-05-12 2005-05-12 반도체 장치의 오버레이 측정 방법 KR100687398B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050039861A KR100687398B1 (ko) 2005-05-12 2005-05-12 반도체 장치의 오버레이 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050039861A KR100687398B1 (ko) 2005-05-12 2005-05-12 반도체 장치의 오버레이 측정 방법

Publications (2)

Publication Number Publication Date
KR20060117094A KR20060117094A (ko) 2006-11-16
KR100687398B1 true KR100687398B1 (ko) 2007-02-26

Family

ID=37704758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039861A KR100687398B1 (ko) 2005-05-12 2005-05-12 반도체 장치의 오버레이 측정 방법

Country Status (1)

Country Link
KR (1) KR100687398B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142543A (ja) * 1993-06-30 1995-06-02 Sony Corp 重ね合わせ精度測定用バーニア構造及び重ね合わせ精度測定方法
KR19990055139A (ko) * 1997-12-27 1999-07-15 김영환 마스크 얼라인 키 보호를 위한 반도체 장치 제조 방법
JP2000331924A (ja) * 1999-05-25 2000-11-30 Sumitomo Heavy Ind Ltd 露光装置におけるマスクあるいはウエハのレベリング用計測方法及び計測制御装置
KR20020018479A (ko) * 2000-09-02 2002-03-08 윤종용 반도체 공정의 정렬 확인 방법
KR20040045331A (ko) * 2002-11-21 2004-06-01 가부시키가이샤 히다치 고쿠사이 덴키 패턴검출방법 및 패턴검출장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142543A (ja) * 1993-06-30 1995-06-02 Sony Corp 重ね合わせ精度測定用バーニア構造及び重ね合わせ精度測定方法
KR19990055139A (ko) * 1997-12-27 1999-07-15 김영환 마스크 얼라인 키 보호를 위한 반도체 장치 제조 방법
JP2000331924A (ja) * 1999-05-25 2000-11-30 Sumitomo Heavy Ind Ltd 露光装置におけるマスクあるいはウエハのレベリング用計測方法及び計測制御装置
KR20020018479A (ko) * 2000-09-02 2002-03-08 윤종용 반도체 공정의 정렬 확인 방법
KR20040045331A (ko) * 2002-11-21 2004-06-01 가부시키가이샤 히다치 고쿠사이 덴키 패턴검출방법 및 패턴검출장치

Also Published As

Publication number Publication date
KR20060117094A (ko) 2006-11-16

Similar Documents

Publication Publication Date Title
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
JP5353230B2 (ja) フォトマスクのパタン位置補正方法および位置補正されたフォトマスク
US7160654B2 (en) Method of the adjustable matching map system in lithography
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
JP2009231766A (ja) マーク形成方法
US20050168740A1 (en) Method of evaluating reticle pattern overlay registration
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
JP3196721B2 (ja) 半導体装置の製造方法と測定装置
CN117111398B (zh) 光罩制程偏差的监控方法及监控系统
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR100769148B1 (ko) 패턴크기 모니터링을 동시에 수행하기 위한 오버레이 마크 및 그 이용방법
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR100262667B1 (ko) 반도체장치제조방법
KR20090106902A (ko) 블랭크마스크 및 이를 이용한 포토마스크 제조방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
JP2007184345A (ja) 半導体装置及びその製造方法、合わせ検査マーク
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
CN113900350A (zh) 掩膜版、光刻系统以及半导体器件的制作方法
KR20060019761A (ko) 오버레이 패턴 및 그 형성 방법
KR20070093186A (ko) 오버레이 계측방법
KR20060038617A (ko) 불량패턴 검출을 위한 테스트 패턴 및 그를 이용한불량패턴 검출 방법
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
KR20000075062A (ko) 반도체 소자의 노광장비용 정렬 마크

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee