CN113900350A - 掩膜版、光刻系统以及半导体器件的制作方法 - Google Patents
掩膜版、光刻系统以及半导体器件的制作方法 Download PDFInfo
- Publication number
- CN113900350A CN113900350A CN202111067882.XA CN202111067882A CN113900350A CN 113900350 A CN113900350 A CN 113900350A CN 202111067882 A CN202111067882 A CN 202111067882A CN 113900350 A CN113900350 A CN 113900350A
- Authority
- CN
- China
- Prior art keywords
- pattern
- sub
- semiconductor structure
- mark
- mark pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本公开实施例公开了一种掩膜版、光刻系统以及半导体器件的制作方法。所述掩膜版包括:器件图案,用于在曝光时显影至覆盖半导体结构的光刻胶中;标记图案,用于监测所述器件图案与设计版图之间的偏差,包括:第一子标记图案,用于在所述曝光时显影至覆盖所述半导体结构的所述光刻胶中;其中,所述第一子标记图案与所述器件图案相同;和/或,第二子标记图案,用于在所述曝光时在覆盖所述半导体结构的所述光刻胶中不成像。
Description
技术领域
本公开实施例涉及半导体器件的制造领域,尤其涉及一种掩膜版、光刻系统以及半导体器件的制作方法。
背景技术
掩膜版是光刻工艺中所使用的图形母版,用于将设计版图转移至半导体结构上,以形成半导体器件。在掩膜版的制作过程中,为了监测掩膜版上的器件图案和设计版图之间的偏差,通常需要在掩膜版上另外增加一些规则的图形,作为对位标记(RegistrationMark)来实现这一功能。
在掩膜版制作完成后,掩膜台(Mask Shop)通过测量可获取该对位标记的中心坐标,根据该中心坐标可确定器件图案的实际坐标,并将器件图案的实际坐标与设计版图的理论坐标进行对比计算,即可得到器件图案和设计版图之间的偏差。然而,利用该掩膜版执行光刻工艺时,增加了在半导体结构中形成缺陷的风险,导致最终形成的半导体器件的良率降低。
发明内容
有鉴于此,本公开实施例提供一种掩膜版、光刻系统以及半导体器件的制作方法。
根据本公开实施例的第一方面,提供一种掩膜版,包括:
器件图案,用于在曝光时显影至覆盖半导体结构的光刻胶中;
标记图案,用于监测所述器件图案与设计版图之间的偏差,包括:
第一子标记图案,用于在所述曝光时显影至覆盖所述半导体结构的所述光刻胶中;其中,所述第一子标记图案与所述器件图案相同;
和/或,
第二子标记图案,用于在所述曝光时在覆盖所述半导体结构的所述光刻胶中不成像。
在一些实施例中,所述第一子标记图案与所述器件图案相同,包括:
所述第一子标记图案的特征尺寸与所述器件图案的特征尺寸相同。
在一些实施例中,在所述器件图案透光时,所述标记图案透光;
或,
在所述器件图案不透光时,所述标记图案不透光。
在一些实施例中,所述第二子标记图案的特征尺寸小于250nm。
在一些实施例中,所述器件图案的形状包括:圆形或矩形;
所述第二子标记图案的形状包括:十字型或L型。
在一些实施例中,所述掩膜版还包括:中心区域和围绕所述中心区域的边缘区域;
所述器件图案位于所述中心区域;所述标记图案位于所述边缘区域。
在一些实施例中,所述掩膜版的组成材料包括:铬和玻璃。
根据本公开实施例的第二方面,提供一种光刻系统,包括:
上述任一实施例中的掩膜版;
光刻设备;
其中,所述器件图案用于通过所述光刻设备显影至覆盖所述半导体结构的所述光刻胶中;
所述第一子标记图案的特征尺寸大于或等于所述光刻设备的分辨率;
所述第二子标记图案的特征尺寸小于所述光刻设备的分辨率。
在一些实施例中,所述光刻设备包括:I线光刻机、KrF光刻机、ArF光刻机或浸没式ArF光刻机。
根据本公开实施例的第三方面,提供一种半导体器件的制作方法,所述半导体器件应用上述任一实施例中的掩膜版制作而成,包括:
形成覆盖半导体结构的光刻胶层;
对准所述器件图案和所述半导体结构上用于形成器件的区域;
对准所述标记图案和所述半导体结构上用于形成标记的区域;
执行曝光处理,将所述器件图案和所述第一子标记图案显影至覆盖半导体结构的光刻胶中,以形成图案化的光刻胶层。
本公开实施例中,通过在掩膜版中设置第一子标记图案,掩膜版中的第一子标记图案不仅可用作对位标记,以监测器件图案与设计版图之间的偏差,而且由于第一子标记图案在曝光时显影至覆盖半导体结构的光刻胶中,可在半导体结构中形成相应地量测结构,由于第一子标记图案与器件图案相同,利用第一子标记图案所形成的量测结构,可反映半导体结构中所形成的功能结构中的缺陷,有利于减小对半导体中功能结构的破坏。和/或,在掩膜版中设置第二子标记图案,由于掩膜版中的第二子标记图案在曝光时在覆盖半导体结构的光刻胶中不成像,在保证第二子标记图案用作对位标记,以监测器件图案与设计版图之间的偏差的同时,减小了在半导体结构中形成与第二子标记图案对应的结构,即减小了在半导体结构中形成缺陷的风险,有利于提高最终形成的半导体器件的良率。
附图说明
图1是根据相关技术示出的一种设计版图的局部示意图;
图2是根据相关技术示出的半导体结构扫描电镜图的局部示意图;
图3a和图3b是根据本公开实施例示出的一种光刻系统的结构示意图;
图4是根据本公开实施例示出的一种半导体器件的制作方法的流程示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻的理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书,本公开的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是,本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读,以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义,而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中,术语“第一”、“第二”、“第三”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
在本公开实施例中,术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如,层可位于连续结构的顶表面和底表面之间,或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。
需要说明的是,本公开实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
在半导体器件的设计版图(layout)中,一个曝光区域(shot)的图案(frame)通常包括“L”形图形(L mark)、光刻图形(Litho mark)以及键合图形(Bonding mark)。光刻图形主要用于在掩膜版上形成器件图案,键合图形主要用于在掩膜版上形成键合图案;而“L”形图形主要用于在掩膜版上形成对位标记,用于监测掩膜版上的器件图案和光刻图形之间以及键合图案和键合图形之间的偏差,其在实际的制程(process)时是不考虑的。
图1是根据相关技术示出的一种设计版图100的局部示意图,可通过电子束曝光将“L”形图形101、光刻图形以及键合图形(未示出)转移至掩膜版,以在掩膜版上分别形成对位标记、器件图案以及键合图案。在掩膜版制作完成后,掩膜台(Mask Shop)通过测量可获取对位标记的中心坐标,根据中心坐标可确定器件图案和键合图案的实际坐标,并将器件图案和键合图案的实际坐标与设计版图的理论坐标进行对比计算,即可得到器件图案和键合图案与设计版图之间的偏差。
然而,在利用包括上述对位标记的掩膜版对半导体结构执行光刻工艺时,该对位标记同样显影至半导体结构,增加了在半导体结构中形成缺陷的风险。具体地,图2是根据相关技术示出的半导体结构扫描电镜图的局部示意图,参照图2所示,半导体结构中的“L”形图案周围存在大量缺陷,导致最终形成的半导体器件的良率降低。
有鉴于此,本公开实施例提供一种掩膜版、光刻系统以及半导体器件的制作方法。
图3a和图3b是根据本公开实施例示出的一种光刻系统1000的结构示意图。结合图3a和图3b所示,掩膜版200,包括:
器件图案,用于在曝光时显影至覆盖半导体结构的光刻胶中;
标记图案,用于监测器件图案与设计版图之间的偏差,包括:
第一子标记图案,用于在曝光时显影至覆盖半导体结构的光刻胶中;其中,第一子标记图案与器件图案相同;
和/或,
第二子标记图案,用于在曝光时在覆盖半导体结构的光刻胶中不成像。
示例性地,参照图3a所示,掩膜版200包括器件图案201,用于在曝光时显影至覆盖半导体结构300的光刻胶中。掩膜版200还包括第二子标记图案203,用于监测器件图案201与设计版图100之间的偏差,并在曝光时在覆盖半导体结构300的光刻胶中不成像。
示例性地,参照图3b所示,掩膜版200包括器件图案201,用于在曝光时显影至覆盖半导体结构300的光刻胶中。掩膜版200还包括第一子标记图案202,用于监测器件图案201与设计版图100之间的偏差,并在曝光时显影至覆盖半导体结构300的光刻胶中,第一子标记图案202与器件图案201相同。
在一些实施例中,结合图3a和图3b所示,光刻系统1000可包括:设计版图100、掩膜版200和半导体结构300。设计版图100包括器件图形101、第一标记图形102和/或第二标记图形103。
示例性地,参照图3a所示,可通过电子束曝光将器件图形101和第二标记图形103转移至掩膜版200,以在掩膜版200上分别形成器件图案201和第二子标记图案203。掩膜台(Mask Shop)通过第二子标记图案203可量测器件图案201和器件图形101之间的偏差。
在一些实施例中,参照图3a所示,在器件图案201和器件图形101之间的偏差满足预设条件时,利用掩膜版200对半导体结构300执行光刻工艺。可以理解的是,器件图案201通过曝光可显影至覆盖半导体结构300的光刻胶中,以形成图案化的光刻胶层(未示出),以图案化的光刻胶层作为蚀刻掩膜层,可在半导体结构300中形成功能结构301(例如,沟槽、通孔、接触孔等)。
需要强调的是,在本公开实施例中,设计版图100中的第二标记图形103仅在电子束曝光时转移至掩膜版上形成第二子标记图案203,用于监测器件图案201与器件图形101之间的偏差,而在利用包括第二子标记图案203的掩膜版200执行光刻工艺时,第二子标记图案203不显影至覆盖半导体结构300的光刻胶中,即在曝光时在覆盖半导体结构300的光刻胶中不成像。
相较于相关技术在半导体结构中形成存在缺陷的“L”形图案,本公开实施例中,通过在掩膜版中设置第二子标记图案,由于掩膜版中的第二子标记图案在曝光时在覆盖半导体结构的光刻胶中不成像,在保证第二子标记图案用作对位标记,以监测器件图案与设计版图之间的偏差的同时,减小了在半导体结构中形成与第二子标记图案对应的结构,即减小了在半导体结构中形成缺陷的风险,有利于提高最终形成的半导体器件的良率。
示例性地,参照图3b所示,可通过电子束曝光将器件图形101和第一标记图形102转移至掩膜版200,以在掩膜版200上分别形成器件图案201和第一子标记图案202。掩膜台(Mask Shop)通过第一子标记图案202可量测器件图案201和器件图形101之间的偏差。
在一些实施例中,参照图3b所示,在器件图案201和器件图形101之间的偏差满足预设条件时,利用掩膜版200对半导体结构300执行光刻工艺。可以理解的是,器件图案201和第一子标记图案202通过曝光可显影至覆盖半导体结构300的光刻胶中,以形成图案化的光刻胶层(未示出),以图案化的光刻胶层作为蚀刻掩膜层,可在半导体结构300中分别形成功能结构301(例如,沟槽、通孔、接触孔等)和量测结构302。
可以理解的是,在本公开实施例中,设计版图100中的第一标记图形102不仅在电子束曝光时转移至掩膜版上形成第一子标记图案202,以监测器件图案201与器件图形101之间的偏差,还在利用包括第一子标记图案202的掩膜版200执行光刻工艺时,第一子标记图案202显影至覆盖半导体结构300的光刻胶中,即在曝光时在覆盖半导体结构300的光刻胶中成像。
相较于相关技术在设计版图中设计“L”形对位标记并在半导体结构中对应形成“L”形图案,本公开实施例中,通过在掩膜版中设置第一子标记图案,掩膜版中的第一子标记图案不仅可用作对位标记,以监测器件图案与设计版图之间的偏差,而且由于第一子标记图案在曝光时显影至覆盖半导体结构的光刻胶中,可在半导体结构中形成相应地量测结构,由于第一子标记图案与器件图案相同,利用第一子标记图案所形成的量测结构,可反映半导体结构中所形成的功能结构中的缺陷,有利于减小对半导体中功能结构的破坏。
在一些实施例中,掩膜版,包括:第一子标记图案,用于在曝光时显影至覆盖半导体结构的光刻胶中;其中,第一子标记图案与器件图案相同;和,第二子标记图案,用于在曝光时在覆盖半导体结构的光刻胶中不成像。
可以理解的是,在本公开实施例中,掩膜版中的标记图案可同时包括第一子标记图案和第二子标记图案,在保证精准监测器件图案与设计版图之间的偏差的同时,可减小在半导体结构中形成缺陷的风险,有利于进一步提高最终形成的半导体器件的良率。
此外,还可通过第一子标记图案反映半导体结构中所形成的功能结构中的缺陷,有利于减小对半导体中功能结构的破坏。
半导体结构300可包括衬底或者形成有堆叠结构的衬底。衬底的组成材料可包括:单质半导体材料(例如硅、锗)、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料、有机半导体材料或者本领域已知的其它半导体材料。
在一些实施例中,堆叠结构可包括交替堆叠设置的绝缘层和牺牲层。需要强调的是,这里,绝缘层和牺牲层的组成材料不同。
在其它实施例中,堆叠结构还可包括交替堆叠设置的绝缘层和栅极层。需要强调的是,这里,绝缘层和栅极层的组成材料不同。
在一些实施例中,第二子标记图案的形状包括:十字型或L型。
在一些实施例中,第一子标记图案与器件图案相同,包括:
第一子标记图案的特征尺寸与器件图案的特征尺寸相同。
示例性地,器件图案可包括:沟道孔图案,用于在半导体结构中形成沟道孔,第一子标记图案的特征尺寸可与沟道孔图案的特征尺寸相同。在半导体结构中沟道孔存在缺陷时,由于第一子标记图案的特征尺寸与沟道孔图案的特征尺寸相同,通过第一子标记图案在半导体结构中形成的量测结构,可反映半导体结构中沟道孔的缺陷,有利于减小对半导体中沟道孔的破坏。
在其它实施例中,器件图案还可包括:接触插塞图案、虚拟沟道孔图案、共源极沟槽图案中的任意一种或其组合,本公开在此不做限制。
在一些实施例中,器件图案的形状包括:圆形或矩形。
示例性地,器件图案为圆形时,器件图案的特征尺寸包括该圆形的半径或直径。相应地,第一子标记图案也为圆形。第一子标记图案的特征尺寸也包括该圆形的半径或直径。
示例性地,器件图案为矩形时,器件图案的特征尺寸包括该矩形的长度和宽度。相应地,第一子标记图案也为矩形。第一子标记图案的特征尺寸也包括该矩形的长度和宽度。
在一些实施例中,在所述器件图案透光时,所述标记图案透光;
或,
在所述器件图案不透光时,所述标记图案不透光。
示例性地,当覆盖半导体结构的光刻胶为正性光刻胶时,器件图案包括贯穿掩膜版上表面和下表面的第一空隙,标记图案包括贯穿掩膜版上表面和下表面的第二空隙,利用光刻设备进行曝光处理时,曝光光源分别透过第一空隙和第二空隙,并与覆盖半导体结构的正性光刻胶发生反应,通过对正性光刻胶执行烘焙和显影工序,可将器件图案和标记图案分别转移至光刻胶中,以形成图案化的光刻胶层。
示例性地,当覆盖半导体结构的光刻胶为负性光刻胶时,掩膜版中器件图案和标记图案为实心结构(即不透光),器件图案和标记图案之外的区域为贯穿掩膜版上表面和下表面的第三空隙,利用光刻设备进行曝光处理时,曝光光源透过第三空隙,并与覆盖半导体结构的负性光刻胶发生反应,通过对负性光刻胶执行烘焙和显影工序,可将器件图案和标记图案分别转移至光刻胶中,以形成图案化的光刻胶层。
需要强调的是,在标记图案包括第二子标记图案时,由于第二子标记图案在曝光时在覆盖半导体结构的光刻胶中不成像,因此,第二子标记图案不会转移至光刻胶中。
本公开实施例中,通过设置器件图案与标记图案的透光类型相同,仅需执行一次光刻工艺,即可将掩膜版中期望转移的标记图案(例如,第一子标记图案),转移至半导体结构中,有利于简化工艺,降低半导体器件的制作成本。
在一些实施例中,掩膜版还包括:中心区域和围绕中心区域的边缘区域;
器件图案位于中心区域;标记图案位于边缘区域。
示例性地,结合图3a和图3b所示,掩膜版200还包括:中心区域204和围绕中心区域204的边缘区域205。掩膜版200中的中心区域204可用于在半导体结构中形成器件区,掩膜版200中的边缘区域205可用于在半导体结构中形成切割区。器件图案201位于中心区域204中,第一子标记图案202位于边缘区域205中,第二子标记图案203位于边缘区域205中。
可以理解的是,本公开实施例中,通过将标记图案设置在围绕中心区域的边缘区域中,在利用包括标记图案的掩膜版执行光刻工艺后,标记图案转移至半导体结构中的切割区,可减小对半导体结构中器件区的影响。
在一些实施例中,掩膜版的组成材料包括:铬和玻璃。
图3a和图3b是根据本公开实施例示出的一种光刻系统1000。光刻系统1000,包括:上述任一实施例中的掩膜版;
光刻设备;
其中,器件图案用于通过光刻设备显影至覆盖半导体结构的光刻胶中;
第一子标记图案的特征尺寸大于或等于光刻设备的分辨率;
第二子标记图案的特征尺寸小于光刻设备的分辨率。
示例性地,参照图3a所示,器件图案201通过光刻设备显影至覆盖半导体结构的光刻胶中,并在半导体结构300中形成功能结构301。由于第二子标记图案203的特征尺寸小于光刻设备的分辨率,在利用该光刻设备执行光刻工艺时,可保证第二子标记图案203在覆盖半导体结构的光刻胶中不成像,因而也不会在半导体结构中形成如图2所示的“L”型图案,即减小了在半导体结构中形成缺陷的风险。
示例性地,参照图3b所示,器件图案201通过光刻设备显影至覆盖半导体结构的光刻胶中,并在半导体结构300中形成功能结构301。由于第一子标记图案202的特征尺寸大于光刻设备的分辨率,在利用该光刻设备执行光刻工艺时,可保证第一子标记图案202显影至覆盖半导体结构的光刻胶中,并在半导体结构300中形成量测结构302。在功能结构301存在缺陷时,由于第一子标记图案202与器件图案201相同,通过量测结构302可反映半导体结构中所形成的功能结构301中的缺陷,有利于减小对半导体中功能结构的破坏。
在一些实施例中,器件图案的特征尺寸大于或等于光刻设备的分辨率。可以理解的是,本公开实施例中,通过设置器件图案的特征尺寸大于或等于光刻设备的分辨率,可保证器件图案转移至半导体结构中,以形成相关功能结构。
光刻设备包括:I线光刻机、KrF光刻机、ArF光刻机或浸没式ArF光刻机。
当光刻设备为I线光刻机时,光源波长为365nm,根据瑞利公式可计算出I线光刻机的分辨率为250nm。此时,第一子标记图案的特征尺寸大于或等于250nm,第二子标记图案的特征尺寸小于250nm。
当光刻设备为KrF光刻机时,光源波长为248nm,根据瑞利公式可计算出KrF光刻机的分辨率为130nm。此时,第一子标记图案的特征尺寸大于或等于130nm,第二子标记图案的特征尺寸小于130nm。
当光刻设备为ArF光刻机时,光源波长为193nm,根据瑞利公式可计算出ArF光刻机的分辨率为70nm。此时,第一子标记图案的特征尺寸大于或等于70nm,第二子标记图案的特征尺寸小于70nm。
当光刻设备为浸没式ArF光刻机时,光源波长为193nm,根据瑞利公式可计算出浸没式ArF光刻机的分辨率为38nm。此时,第一子标记图案的特征尺寸大于或等于38nm,第二子标记图案的特征尺寸小于38nm。
可以理解的是,本领域技术人员可以针对不同的光刻设备合理的设置掩膜版中第一子标记图案和/或第二子标记图案的特征尺寸,以满足不同的工艺制程的实际需求,本公开在此不做限制。
图4是根据本公开实施例示出的一种半导体器件的制作方法的流程示意图。该半导体器件应用上述任一实施例中的掩膜版制作而成,参照图4所示,该方法包括以下步骤:
S110:形成覆盖半导体结构的光刻胶层;
S120:对准器件图案和半导体结构上用于形成器件的区域;
S130:对准标记图案和半导体结构上用于形成标记的区域;
S140:执行曝光处理,将器件图案和第一子标记图案显影至覆盖半导体结构的光刻胶中,以形成图案化的光刻胶层。
示例性地,在步骤S110中,可通过旋涂光阻材料,形成覆盖半导体结构的光刻胶层。具体的,可将光刻胶滴至半导体结构表面的中心位置,然后旋转半导体结构,利用离心力将多余的光刻胶甩出,只保留合适厚度的光刻胶层。不同的光刻胶对应不同的黏度,光刻胶层的厚度由其黏度和转速决定。
示例性地,结合图3b所示,在步骤S120和S130中,可通过光刻设备中的自动对准系统,自动对准器件图案201与半导体结构上用于形成功能结构301的区域,并自动对准第一子标记图案202与半导体结构上用于形成量测结构302的区域。
示例性地,在步骤S140中,通过光刻设备执行曝光处理,曝光光源与光刻胶发生反应,通过对反应后的光刻胶执行烘焙和显影工序,可将器件图案和第一子标记图案分别转移至光刻胶中,以形成图案化的光刻胶层。
需要强调的是,在标记图案包括第二子标记图案时,由于第二子标记图案在曝光时在覆盖半导体结构的光刻胶中不成像,因此,第二子标记图案不会转移至光刻胶中。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种掩膜版,其特征在于,包括:
器件图案,用于在曝光时显影至覆盖半导体结构的光刻胶中;
标记图案,用于监测所述器件图案与设计版图之间的偏差,包括:
第一子标记图案,用于在所述曝光时显影至覆盖所述半导体结构的所述光刻胶中;其中,所述第一子标记图案与所述器件图案相同;
和/或,
第二子标记图案,用于在所述曝光时在覆盖所述半导体结构的所述光刻胶中不成像。
2.根据权利要求1所述的掩膜版,其特征在于,所述第一子标记图案与所述器件图案相同,包括:
所述第一子标记图案的特征尺寸与所述器件图案的特征尺寸相同。
3.根据权利要求1所述的掩膜版,其特征在于,
在所述器件图案透光时,所述标记图案透光;
或,
在所述器件图案不透光时,所述标记图案不透光。
4.根据权利要求1所述的掩膜版,其特征在于,所述第二子标记图案的特征尺寸小于250nm。
5.根据权利要求1所述的掩膜版,其特征在于,
所述器件图案的形状包括:圆形或矩形;
所述第二子标记图案的形状包括:十字型或L型。
6.根据权利要求1所述的掩膜版,其特征在于,所述掩膜版还包括:中心区域和围绕所述中心区域的边缘区域;
所述器件图案位于所述中心区域;所述标记图案位于所述边缘区域。
7.根据权利要求1所述的掩膜版,其特征在于,所述掩膜版的组成材料包括:铬和玻璃。
8.一种光刻系统,其特征在于,包括:
如权利要求1至7任一项所述的掩膜版;
光刻设备;
其中,所述器件图案用于通过所述光刻设备显影至覆盖所述半导体结构的所述光刻胶中;
所述第一子标记图案的特征尺寸大于或等于所述光刻设备的分辨率;
所述第二子标记图案的特征尺寸小于所述光刻设备的分辨率。
9.根据权利要求8所述的光刻系统,其特征在于,所述光刻设备包括:I线光刻机、KrF光刻机、ArF光刻机或浸没式ArF光刻机。
10.一种半导体器件的制作方法,其特征在于,所述半导体器件应用如权利要求1至7任一项所述的掩膜版制作而成,所述方法包括:
形成覆盖半导体结构的光刻胶层;
对准所述器件图案和所述半导体结构上用于形成器件的区域;
对准所述标记图案和所述半导体结构上用于形成标记的区域;
执行曝光处理,将所述器件图案和所述第一子标记图案显影至覆盖半导体结构的光刻胶中,以形成图案化的光刻胶层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111067882.XA CN113900350A (zh) | 2021-09-13 | 2021-09-13 | 掩膜版、光刻系统以及半导体器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111067882.XA CN113900350A (zh) | 2021-09-13 | 2021-09-13 | 掩膜版、光刻系统以及半导体器件的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113900350A true CN113900350A (zh) | 2022-01-07 |
Family
ID=79027862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111067882.XA Pending CN113900350A (zh) | 2021-09-13 | 2021-09-13 | 掩膜版、光刻系统以及半导体器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113900350A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980016843A (ko) * | 1996-08-29 | 1998-06-05 | 김광호 | 반도체 소자의 마스크 |
US20080113278A1 (en) * | 2006-10-24 | 2008-05-15 | Samsung Electronics Co., Ltd. | Photomask layout for a semiconductor device and method of forming a photomask pattern using the photomask layout |
CN101458443A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 光掩模版及其制作方法、图形化的方法 |
CN103135337A (zh) * | 2011-12-01 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 对准标记的曝光方法及系统 |
US20130252429A1 (en) * | 2012-03-22 | 2013-09-26 | Kabushiki Kaisha Toshiba | Mask and method for fabricating semiconductor device |
WO2016207445A1 (en) * | 2015-06-26 | 2016-12-29 | Asml Netherlands B.V. | Method for transferring a mark pattern to a substrate, a calibration method, and a lithographic apparatus |
-
2021
- 2021-09-13 CN CN202111067882.XA patent/CN113900350A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980016843A (ko) * | 1996-08-29 | 1998-06-05 | 김광호 | 반도체 소자의 마스크 |
US20080113278A1 (en) * | 2006-10-24 | 2008-05-15 | Samsung Electronics Co., Ltd. | Photomask layout for a semiconductor device and method of forming a photomask pattern using the photomask layout |
CN101458443A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 光掩模版及其制作方法、图形化的方法 |
CN103135337A (zh) * | 2011-12-01 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 对准标记的曝光方法及系统 |
US20130252429A1 (en) * | 2012-03-22 | 2013-09-26 | Kabushiki Kaisha Toshiba | Mask and method for fabricating semiconductor device |
WO2016207445A1 (en) * | 2015-06-26 | 2016-12-29 | Asml Netherlands B.V. | Method for transferring a mark pattern to a substrate, a calibration method, and a lithographic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0156422B1 (ko) | 반도체장치 제조용 레티클 | |
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
CN113534626A (zh) | 用于套刻精度测量的标记系统及量测方法 | |
CN114296321A (zh) | 光刻拼接误差的检测方法、二维光栅的制造方法及掩模板 | |
CN112563151A (zh) | 套刻精度的量测方法 | |
US8174673B2 (en) | Method for wafer alignment | |
CN113900350A (zh) | 掩膜版、光刻系统以及半导体器件的制作方法 | |
US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
US6330355B1 (en) | Frame layout to monitor overlay performance of chip composed of multi-exposure images | |
JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
US20170005015A1 (en) | Monitor process for lithography and etching processes | |
JP3658091B2 (ja) | 走査型露光方法および該方法を用いたデバイス製造方法 | |
JP4634929B2 (ja) | フォトマスク、ショット重ね合わせ精度測定方法、及び半導体装置の製造方法 | |
TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
WO2023077623A1 (zh) | 光刻系统 | |
KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
KR100283483B1 (ko) | 중첩도 측정용 타겟 제조 방법 | |
KR100376889B1 (ko) | 오버레이버어니어구조및그형성방법 | |
JP2005195877A (ja) | レチクル及び半導体装置の製造方法 | |
KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
KR100192171B1 (ko) | 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법 | |
JPS588132B2 (ja) | 集積回路製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |