KR100685597B1 - 반도체소자의 측정마크 및 그 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 측정마크 및 그 형성방법에 관한 것으로, 예정된 크기의 측정마크를 형성할 수 있도록 제1박막이 구비되는 반도체기판 상에 형성하는 섬형태의 제2박막과, 상기 제2박막의 에지부와 소정 폭 중첩시키고 상기 제2박막을 노출시키며 어미자를 형성하는 제3박막과, 상기 제2박막의 중앙부에 형성하는 아들자를 포함하는 구성으로 측정마크를 형성하여 반도체소자의 후속 공정을 용이하게 실시할 수 있도록 하는 기술이다.

Description

반도체소자의 측정마크 및 그 형성방법{Measurement marks of Semiconductor devices and Method for forming the same}

도 1 및 도 2 는 종래기술에 따른 반도체소자의 측정마크를 도시한 평면도 및 단면도.

도 3a 내지 도 3e 는 본 발명의 실시예에 따른 반도체소자의 측정마크 형성방법을 도시한 단면도.

도 4 는 본 발명의 실시예에 따른 반도체소자의 측정마크를 도시한 평면도.

본 발명은 반도체소자의 측정마크 및 그 형성방법에 관한 것으로, 특히 리소그래피 공정으로 패터닝한 후 하부 패턴과의 정렬도를 측정할 때 필요로 하는 측정마크의 손상을 방지하며 정렬도 및 중첩도를 측정할 수 있도록 하는 기술에 관한 것이다.

반도체소자의 제조 공정중 포토 리소그래피 공정시 하부 패턴과의 정렬 상태를 점검할 때 정렬도를 측정하게 된다.

종래 미세패턴을 형성하는 반도체 장치는 패턴과 패턴의 중첩 정확도가 매우 정교하여야 하는 실정이다.

그러나, 미세패턴을 형성하는 고집적 반도체 소자의 제품화가 이루어짐에 따란 적층되는 중첩 정확도도 매우 정교하여야 한다.

필요에 따라서는 이런 정확도를 높이기 위하여 중첩도 측정마크의 패턴도 다양하게 준비되어야 한다.

특히, 중첩도 측정마크 중에서 어미자의 경우는 패턴 형성 정도에 따라 증착되는 비율이 비대칭적이거나 CMP 등에 의해서 손상되기도 한다.

즉, 중첩 정확도를 측정하는데 있어서 왜곡된 신호가 첨가되는 현상이 유발된다.

도 1 및 도 2 는 종래기술에 따른 반도체소자의 측정마크 및 그 형성공정을 도시한 평면도 및 단면도로서, 종래기술의 문제점을 도시한 것이다. 여기서, 상기 측정마크는 박스인박스를 예로들어 형성한 것이다.

도 1 및 도 2를 참조하면, 반도체기판(11) 상에 제1박막(13)을 형성하고 그 상부에 어미자용 제2박막(19)을 형성한다.

상기 제2박막(15) 상에 감광막패턴(17)을 형성한다. 이때, 상기 감광막패턴(17)은 전체표면상부에 감광막을 도포하고 어미자 형성용 측정마크 마스크(미도시)를 이용한 노광 및 현상 공정을 실시하여 형성한 것이다.

이때, 상기 감광막패턴(17)은 높은 에스펙트비를 갖는 형태로 형성되어, 현상공정시 또는 그 후에 손상될 수 있다.

그 다음, 상기 감광막패턴(17)을 마스크로 하여 상기 제2박막(15)을 식각하여 어미자를 형성한 다음, 상기 감광막패턴(17)을 제거한다.

그리고, 전체표면상부에 상기 어미자를 포함한 전체표면상부에 제3박막(미도시)을 형성한다. 여기서, 상기 제3박막은 원형 증착 ( rotational deposition ) 장비를 이용하여 형성한 것으로, 회전성을 가지며 증착하여 일측과 타측의 증착 두께가 서로 다르게 된다.

이로 인하여, 상기 측정마크가 비대칭적으로 형성되어 실제 어미자(25)의 위치를 왜곡하게 된다.

후속 공정으로 상기 어미자(19)의 내측에 아들자(21)를 형성한다.

상기한 바와 같이 종래기술에 따른 반도체소자의 측정마크 및 그 형성방법은, 어미자 형성공정시 사용되는 감광막패턴의 손상이 유발될 수 있고, 그로 인하여 후속 공정으로 형성하는 어미자를 예정된 크기로 형성하기 어려우며 어미자의 형성공정시 비대칭적으로 형성되어 상기 어미자의 위치를 왜곡시키고 그에 따른 오정렬 현상이 유발되는 문제점이 있다.

본 발명의 상기한 종래기술의 문제점을 해결하기 위하여, 감광막패턴을 이용하여 직접적인 패터닝공정 없이 예정된 위치에 어미자를 제공하는 반도체소자의 측정마크 및 그 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 측정마크는,

제1박막이 구비되는 반도체기판 상에 형성하는 섬형태의 제2박막과,

상기 제2박막의 에지부와 소정 폭 중첩시키고 상기 제2박막을 노출시키며 어미자를 형성하는 제3박막과,

상기 제2박막의 중앙부에 형성하는 아들자를 포함하는 것과,

상기 제2박막과 제3박막의 중첩 폭은 0.1 - 5.0 ㎛ 인 것을 특징으로 하는 것과,

상기 제2박막 및 제3박막은 상측에 제4박막이 더 형성된 것과,

상기 아들자는 감광막으로 형성한 것을 특징으로 한다.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 측정마크 형성방법은,

제1박막이 형성된 반도체기판 상에 제2박막을 형성하는 공정과,

어미자용 제1노광마스크를 이용한 사진식각공정으로 제2박막을 섬형태로 패터닝하는 공정과,

상기 제2박막 상측에 제3박막을 형성하는 공정과,

어미자용 제2노광마스크를 이용한 사진식각공정으로 제2박막의 에지부와 중첩시키며 중앙부를 노출시켜 어미자를 형성하도록 제3박막을 패터닝하는 공정과,

상기 제2박막의 중앙부에 감광막패턴으로 아들자를 형성하는 공정을 포함하는 것과,

상기 어미자용 제1노광마스크와 제2노광마스크는 상기 섬형태의 에지부에서 0.1 - 5.0 ㎛ 선폭으로 중첩시켜 디자인한 것과,

상기 아들자 형성공정 전에 전체표면상부에 제4박막을 더 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 3a 내지 도 3e 는 본 발명의 실시예에 따른 반도체소자의 측정마크 형성방법을 도시한 단면도이다.

도 3a를 참조하면, 소정의 하부구조물이 구비되는 반도체기판(31) 상에 제1박막(33)을 형성하고 그 상부에 제2박막(35)을 형성한다.

상기 제2박막(35) 상부에 제1감광막패턴(37)을 형성한다. 이때, 상기 제1감광막패턴(37)은 어미자용 제1노광마스크(미도시)를 이용한 노광 및 현상공정으로 형성한 것이다.

도 3b를 참조하면, 상기 제1감광막패턴(37)을 마스크로 하여 상기 제2박막(35)을 식각하여 제2박막(35)패턴을 형성하고, 상기 제1감광막패턴(37)을 제거한다.

이때, 상기 식각공정은 플라즈마 식각가스를 이용한 건식방법으로 실시한 것이다.

그 다음, 전체표면상부에 제3박막(39)을 형성하고 그 상부에 제2감광막패턴(41)을 형성한다.

이때, 상기 제2감광막패턴(41)은 어미자용 제2노광마스크(미도시)를 이용한 노광 및 현상 공정으로 형성한 것이다.

여기서, 상기 제2노광마스크는 노출시키는 부분이 상기 제1노광마스크와 반대의 타입 ( type )을 갖도록 디자인되되, 그 경계부에서 0.1 - 5.0 ㎛ 의 폭만큼 중첩되도록 디자인된 것이다.

도 3c를 참조하면, 상기 제2감광막패턴(41)을 마스크로 하여 상기 제3박막(39)을 식각하여 제3박막(39)패턴을 형성함으로써 상기 제2박막(35)패턴과의 중첩영역인 어미자(43)를 형성하고, 상기 제2감광막패턴(41)을 제거한다.

이때, 상기 식각공정은 플라즈마 식각가스를 이용한 건식방법으로 실시한 것이다.

도 3d를 참조하면, 전체표면상부에 제4박막(43)을 소정두께 형성한다.

도 3e를 참조하면, 상기 어미자(43) 내측에 아들자(45)를 형성한다. 이때, 상기 아들자(45)는 전체표면상부에 감광막을 도포하고 아들자용 노광마스크(미도시)를 이용한 노광 및 현상 공정으로 형성한 것이다.

이때, 상기 아들자(45) 및 어미자(43)와의 거리는 상기 아들자(45)를 중심으로 X1 과 X2 의 거리를 갖게 된다.

도 4 는 상기 도 3e 의 공정으로 완성된 측정마크를 도시한 평면도로서, 제1,2,3박막(33,35,39) 및 아들자(45)를 도시한 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 측정마크 및 그 형 성방법은, 어미자를 형성하기 위하여 에스펙트비가 높은 감광막패턴을 직접적으로 형성하지 않아 상기 감광막패턴 손상으로 인한 특성 열화를 방지할 수 있도록 하고 비대칭적으로 형성되는 박막에 의존하지 않으므로 예정된 크기의 어미자를 형성할 수 있도록 하고 그에 따른 후속 공정을 용이하게 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

1. 제1박막이 구비되는 반도체기판 상에 형성하는 섬형태의 제2박막과,

   상기 제2박막의 에지부와 소정 폭 중첩시키고 상기 제2박막을 노출시키며 어미자를 형성하는 제3박막과,

   상기 제2박막의 중앙부에 형성하는 아들자를 포함하는 것을 특징으로 하는 반도체소자의 측정마크.
2. 제 1 항에 있어서,

   상기 제2박막과 제3박막의 중첩 폭은 0.1 - 5.0 ㎛ 인 것을 특징으로 하는 것을 특징으로 하는 반도체소자의 측정마크.
3. 제 1 항에 있어서,

   상기 제2박막 및 제3박막은 상측에 제4박막이 더 형성된 것을 특징으로 하는 반도체소자의 측정마크.
4. 제 1 항에 있어서,

   상기 아들자는 감광막으로 형성한 것을 특징으로 하는 반도체소자의 측정마크.
5. 제1박막이 형성된 반도체기판 상에 제2박막을 형성하는 공정과,

   어미자용 제1노광마스크를 이용한 사진식각공정으로 제2박막을 섬형태로 패터닝하는 공정과,

   상기 제2박막 상측에 제3박막을 형성하는 공정과,

   어미자용 제2노광마스크를 이용한 사진식각공정으로 제2박막의 에지부와 중첩시키며 중앙부를 노출시켜 어미자를 형성하도록 제3박막을 패터닝하는 공정과,

   상기 제2박막의 중앙부에 감광막패턴으로 아들자를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
6. 제 5 항에 있어서,

   상기 어미자용 제1노광마스크와 제2노광마스크는 상기 섬형태의 에지부에서 0.1 - 5.0 ㎛ 선폭으로 중첩시켜 디자인한 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
7. 제 5 항에 있어서,

   상기 아들자 형성공정 전에 전체표면상부에 제4박막을 더 형성하는 것을 특징으로 하는 반도체소자의 측정마크 형성방법.

Images