KR100843889B1 - 반도체소자의 측정마크 및 그 형성방법 - Google Patents

반도체소자의 측정마크 및 그 형성방법 Download PDF

Info

Publication number
KR100843889B1
KR100843889B1 KR1020050119767A KR20050119767A KR100843889B1 KR 100843889 B1 KR100843889 B1 KR 100843889B1 KR 1020050119767 A KR1020050119767 A KR 1020050119767A KR 20050119767 A KR20050119767 A KR 20050119767A KR 100843889 B1 KR100843889 B1 KR 100843889B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
mother
mark
trench
Prior art date
Application number
KR1020050119767A
Other languages
English (en)
Other versions
KR20070060410A (ko
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050119767A priority Critical patent/KR100843889B1/ko
Publication of KR20070060410A publication Critical patent/KR20070060410A/ko
Application granted granted Critical
Publication of KR100843889B1 publication Critical patent/KR100843889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자의 측정마크 및 그 형성방법에 관한 것으로, 회전성 박막 증착 장비를 이용한 증착 공정으로 형성된 박막의 비대칭성을 극복하기 위하여, 하부구조물이 구비되는 웨이퍼 상에 측정마크의 어미자 영역 및 그 내측 영역을 식각하여 형성한 트렌치와, 상기 어미자 영역의 외측 영역, 즉 상기 트렌치 이외의 웨이퍼 상부에 형성한 제1박막과, 상기 내측 영역의 트렌치 저부에 형성한 제2박막과, 상기 웨이퍼 전면에 형성하여 상기 제1박막 및 제2박막 경계부의 단차로 어미자를 형성하는 제3박막과, 상기 제3박막 상에 형성한 측정마크의 아들자를 포함하는 측정마크를 제공함으로써 비대칭 현상을 감소시키고 그에 따른 반도체소자의 제조 공정을 용이하게 하여 반도체소자의 특성, 생산성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 측정마크 및 그 형성방법{Measurement marks of Semiconductor devices and Method for forming the same}
도 1 은 종래기술에 따른 웨이퍼의 중첩도 측정결과를 도시한 평면 개념도.
도 2 는 종래기술에 따른 반도체소자의 중첩도 측정마크를 도시한 단면도.
도 3a 내지 도 3f 는 본 발명의 실시예에 따른 반도체소자의 측정마크 형성방법을 도시한 단면도.
본 발명은 반도체소자의 측정마크 및 그 형성방법에 관한 것으로, 특히 리소그래피 공정으로 패터닝한 후 하부 패턴과의 정렬도를 측정할 때 비대칭으로 형성된 측정마크에 의한 소자의 특성 열화를 방지할 수 있도록 대칭된 구조의 측정마크를 제공하는 기술에 관한 것이다.
반도체소자의 제조 공정중 포토 리소그래피 공정시 하부 패턴과의 정렬 상태를 점검할 때 정렬도를 측정하게 된다.
그러나, 하부 측정마크의 어미자 형성이 비대칭적으로 형성되면 오정렬을 보정할 때 하부 어미자에 의한 잔류물 에러가 크게 유발되어 올바른 정렬을 할 수 없 게 되고, 결국 오정렬을 유발시키게 됨으로써 정렬도의 풀 맵 ( full map ) 측정시 비정상적인 형태를 도시하게 된다.
한편, 포토 리소그래피 공정 특성상 올바른 얼라인을 하기 위해서 필요한 웨이퍼의 여러 가지 보정 팩터 ( factor ) 중에서 잔류물 에러는 보정이 불가한 팩터이다.
이러한 잔류물 에러는 측정마크 자체가 비대칭적으로 형성될 때 발생하게 된다.
도 1 은 종래기술에 따른 반도체소자의 측정마크, 즉 비대칭적인 구조를 갖는 어미자의 중첩도를 측정하여 도시한 결과를 개략적으로 도시한 것으로서, 원형 증착 ( rotational deposition ) 장비에 의하여 유발된 비대칭적인 중첩도 측정값을 도시한 것이다.
도 1을 참조하면, 웨이퍼(11) 상에 형성된 다이(13) 사이의 스크라이브 라인에 기 형성된 측정마크의 어미자(15)는 웨이퍼(11)의 에지부로 갈수록 비대칭성이 강해진다.
하여, 후속 중첩도 측정 공정을 웨이퍼(11) 전 다이(13)에 실시하는 경우 중첩도 오정렬 정도가 적어도 웨이퍼의 에지부로 갈수록 중첩도 오정렬이 커지면서 회전성 모습을 나타내는 현상이 유발된다.
도 2 는 종래기술에 따라 형성된 반도체소자의 측정마크를 도시한 단면도이다.
도 2를 참조하면, 웨이퍼(21) 상에 제1박막(23)을 형성하고, 그 상부에 측정 마크의 어미자(25)를 형성한다.
상기 어미자(25)를 포함한 전체표면상부에 제2박막(27)을 형성한다. 여기서, 상기 제2박막(27)은 원형 증착 ( rotational deposition ) 장비를 이용하여 형성한 것으로, 도 1 의 화살표와 같이 회전성을 가지며 증착하여 일측과 타측의 증착 두께가 서로 다르게 된다.
이때, 상기 어미자(25)의 대칭되는 위치에서 상기 제2박막(27)의 증착 두께에 차이가 ⓐ, ⓑ와 같이 유발된다.
그 다음, 상기 제2박막(27) 상부에 감광막패턴으로 아들자(29)를 형성한다. 이때, 상기 아들자(29)와 ⓐ의 거리를 X1 이라 하고, 상기 아들자(29)와 ⓑ의 거리를 X2 라 할 때 상기 X1 과 X2 의 거리가 다르므로, 상기 측정마크가 비대칭적으로 형성되어 실제 어미자(25)의 위치를 왜곡하게 된다.
상기한 바와 같이 종래기술에 따른 반도체소자의 측정마크 및 그 형성방법은, 원형 증착 장비를 이용한 박막 형성공정시 박막의 증착 성향이 회전성을 갖게 되어 소정의 구조물 일측과 타측에 증착되는 두께가 서로 다르게 됨으로써 어미자가 비대칭적으로 형성되어 상기 어미자의 위치를 왜곡시키고 그에 따른 오정렬 현상이 유발되는 문제점이 있다.
본 발명의 상기한 종래기술의 문제점을 해결하기 위하여, 비대칭적인 요소에 의한 에러 신호를 제거하여 선명한 신호를 얻을 수 있도록 하는 반도체소자의 측정마크 및 그 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 측정마크는,
하부구조물이 구비되는 웨이퍼 상에 측정마크의 어미자 영역 및 그 내측 영역을 식각하여 형성한 트렌치와,
상기 어미자 영역의 외측 영역, 즉 상기 트렌치 이외의 웨이퍼 상부에 형성한 제1박막과,
상기 내측 영역의 트렌치 저부에 형성한 제2박막과,
상기 웨이퍼 전면에 형성하여 상기 제1박막 및 제2박막 경계부의 단차로 어미자를 형성하는 제3박막과,
상기 제3박막 상에 형성한 측정마크의 아들자를 포함하는 것과,
상기 제1박막 및 제2박막은 식각선택비 차이를 갖는 박막으로 형성한 것과,
상기 제1박막 및 제2박막은 각각 질화막과 산화막으로 형성한 것과,
상기 제2박막은 상기 트렌치의 높이와 같은 두께로 형성한 것을 특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 측정마크 형성방법은,
하부구조물이 구비되는 웨이퍼 상에 제1박막을 형성하는 공정과,
측정마크의 어미자 형성용 제1노광마스크를 이용하여 제1박막 및 웨이퍼를 식각함으로써 트렌치를 형성하는 공정과,
상기 트렌치를 포함하는 전체표면상부에 제2박막을 형성하는 공정과,
상기 측정마크의 어미자 형성용 제2노광마스크를 이용하여 상기 제2박막을 식각함으로써 상기 트렌치 저부의 에지부만을 노출시키는 공정과,
상기 트렌치 저부의 에지부에서 단차를 갖는 제3박막을 전체표면상부에 형성함으로써 측정마크의 어미자를 하는 공정과,
상기 제3박막 상에 아들자를 형성하는 공정을 포함하는 것과,
상기 측정마크의 어미자 형성용 제1노광마스크는 상기 어미자 영역 및 그 내측 영역을 노출시키도록 차광패턴이 구비된 것과,
상기 제2박막은 상기 트렌치 깊이만큼의 두께로 형성한 것과,
상기 측정마크의 어미자 형성용 제2노광마스크는 상기 어미자 영역의 외측 영역을 노출시키도록 차광패턴이 구비된 것과,
상기 측정마크의 어미자 형성용 제1노광마스크와 제2노광마스크의 차광패턴은 중첩도가 영 ( zero ) 인 것과,
상기 측정마크의 어미자 형성용 제1노광마스크와 제2노광마스크의 차광패턴은 0 초과 5 ㎛ 이하만큼 이격시켜 형성한 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 도 3f 는 본 발명의 실시예에 따른 반도체소자의 측정마크 형성방법을 도시한 단면도이다.
도 3a를 참조하면, 소정의 하부구조물이 구비되는 웨이퍼(31) 상에 제1박막(33)을 형성하고 그 상부에 제1감광막패턴(35)을 형성한다.
이때, 상기 제1감광막패턴(35)은 석영기판(47) 상에 차광패턴(49)이 패터닝된 측정마크의 어미자 형성용 제1노광마스크를 이용한 노광 및 현상 공정으로 형성한 것이다. 여기서, 상기 제1노광마스크는 중앙부가 제거되도록 에지부에 차광패턴이 형성된 것이다.
도 3b를 참조하면, 상기 제1감광막패턴(35)을 마스크로 하여 상기 제1박막(33) 및 소정두께의 하부구조물을 식각하여 트렌치(36)를 형성함으로써 제1박막(33)패턴을 형성한다.
도 3c를 참조하면, 상기 트렌치(36) 및 제1박막(33)패턴을 포함한 전체표면상부에 상기 트렌치(36)의 깊이와 같은 두께로 제2박막(37)을 형성하고 그 상부에 제2감광막패턴(39)을 형성한다. 여기서, 상기 제2박막(37)은 상기 제1박막(33)과 식각선택비 차이를 갖는 물질로 형성한 것이다. 예를들면, 제1박막(33)을 질화막으로 형성하는 경우 제2박막(37)을 산화막으로 형성하는 것이다.
이때, 상기 제2감광막패턴(39)은 석영기판(41) 상부에 차광패턴(43)이 형성된 어미자 형성용 제2노광마스크를 이용한 노광 및 현상공정으로 형성한 것이다. 여기서, 상기 제2노광마스크는 석영기판의 에지부가 제거되도록 중앙부에 차광패턴이 형성한 것으로, 상기 제1노광마스크의 차광패턴(39)과 제2노광마스크의 차광패턴(43)이 서로 중첩되지 않도록 0 초과 5 ㎛ 이하의 거리만큼 이격되어 형성한 것이다.
도 3d를 참조하면, 제2감광막패턴(39)을 마스크로 하여 상기 제2박막(37)을 식각하여 제2박막(37)패턴을 형성한다. 이때, 상기 제2박막(37)의 식각공정은 상기 제2박막(37) 하부에 형성된 구조물과의 식각선택비 차이를 이용하여 제2박막(37)만을 식각한 것이다.
이로 인하여, 상기 제1박막(33)패턴과 제2박막(37)패턴 사이의 트렌치(36)의 저부 에지부가 노출된다.
참고로, 상기 제1노광마스크의 차광패턴(39)과 제2노광마스크의 차광패턴(43)의 거리가 0 ㎛ 인 경우도 노광공정시 광의 산란에 패턴의 에지부가 노광되는 현상에 의하여 웨이퍼 상에 최종적으로 형성되는 감광막패턴은 소정의 거리만큼 이격되어 형성된다.
도 3e를 참조하면, 상기 제2감광막패턴(39)을 제거하고 전체표면상부에 제3박막(41)을 형성한다. 이때, 상기 도 3d 의 공정에서 실시되는 제2박막(37)의 식각공정시 노출되는 트렌치(36) 저부의 에지부와 그에 이웃하는 제1,2박막(33,37)패턴의 단차로 인하여 제3박막(41)은 상기 트렌치(36) 저부의 에지부에서 ⓒ 및 ⓓ와 같이 요부로 구성되는 측정마크의 어미자를 형성함으로써 박막 증착 두께가 비대칭적인 현상을 개선하고 그에 따른 후속 공정에 의하여 발생되는 반도체소자의 특성 열화를 방지할 수 있도록 한다.
도 3f를 참조하면, 상기 제3박막(43)의 상부에 측정마크의 아들자 형성용 노광마스크를 이용하여 아들자(43)를 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 측정마크 및 그 형성방법은, 회전성 증착 장비를 이용한 박막 형성공정으로 측정마크의 어미자가 비대칭적으로 형성되는 현상을 방지할 수 있도록 하여 중첩도 및 정렬도 측정공정을 명확하게 실시할 수 있도록 하고 그에 따른 후속 공정을 용이하게 하는 효과를 제 공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

  1. 하부구조물이 구비되는 웨이퍼 상에 트렌치와,
    상기 트렌치를 제외한 웨이퍼 상부에 형성한 제1박막과,
    상기 트렌치 양측벽으로부터 일정거리 이격되어 트렌치 내부에 형성한 제2박막과,
    상기 웨이퍼 전면에 적층되어 있으며 상기 제1박막 및 제2박막 경계부의 단차로 어미자를 형성하는 제3박막과,
    상기 제3박막 상에 형성한 측정마크의 아들자를 포함하는 것을 특징으로 하는 반도체소자의 측정마크.
  2. 제 1 항에 있어서,
    상기 제1박막과 제2박막은 서로 식각선택비 차이를 갖는 물질로 형성한 것을 특징으로 하는 반도체소자의 측정마크.
  3. 제 1 항에 있어서,
    상기 제2박막은 상기 트렌치 높이와 같은 두께로 형성한 것을 특징으로 하는 반도체소자의 측정마크.
  4. 하부구조물이 구비되는 웨이퍼 상에 제1박막을 형성하는 공정과,
    측정마크의 어미자 형성용 제1노광마스크를 이용하여 제1박막 및 웨이퍼를 식각함으로써 트렌치를 형성하는 공정과,
    상기 트렌치를 포함하는 전체표면상부에 제2박막을 형성하는 공정과,
    상기 측정마크의 어미자 형성용 제2노광마스크를 이용하여 상기 제2박막을 식각함으로써 상기 트렌치 저부의 에지부를 노출시키는 공정과,
    상기 트렌치 저부의 에지부에서 단차를 갖는 제3박막을 전체표면상부에 형성함으로써 측정마크의 어미자를 형성하는 공정과,
    상기 제3박막 상에 아들자를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
  5. 제 4 항에 있어서,
    상기 제1박막 및 제2박막은 각각 질화막과 산화막으로 형성한 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
  6. 제 4 항에 있어서,
    상기 측정마크의 어미자 형성용 제1노광마스크는 상기 어미자 영역 및 상기 어미자 영역의 내측 영역을 노출시키도록 차광패턴이 구비된 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
  7. 제 4 항에 있어서,
    상기 제2박막은 상기 트렌치 깊이만큼의 두께로 형성한 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
  8. 제 4 항에 있어서,
    상기 측정마크의 어미자 형성용 제2노광마스크는 상기 어미자 영역의 외측 영역을 노출시키도록 차광패턴이 구비된 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
  9. 제 4 항에 있어서,
    상기 측정마크의 어미자 형성용 제1노광마스크와 제2노광마스크의 차광패턴은 중첩도가 영 ( zero ) 인 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
  10. 제 9 항에 있어서,
    상기 측정마크의 어미자 형성용 제1노광마스크와 제2노광마스크의 차광패턴은 0 초과 5 ㎛ 이하만큼 이격시켜 형성한 것을 특징으로 하는 반도체소자의 측정마크 형성방법.
KR1020050119767A 2005-12-08 2005-12-08 반도체소자의 측정마크 및 그 형성방법 KR100843889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050119767A KR100843889B1 (ko) 2005-12-08 2005-12-08 반도체소자의 측정마크 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050119767A KR100843889B1 (ko) 2005-12-08 2005-12-08 반도체소자의 측정마크 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20070060410A KR20070060410A (ko) 2007-06-13
KR100843889B1 true KR100843889B1 (ko) 2008-07-03

Family

ID=38356437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119767A KR100843889B1 (ko) 2005-12-08 2005-12-08 반도체소자의 측정마크 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100843889B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980057116A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 패턴 중첩도 측정 마크 형성방법
KR19980060524A (ko) * 1996-12-31 1998-10-07 김영환 중첩도 측정 마크 제조방법
KR19990006078A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 오버레이 측정마크 형성방법
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
KR20020002946A (ko) * 2000-06-30 2002-01-10 박종섭 마크 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980057116A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 패턴 중첩도 측정 마크 형성방법
KR19980060524A (ko) * 1996-12-31 1998-10-07 김영환 중첩도 측정 마크 제조방법
KR19990006078A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 오버레이 측정마크 형성방법
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
KR20020002946A (ko) * 2000-06-30 2002-01-10 박종섭 마크 형성 방법

Also Published As

Publication number Publication date
KR20070060410A (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
EP0126621B1 (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
US7999399B2 (en) Overlay vernier key and method for fabricating the same
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR100843889B1 (ko) 반도체소자의 측정마크 및 그 형성방법
US20080280215A1 (en) Method of forming photomask of semiconductor device
JP4794377B2 (ja) 半導体装置の製造方法
KR100505414B1 (ko) 정렬 키 형성 방법
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
JP2010272629A (ja) 重ね合わせ測定マーク及びパターン形成方法
KR101056251B1 (ko) 반도체 소자의 패터닝 방법
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
KR100262667B1 (ko) 반도체장치제조방법
TW594448B (en) Overlay mark and method for making the same
KR100734079B1 (ko) 리소그라피 공정에서의 오버레이 측정 방법
KR20020009880A (ko) 오버레이 키 형성 방법
KR100618689B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
KR20080061869A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR20010003468A (ko) 반도체 소자의 오버레이 측정패턴 형성방법
KR20050035361A (ko) 정렬키 형성방법
KR20050091869A (ko) 반도체소자의 정렬마크 및 그 형성방법
JP2007184345A (ja) 半導体装置及びその製造方法、合わせ検査マーク

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee