KR100469910B1 - 노광마스크 및 반도체소자의 형성방법 - Google Patents

노광마스크 및 반도체소자의 형성방법 Download PDF

Info

Publication number
KR100469910B1
KR100469910B1 KR10-2002-0042460A KR20020042460A KR100469910B1 KR 100469910 B1 KR100469910 B1 KR 100469910B1 KR 20020042460 A KR20020042460 A KR 20020042460A KR 100469910 B1 KR100469910 B1 KR 100469910B1
Authority
KR
South Korea
Prior art keywords
forming
box
exposure
exposure mask
area
Prior art date
Application number
KR10-2002-0042460A
Other languages
English (en)
Other versions
KR20040008771A (ko
Inventor
권기성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0042460A priority Critical patent/KR100469910B1/ko
Publication of KR20040008771A publication Critical patent/KR20040008771A/ko
Application granted granted Critical
Publication of KR100469910B1 publication Critical patent/KR100469910B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 노광마스크 및 반도체소자의 형성방법에 관한 것으로,
서로 다른 층을 형성하는 마스크의 레이아웃이 동일한 경우 하나의 마스크를 이용하여 실시할 수 있도록 하는 노광마스크를 이용하여 패터닝을 용이하게 실시하여 마스크의 생산 단가를 절감하고 그에 따른 생산성을 향상시키는 기술이다.

Description

노광마스크 및 반도체소자의 형성방법{A exposure mask and A method for forming a semiconductor device}
본 발명은 노광마스크 및 반도체소자의 형성방법에 관한 것으로, 특히 동일한 레이아웃을 갖는 두 층의 노광 공정을 하나의 마스크를 이용하여 실시할 수 있도록 함으로써 소자의 생산성을 향상시킬 수 있는 기술에 관한 것이다.
도 1a 및 도 1b 는 콘택플러그 형성공정을 도시한 반도체소자의 형성방법을 도시한 단면도 및 평면도이다.
도 1b를 참조하면, 랜딩 플러그 폴리를 형성하기 위하여 콘택마스크를 이용한 사진식각공정을 이용하여 하부절연층을 식각함으로써 랜딩 플러그 콘택홀을 형성하고 이를 매립하는 플러그 폴리를 증착하고 패터닝하여 랜딩 플러그 폴리를 형성한 다음 그 상부를 평탄화시키는 층간절연막(15)을 형성하고 콘택마스크를 이용한 사진식각공정으로 상기 랜딩 플러그 폴리를 노출시키는 콘택홀(13)을 형성한다.
이때, 상기 하부절연층과 층간절연막(15)에 형성된 콘택홀은 동일한 레이아웃을 갖는 두 개의 마스크를 이용하여 실시한 것이다.
도 2 의 일측은 저장전극 콘택마스크를 이용한 노광 공정후 감광막을 도시한 셈사진이고, 타측은 저장전극 마스크를 이용한 노광 공정후 감광막을 도시한 셈사진으로서, 저장전극 콘택마스크와 저장전극 마스크의 레이아웃이 동일함을 도시한다.
상기한 바와 같이 종래기술에 따른 노광마스크 및 반도체소자의 형성방법은, 레이아웃이 동일한 두 개의 마스크를 이용하여 두 단계의 공정을 진행하므로 소자의 제조 공정의 효율을 저하시키고 그에 따른 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 서로 다른 층을 형성하는 마스크의 레이아웃이 동일한 경우 하나의 마스크를 이용하여 실시할 수 있도록 하는 노광마스크와 이를 이용한 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1a 는 종래기술에 따른 노광마스크를 부분적으로 도시한 단면도.
도 1b 는 종래기술에 따라 형성된 반도체소자를 부분적으로 도시한 단면도.
도 2 는 종래기술에 따라 저장전극 콘택마스크와 저장전극 마스크를 이용한 노광 공정으로 노광된 감광막을 각각 도시한 셈사진.
도 3 은 본 발명에 따라 디자인된 노광마스크를 도시한 평면도.
도 4a 내지 도 4c 는 본 발명에 따른 반도체소자의 형성 공정 중 정렬도를 측정하는 방법을 도시한 평면도 및 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 랜딩 플러그 폴리 13 : 콘택홀
15 : 층간절연막 21 : 제1영역
23 : 프레임 25,29 : 버니어
27 : 제2영역 31 : 제1층
33 : 안박스 35 : 층간절연막
37 : 바깥박스
이상의 목적을 달성하기 위해 본 발명에 따른 노광마스크는,
필드의 좌우측에 프레임이 형성된 제1 영역과,
상기 프레임의 상,하측 각각에 2개씩 형성되는 8 개의 버니어 ( vernier ) 와,
상기 제1 영역의 외부에 사각 테두리 형태로 구비되는 제2 영역과,
상기 제2 영역의 각 변에 각각 두 개씩 8개가 구비되는 버니어로 구성되는 것과,
상기 제1 영역의 버니어와 제2 영역의 버니어는 박스인박스 형태의 측정마크를 형성할 수 있는 크기로 각각 형성되되,
상기 제1 영역의 버니어는 안박스로 형성되고 상기 제2 영역의 버니어는 바깥박스를 형성되는 것을 특징으로 한다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
상기 노광마스크의 제1 영역을 노광마스크로 사용하여 반도체기판 상에 형성된 제1층에 안박스를 정의하는 동시에 필드 상에 제1패턴을 형성하는 공정과,
전체표면상부에 층간절연막을 형성하고 상기 제1영역을 하나의 노광마스크로 사용하는 제1노광공정과, 청구항 1 항에 따른 노광마스크의 제1영역 및 제2영역을 하나의 노광마스크로 사용하는 제2노광공정으로 상기 제2층에 바깥박스를 정의하여 박스인박스 형태의 측정마크를 형성하되, 필드 영역에 제2패턴을 형성하는 공정을 포함하는 것과,
상기 제1노광공정이 형성되는 안박스는 제2노광공정으로 인하여 제거되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 노광마스크를 도시한 평면도이다.
도 3을 참조하면,
상기 노광마스크는
이미지 필드의 좌우측에 프레임 ( frame )(23) 이 형성된 제1 영역(21)과,
상기 프레임(23)의 상,하측 각각 2개씩 형성되는 8개의 버니어 ( vernier )(25) 와,
상기 제1 영역(21)의 외부에 사각 테두리 형태로 구비되는 제2 영역(27)과,
상기 제2 영역(27)의 각 변에 각각 두 개씩 8개가 구비되는 버니어(29)로 구성된다.
이때, 상기 제1 영역(21)의 버니어(25)와 제2 영역(27)의 버니어는 박스인박스 형태의 측정마크를 형성할 수 있는 크기로 형성된 것이다.
여기서, 상기 제1 영역(21)의 버니어(25)는 안박스를 형성하게 되고 상기 제2 영역(27)의 버니어는 바깥박스를 형성하게 된다.
도 4a 내지 도 4c 는 본 발명에 따른 반도체소자의 형성방법을 도시한 평면도 및 단면도이다.
상기 도 4a 는, 상기 도 3 의 노광마스크를 이용하여 형성되는 한쌍의 필드를 도시한 평면도로서, 박스인박스 형태의 측정마크가 구성됨을 도시한다.
이때, 상기 측정마크는 제1층과 동일한 레이아웃을 갖는 제2층의 노광공정시 기준으로 삼기 위한 것이다.
상기 도 4b 는 도 4a 의 ⓐ 부분에 형성된 박스인박스 측정마크의 평면도이고, 상기 도 4c 는 상기 도 4b 의 측정마크를 도시한 단면도이다.
도 4b 및 도 4c를 참조하면, 상기 도 3 의 제1 영역(21)을 노광마스크로 사용하여 반도체기판 상에 형성된 제1층(31)에 안박스(33)를 정의한다.
그리고, 그 상부에 층간절연막(35)을 형성하고 상기 제1영역(21)을 하나의 노광마스크로 사용하는 제1노광공정과, 상기 제1영역(21)을 포함하는 제2영역(27)을 하나의 노광마스크로 사용하는 제2노광공정으로 상기 제2층에 바깥박스(37)를 정의하여 박스인박스 형태의 측정마크를 형성한다.
이때, 상기 제2노광공정시 제1영역(21)에 의해 형성되는 안박스는 제2노광공정시 노광되어 바깥박스만이 제2층에 형성되게 된다.
본 발명은 상기 측정마크를 이용한 정렬공정시 필드영역에서 제1층은 저장전극 콘택홀을 형성하고 제2층은 저장전극을 형성하는 공정에 적용할 할 수 있다.
본 발명에 따른 제1노광공정과 제2노광공정에 따른 중첩정확도는 다음과 같이 두 번의 중첩도 측정값에 의해 정확하게 측정할 수 있다.
첫 번째, 상·하의 외각 지역 버니어에 의한 중첩도 측정값은
dx = (offsetx2-offsetx1)+(magx2-magx1)*X-(Rotx2+Rotx1)*Y
으로 측정된다.
두번째, 좌·우의 외각 지역 버니어에 의한 중첩도 측정값은
dx = (offsetx2-offsetx1)+(magx2+magx1)*X-(Rotx2-Rotx1)*Y
으로 측정된다.
( 단, offset 은 좌·우측으로의 오정렬 정도, Mag 는 필드의 원점에서 필드의 거리에 비례하는 상수 ( x 축 방향 ), Rot 는 필드의 원점에서 필드의 거리에 비례하는 상수 ( y 축 방향 ) )
이상에서 설명한 바와 같이 본 발명에 따른 노광마스크 및 반도체소자의 형성방법은, 하나의 노광마스크를 레이아웃이 동일한 두 개의 층을 노광하는 이중노광방법으로 예정된 소자를 형성하여 마스크 생산 단가를 절감할 수 있고 그에 따른 소자의 생산성을 향상시키는 효과를 제공한다.

Claims (5)

  1. 필드의 좌우측에 프레임이 형성된 제1 영역과,
    상기 프레임의 상,하측 각각에 2개씩 형성되는 8 개의 버니어 ( vernier ) 와,
    상기 제1 영역의 외부에 사각 테두리 형태로 구비되는 제2 영역과,
    상기 제2 영역의 각 변에 각각 두 개씩 8개가 구비되는 버니어로 구성되되, 제1영역의 버니어와 제2영역의 버니어가 박스인박스 측정마크의 안박스와 바깥박스 크기로 각각 형성되는 것을 특징으로 하는 노광마스크.
  2. 삭제
  3. 삭제
  4. 청구항 1 항에 따른 노광마스크의 제1 영역을 노광마스크로 사용하여 반도체기판 상에 형성된 제1층에 안박스를 정의하는 동시에 필드 상에 제1패턴을 형성하는 공정과,
    전체표면상부에 층간절연막을 형성하고 상기 제1영역을 하나의 노광마스크로 사용하는 제1노광공정과, 청구항 1 항에 따른 노광마스크의 제1영역 및 제2영역을 하나의 노광마스크로 사용하는 제2노광공정으로 상기 제2층에 바깥박스를 정의하여 박스인박스 형태의 측정마크를 형성하되, 필드 영역에 제2패턴을 형성하는 공정을 포함하는 반도체소자의 형성방법.
  5. 제 4 항에 있어서,
    상기 제1노광공정이 형성되는 안박스는 제2노광공정으로 인하여 제거되는 것을 특징으로 하는 반도체소자의 형성방법.
KR10-2002-0042460A 2002-07-19 2002-07-19 노광마스크 및 반도체소자의 형성방법 KR100469910B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042460A KR100469910B1 (ko) 2002-07-19 2002-07-19 노광마스크 및 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042460A KR100469910B1 (ko) 2002-07-19 2002-07-19 노광마스크 및 반도체소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20040008771A KR20040008771A (ko) 2004-01-31
KR100469910B1 true KR100469910B1 (ko) 2005-02-02

Family

ID=37317795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042460A KR100469910B1 (ko) 2002-07-19 2002-07-19 노광마스크 및 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR100469910B1 (ko)

Also Published As

Publication number Publication date
KR20040008771A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US6664028B2 (en) Method of forming opening in wafer layer
JP2001044094A (ja) 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
KR100505690B1 (ko) 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US7432605B2 (en) Overlay mark, method for forming the same and application thereof
US6680163B2 (en) Method of forming opening in wafer layer
JP2001092109A (ja) フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
CN111199981B (zh) 阵列基板及其制备方法、显示装置
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US7063921B2 (en) Photomask, in particular alternating phase shift mask, with compensation structure
US7684040B2 (en) Overlay mark and application thereof
KR20090103147A (ko) 반도체 소자의 형성 방법
US20220392768A1 (en) Patterning method and overlay mesurement method
KR20110101404A (ko) 반도체 소자의 제조 방법
KR100527558B1 (ko) 반도체소자의 중첩마크 형성방법
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
JP4589681B2 (ja) 半導体デバイスの形成方法
KR20120005253A (ko) 반도체 메모리 디바이스의 오버레이 버니어
TWI424466B (zh) 疊合標記及其製作方法
KR100881813B1 (ko) 반도체소자의 중첩마크 형성방법
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법
KR100567061B1 (ko) X/y 방향간 단차 최소화용 멀티 버어니어의 제조방법
KR20020002762A (ko) 반도체소자의 중첩정밀도 측정마크
KR100232216B1 (ko) 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee