JP2001044094A - 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置 - Google Patents
重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置Info
- Publication number
- JP2001044094A JP2001044094A JP11213720A JP21372099A JP2001044094A JP 2001044094 A JP2001044094 A JP 2001044094A JP 11213720 A JP11213720 A JP 11213720A JP 21372099 A JP21372099 A JP 21372099A JP 2001044094 A JP2001044094 A JP 2001044094A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- lower layer
- shaped
- overlay
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24851—Intermediate layer is discontinuous or differential
Abstract
(57)【要約】
【課題】 微細かつ高密度の回路パターンの形成におい
ても、多層回路パターンを高い重ね合わせ精度で歩留ま
りよく形成する。 【解決手段】 積層されるパターンの重ね合わせ精度の
測定や露光時のアライメントに用いられる重ね合わせ用
マークにおいて、回路パターンが形成される層の所定箇
所に溝あるいは窪みを彫り込んで形成されたマークパタ
ーンが、この層の熱伸縮により変形しないようにこのマ
ークパターンを取り囲む溝パターンを設ける。
ても、多層回路パターンを高い重ね合わせ精度で歩留ま
りよく形成する。 【解決手段】 積層されるパターンの重ね合わせ精度の
測定や露光時のアライメントに用いられる重ね合わせ用
マークにおいて、回路パターンが形成される層の所定箇
所に溝あるいは窪みを彫り込んで形成されたマークパタ
ーンが、この層の熱伸縮により変形しないようにこのマ
ークパターンを取り囲む溝パターンを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置や液晶
パネル等の製造時のリソグラフィ工程において、基板上
に形成されたパターン同士の重ね合わせ精度の測定や、
露光時のマスクとウェハとの重ね合わせ時のアライメン
トに用いられる重ね合わせ用マークに関する。また、こ
れらのマークを用いた重ね合わせ精度測定方法およびア
ライメント方法、さらにこれらのマークが形成された基
板を有する半導体装置に関する。
パネル等の製造時のリソグラフィ工程において、基板上
に形成されたパターン同士の重ね合わせ精度の測定や、
露光時のマスクとウェハとの重ね合わせ時のアライメン
トに用いられる重ね合わせ用マークに関する。また、こ
れらのマークを用いた重ね合わせ精度測定方法およびア
ライメント方法、さらにこれらのマークが形成された基
板を有する半導体装置に関する。
【０００２】
【従来の技術】半導体装置や液晶パネル等の製造時に用
いるリソグラフィ技術においては、微細パターンを正確
に形成すると同時に、この微細パターンを下地層に精度
よく重ね合わせることが重要となる。
いるリソグラフィ技術においては、微細パターンを正確
に形成すると同時に、この微細パターンを下地層に精度
よく重ね合わせることが重要となる。
【０００３】このため、これらの製造プロセスのフォト
リソグラフィ工程では、第１の回路パターン上に第２の
回路パターンを重ね合わせて形成する際、露光時におい
てはマスクとウェハとの重ね合わせのアライメントを行
い、露光・現像によりパターニングを行った後において
は形成されたパターン同士の重ね合わせ精度の測定を行
っている。
リソグラフィ工程では、第１の回路パターン上に第２の
回路パターンを重ね合わせて形成する際、露光時におい
てはマスクとウェハとの重ね合わせのアライメントを行
い、露光・現像によりパターニングを行った後において
は形成されたパターン同士の重ね合わせ精度の測定を行
っている。
【０００４】形成されたパターン同士の重ね合わせ精度
の測定においては、重ね合わせ精度が不良のもの、すな
わち重ね合わせズレが一定値以上のものを除去すること
で良品率の向上を図っている。よって、重ね合わせ精度
を正確に測定することが重要である。
の測定においては、重ね合わせ精度が不良のもの、すな
わち重ね合わせズレが一定値以上のものを除去すること
で良品率の向上を図っている。よって、重ね合わせ精度
を正確に測定することが重要である。
【０００５】この重ね合わせ精度を測定するため、従来
から種々のパターンを有する重ね合わせ用マークが利用
されてきた（特開平９−２５１９４５号、特開平１０−
１６０４１３号公報等）。代表例をそれぞれ平面図と断
面図からなる図１２〜図１５に示す。図１２はボックス
インボックス型マーク、図１３はフレームインボックス
型マーク、図１４はフレームインフレーム型マーク、図
１５はバーインバー型マークを示す。
から種々のパターンを有する重ね合わせ用マークが利用
されてきた（特開平９−２５１９４５号、特開平１０−
１６０４１３号公報等）。代表例をそれぞれ平面図と断
面図からなる図１２〜図１５に示す。図１２はボックス
インボックス型マーク、図１３はフレームインボックス
型マーク、図１４はフレームインフレーム型マーク、図
１５はバーインバー型マークを示す。
【０００６】ボックスインボックス型マークは、図１２
に示すように、上面が四角形の凹状の下層パターン１
と、その内側に形成され下層パターン１よりも小さい上
面が四角形の上層パターン２を有している。
に示すように、上面が四角形の凹状の下層パターン１
と、その内側に形成され下層パターン１よりも小さい上
面が四角形の上層パターン２を有している。
【０００７】フレームインボックス型マークは、図１３
に示すように、上面が四角形の枠状の下層パターン１
と、その内側に形成され下層パターン１よりも小さい上
面が四角形の上層パターン２を有している。
に示すように、上面が四角形の枠状の下層パターン１
と、その内側に形成され下層パターン１よりも小さい上
面が四角形の上層パターン２を有している。
【０００８】フレームインフレーム型マークは、図１４
に示すように、上面が四角形の枠状の下層パターン１
と、その内側に形成され下層パターン１よりも小さい上
面が四角形の枠状の上層パターン２を有している。
に示すように、上面が四角形の枠状の下層パターン１
と、その内側に形成され下層パターン１よりも小さい上
面が四角形の枠状の上層パターン２を有している。
【０００９】バーインバー型マークは、図１５に示すよ
うに、棒状のパターンが四角形の各辺の位置に配置され
た下層パターン１と、その内側に同様な形状の上層パタ
ーン２を有している。
うに、棒状のパターンが四角形の各辺の位置に配置され
た下層パターン１と、その内側に同様な形状の上層パタ
ーン２を有している。
【００１０】これらのマークはいずれも、下層パターン
１は下地層３を彫り込んで形成され、上層パターン２
は、下地層３上に積層された上層４上に形成されたレジ
スト層で形成されている。
１は下地層３を彫り込んで形成され、上層パターン２
は、下地層３上に積層された上層４上に形成されたレジ
スト層で形成されている。
【００１１】上層パターン２は、図１２及び図１３にそ
れぞれ示すボックスインボックス型マーク及びフレーム
インボックス型マークにおいては四角形のレジストブロ
ックを上層４上に積層して形成されている。この上層パ
ターンには、レジスト層に多角形の凹部（窪み）あるい
は開口部を設けて形成されているものもある。図１４及
び図１５にそれぞれ示すフレームインフレーム型マーク
及びバーインバー型マークにおいては、上層パターンは
レジスト層２ａに枠状や棒状の溝パターンを彫り込んで
形成されている。この上層パターンには、枠状や棒状の
レジストブロックで形成されているものもある。
れぞれ示すボックスインボックス型マーク及びフレーム
インボックス型マークにおいては四角形のレジストブロ
ックを上層４上に積層して形成されている。この上層パ
ターンには、レジスト層に多角形の凹部（窪み）あるい
は開口部を設けて形成されているものもある。図１４及
び図１５にそれぞれ示すフレームインフレーム型マーク
及びバーインバー型マークにおいては、上層パターンは
レジスト層２ａに枠状や棒状の溝パターンを彫り込んで
形成されている。この上層パターンには、枠状や棒状の
レジストブロックで形成されているものもある。
【００１２】このような重ね合わせ用マークを用いて重
ね合わせ精度を測定する場合、まず、下地層３に下層パ
ターン１を形成し、この下地層３上に上層４を形成した
後、その上に積層したレジスト層に上層パターン２を形
成し、これら下層パターン１と上層パターン２を用いて
重ね合わせ精度を測定する。重ね合わせ精度の測定は、
通常、光学式画像処理方式の重ね合わせ測定装置を用
い、重ね合わせ精度測定用マークからの反射光の光強度
プロファイルを測定することにより行う。この光強度プ
ロファイルから下層パターン及び上層パターンの中心位
置をそれぞれ算出し、これらの中心位置間のズレを重ね
合わせ精度とする。
ね合わせ精度を測定する場合、まず、下地層３に下層パ
ターン１を形成し、この下地層３上に上層４を形成した
後、その上に積層したレジスト層に上層パターン２を形
成し、これら下層パターン１と上層パターン２を用いて
重ね合わせ精度を測定する。重ね合わせ精度の測定は、
通常、光学式画像処理方式の重ね合わせ測定装置を用
い、重ね合わせ精度測定用マークからの反射光の光強度
プロファイルを測定することにより行う。この光強度プ
ロファイルから下層パターン及び上層パターンの中心位
置をそれぞれ算出し、これらの中心位置間のズレを重ね
合わせ精度とする。
【００１３】一方、複数種のマスクに形成された回路パ
ターンを、ステッパや電子ビーム露光装置等の露光装置
を用いて半導体ウェハに転写する露光工程においては、
転写された回路パターン相互間の位置ズレを防止するた
め、マスクとウェハの位置を高い精度で重ね合わせる、
すなわちアライメント精度を向上させることが重要であ
る。
ターンを、ステッパや電子ビーム露光装置等の露光装置
を用いて半導体ウェハに転写する露光工程においては、
転写された回路パターン相互間の位置ズレを防止するた
め、マスクとウェハの位置を高い精度で重ね合わせる、
すなわちアライメント精度を向上させることが重要であ
る。
【００１４】ウェハとマスクとのアライメント方法とし
ては例えば、ウェハ上の所定の位置を確認するための重
ね合わせ用マーク（アライメント用マーク）をウェハ上
に形成し、このアライメント用マークに光あるいは電子
ビームを照射し、このアライメント用マークからの回折
光や反射電子を利用してアライメント用マークの位置を
認識し、この認識した位置に基づいてＸ−Ｙステージを
移動して位置合わせを行う。このようなアライメント用
マークは、例えば図１６に示すような、ウェハのダイシ
ングライン等の所定の位置に、下地層をエッチングによ
り彫り込んで形成された棒状の溝からなるラインアンド
スペースパターン（図１６（ａ））や、正方形の窪みが
ライン状に配列したパターンが複数平行配列されたパタ
ーン（図１６（ｂ））等がある（特開昭６４−４２１２
８号公報、特開平１０−４０４４号公報等）。このよう
な溝や窪みからなるアライメント用マークの位置を認識
してアライメントを行う。
ては例えば、ウェハ上の所定の位置を確認するための重
ね合わせ用マーク（アライメント用マーク）をウェハ上
に形成し、このアライメント用マークに光あるいは電子
ビームを照射し、このアライメント用マークからの回折
光や反射電子を利用してアライメント用マークの位置を
認識し、この認識した位置に基づいてＸ−Ｙステージを
移動して位置合わせを行う。このようなアライメント用
マークは、例えば図１６に示すような、ウェハのダイシ
ングライン等の所定の位置に、下地層をエッチングによ
り彫り込んで形成された棒状の溝からなるラインアンド
スペースパターン（図１６（ａ））や、正方形の窪みが
ライン状に配列したパターンが複数平行配列されたパタ
ーン（図１６（ｂ））等がある（特開昭６４−４２１２
８号公報、特開平１０−４０４４号公報等）。このよう
な溝や窪みからなるアライメント用マークの位置を認識
してアライメントを行う。
【００１５】
【発明が解決しようとする課題】しかしながら、近年、
素子の微細化・高密度化に伴い、重ね合わせ精度に対す
る要求水準がますます高まるにつれ、上記従来の重ね合
わせ用マークでは、重ね合わせ精度の測定やアライメン
トを十分に正確に行うことが困難となってきた。
素子の微細化・高密度化に伴い、重ね合わせ精度に対す
る要求水準がますます高まるにつれ、上記従来の重ね合
わせ用マークでは、重ね合わせ精度の測定やアライメン
トを十分に正確に行うことが困難となってきた。
【００１６】一般に、重ね合わせ用マークはダイシング
ラインに形成されるが、素子の高密度化が進むにつれ、
この重ね合わせ用マークは、回路パターンとますます近
接して形成されるようになった。回路パターンと近接し
て形成された重ね合わせ用マークは、マーク周辺におい
て構造的な環境の違いが生じ、製造工程中の加熱によっ
てマークが形成されている層の熱伸縮が生じた場合、こ
の構造的な環境の違いに起因する伸縮量の違いによって
重ね合わせ用マークが不均一に変形する。この熱伸縮に
よる変形は、重ね合わせ用マークが形成される層がＢＰ
ＳＧ膜やＣＶＤシリコン酸化膜等のアモルファス構造を
有する膜において著しい。このような重ね合わせ用マー
クの変形は、重ね合わせ精度の測定精度やアライメント
精度を低下させ、製品の歩留まりや品質の低下を招き、
微細化が進む近年においてますます深刻な問題となって
きた。
ラインに形成されるが、素子の高密度化が進むにつれ、
この重ね合わせ用マークは、回路パターンとますます近
接して形成されるようになった。回路パターンと近接し
て形成された重ね合わせ用マークは、マーク周辺におい
て構造的な環境の違いが生じ、製造工程中の加熱によっ
てマークが形成されている層の熱伸縮が生じた場合、こ
の構造的な環境の違いに起因する伸縮量の違いによって
重ね合わせ用マークが不均一に変形する。この熱伸縮に
よる変形は、重ね合わせ用マークが形成される層がＢＰ
ＳＧ膜やＣＶＤシリコン酸化膜等のアモルファス構造を
有する膜において著しい。このような重ね合わせ用マー
クの変形は、重ね合わせ精度の測定精度やアライメント
精度を低下させ、製品の歩留まりや品質の低下を招き、
微細化が進む近年においてますます深刻な問題となって
きた。
【００１７】このような重ね合わせ用マークが変形した
状態を、図１３に示したフレームインボックス型の重ね
合わせ用マークを例として図１７に模式的に示した。図
１７（ａ）は平面図であり、図１７（ｂ）は図１７
（ａ）のＡ−Ａ線断面図である。
状態を、図１３に示したフレームインボックス型の重ね
合わせ用マークを例として図１７に模式的に示した。図
１７（ａ）は平面図であり、図１７（ｂ）は図１７
（ａ）のＡ−Ａ線断面図である。
【００１８】下層パターン１の左側部分１ａの近傍には
重ね合わせ用マーク以外のパターンは存在しないが、下
層パターン１の右側部分１ｂには周辺回路パターン５が
近接している。このようなパターン配置において加熱が
行われた場合、下層パターン１ｂと周辺回路パターン５
間の小さく区切られた領域の下地層の熱収縮量に比べ
て、下層パターン１ａの左側の領域の下地層の熱収縮量
が大きいため、下層パターン１ａは大きく変形する。そ
の結果、下層パターン１の正確な位置が認識できず、重
ね合わせ精度の測定精度が低下する。このような現象
は、ボックスインボックス型マーク、フレームインフレ
ーム型マーク、バーインバー型マーク、アライメント用
マークについても同様に発生する。
重ね合わせ用マーク以外のパターンは存在しないが、下
層パターン１の右側部分１ｂには周辺回路パターン５が
近接している。このようなパターン配置において加熱が
行われた場合、下層パターン１ｂと周辺回路パターン５
間の小さく区切られた領域の下地層の熱収縮量に比べ
て、下層パターン１ａの左側の領域の下地層の熱収縮量
が大きいため、下層パターン１ａは大きく変形する。そ
の結果、下層パターン１の正確な位置が認識できず、重
ね合わせ精度の測定精度が低下する。このような現象
は、ボックスインボックス型マーク、フレームインフレ
ーム型マーク、バーインバー型マーク、アライメント用
マークについても同様に発生する。
【００１９】そこで本発明の目的は、微細かつ高密度の
回路パターンの形成においても、多層回路パターンを高
い重ね合わせ精度で歩留まりよく形成することにある。
回路パターンの形成においても、多層回路パターンを高
い重ね合わせ精度で歩留まりよく形成することにある。
【００２０】
【課題を解決するための手段】本発明は、回路パターン
が形成される層の所定箇所に溝あるいは窪みを彫り込ん
で形成されたマークパターンと、該層の熱伸縮による該
マークパターンの変形を防止できるように該マークパタ
ーンを取り囲む溝パターンを有することを特徴とする重
ね合わせ用マークに関する。
が形成される層の所定箇所に溝あるいは窪みを彫り込ん
で形成されたマークパターンと、該層の熱伸縮による該
マークパターンの変形を防止できるように該マークパタ
ーンを取り囲む溝パターンを有することを特徴とする重
ね合わせ用マークに関する。
【００２１】また本発明は、第１の回路パターン上に第
２の回路パターンを形成する際の重ね合わせ精度を測定
するために用いられる重ね合わせ用マークであって、第
１の回路パターンが形成される第１の層の所定箇所に溝
あるいは窪みを彫り込んで形成された第１の下層パター
ンと、第２の回路パターンが形成される第２の層の所定
箇所に形成された上層パターンを有し、さらに、第１の
層に第１の下層パターンを取り囲むように枠状の溝を彫
り込んで形成された、重ね合わせ精度の測定には用いら
れない第２の下層パターンを有することを特徴とする重
ね合わせ用マークに関する。
２の回路パターンを形成する際の重ね合わせ精度を測定
するために用いられる重ね合わせ用マークであって、第
１の回路パターンが形成される第１の層の所定箇所に溝
あるいは窪みを彫り込んで形成された第１の下層パター
ンと、第２の回路パターンが形成される第２の層の所定
箇所に形成された上層パターンを有し、さらに、第１の
層に第１の下層パターンを取り囲むように枠状の溝を彫
り込んで形成された、重ね合わせ精度の測定には用いら
れない第２の下層パターンを有することを特徴とする重
ね合わせ用マークに関する。
【００２２】また本発明は、第１の回路パターン上に第
２の回路パターンを形成するためのフォトリソグラフィ
工程の露光工程においてウェハとマスクとの重ね合わせ
位置を認識し決定するアライメントのために用いられる
重ね合わせ用マークであって、第１の回路パターンが形
成される層の所定箇所に溝あるいは窪みを彫り込んで形
成された第１のパターンと、第１のパターンを取り囲む
ように枠状の溝を彫り込んで形成された、アライメント
には用いられない第２のパターンを有することを特徴と
する重ね合わせ用マークに関する。
２の回路パターンを形成するためのフォトリソグラフィ
工程の露光工程においてウェハとマスクとの重ね合わせ
位置を認識し決定するアライメントのために用いられる
重ね合わせ用マークであって、第１の回路パターンが形
成される層の所定箇所に溝あるいは窪みを彫り込んで形
成された第１のパターンと、第１のパターンを取り囲む
ように枠状の溝を彫り込んで形成された、アライメント
には用いられない第２のパターンを有することを特徴と
する重ね合わせ用マークに関する。
【００２３】また本発明は、上記本発明の重ね合わせ用
マークが形成された基板を有する半導体装置に関する。
マークが形成された基板を有する半導体装置に関する。
【００２４】また本発明は、第１の回路パターン上に第
２の回路パターンを形成する際の重ね合わせ精度の測定
において、上記本発明の重ね合わせ用マークを用い、重
ね合わせ位置の認識時に少なくとも最外周の下層パター
ンを利用しないことを特徴とする重ね合わせ精度測定方
法に関する。
２の回路パターンを形成する際の重ね合わせ精度の測定
において、上記本発明の重ね合わせ用マークを用い、重
ね合わせ位置の認識時に少なくとも最外周の下層パター
ンを利用しないことを特徴とする重ね合わせ精度測定方
法に関する。
【００２５】また本発明は、第１の回路パターン上に第
２の回路パターンを形成するためのフォトリソグラフィ
工程の露光工程におけるウェハとマスクとの重ね合わせ
位置を認識し決定するアライメントにおいて、上記本発
明の重ね合わせ用マークを用い、重ね合わせ位置の認識
時に少なくとも最外周のパターンを利用しないことを特
徴とするアライメント方法に関する。
２の回路パターンを形成するためのフォトリソグラフィ
工程の露光工程におけるウェハとマスクとの重ね合わせ
位置を認識し決定するアライメントにおいて、上記本発
明の重ね合わせ用マークを用い、重ね合わせ位置の認識
時に少なくとも最外周のパターンを利用しないことを特
徴とするアライメント方法に関する。
【００２６】
【発明の実施の形態】以下、本発明の好適な実施の形態
を挙げて詳細に説明する。
を挙げて詳細に説明する。
【００２７】第１の実施の形態 本発明の重ね合わせ用マークは、第１の回路パターンが
形成される下地層に溝を彫り込んで形成された第１の下
層パターンと、下地層の熱伸縮による第１の下層パター
ンの変形を防止できるように第１の下層パターンを取り
囲み、下地層に溝を彫り込んで形成された枠状の第２の
下層パターンを有している。
形成される下地層に溝を彫り込んで形成された第１の下
層パターンと、下地層の熱伸縮による第１の下層パター
ンの変形を防止できるように第１の下層パターンを取り
囲み、下地層に溝を彫り込んで形成された枠状の第２の
下層パターンを有している。
【００２８】この一実施形態として、本発明をフレーム
インボックス型マークに適用した例を図１を用いて説明
する。図１（ａ）は平面図であり、図１（ｂ）は図１
（ａ）のＡ−Ａ線断面図である。なお、図１（ａ）は変
形前のマーク、図１（ｂ）は熱収縮による変形後のマー
クを示し、図２〜図４においても同様である。
インボックス型マークに適用した例を図１を用いて説明
する。図１（ａ）は平面図であり、図１（ｂ）は図１
（ａ）のＡ−Ａ線断面図である。なお、図１（ａ）は変
形前のマーク、図１（ｂ）は熱収縮による変形後のマー
クを示し、図２〜図４においても同様である。
【００２９】図１に示すように、本実施形態の重ね合わ
せ用マークでは、下地層３に溝を彫り込んで形成された
枠状の第１の下層パターン１を、同様に溝を彫り込んで
形成された枠状の第２の下層パターン２１で取り囲んで
いる。
せ用マークでは、下地層３に溝を彫り込んで形成された
枠状の第１の下層パターン１を、同様に溝を彫り込んで
形成された枠状の第２の下層パターン２１で取り囲んで
いる。
【００３０】このような第２の下層パターン２１が形成
されたパターン配置にすることによって、第１の下層パ
ターン１の外周付近は、重ね合わせ用マークに近接した
周辺回路パターンの配置に関わらず構造的環境が一定と
なる。図１に示すような構造的環境、すなわち、第１の
下層パターン１のパターン部分１ａの近傍には周辺回路
パターンが存在せず、第１の下層パターン１のパターン
部分１ｂの右側には周辺回路パターン５が近接するよう
な、マーク周囲の構造的環境が不均一なパターンレイア
ウトにおいて、下地層３が熱収縮するような熱が加わっ
た場合、第２の下層パターン２１のパターン部分２１ａ
が熱収縮により変形し、第２の下層パターンの内側での
収縮が緩和されるため、第１の下層パターン１のパター
ン部分１ａについてはその変形が防止される。位置合わ
せ精度の測定においては、変形した第２の下層パターン
２１は用いず、変形が防止された第１の下層パターン１
と上層パターン２を用いる。これにより、位置合わせ精
度の測定を高い精度で行うことができ、良品率を高める
ことができる。なお、図１（ｂ）においては、下地層３
が熱により収縮する場合を示したが、下地層３が熱によ
り膨張する場合は、第２の下層パターン２１の溝幅を適
度に大きくすることによって、この溝幅分だけ下地層３
の膨張量を吸収・緩和することができ、内側の第１の下
層パターンの変形を防止することができる。
されたパターン配置にすることによって、第１の下層パ
ターン１の外周付近は、重ね合わせ用マークに近接した
周辺回路パターンの配置に関わらず構造的環境が一定と
なる。図１に示すような構造的環境、すなわち、第１の
下層パターン１のパターン部分１ａの近傍には周辺回路
パターンが存在せず、第１の下層パターン１のパターン
部分１ｂの右側には周辺回路パターン５が近接するよう
な、マーク周囲の構造的環境が不均一なパターンレイア
ウトにおいて、下地層３が熱収縮するような熱が加わっ
た場合、第２の下層パターン２１のパターン部分２１ａ
が熱収縮により変形し、第２の下層パターンの内側での
収縮が緩和されるため、第１の下層パターン１のパター
ン部分１ａについてはその変形が防止される。位置合わ
せ精度の測定においては、変形した第２の下層パターン
２１は用いず、変形が防止された第１の下層パターン１
と上層パターン２を用いる。これにより、位置合わせ精
度の測定を高い精度で行うことができ、良品率を高める
ことができる。なお、図１（ｂ）においては、下地層３
が熱により収縮する場合を示したが、下地層３が熱によ
り膨張する場合は、第２の下層パターン２１の溝幅を適
度に大きくすることによって、この溝幅分だけ下地層３
の膨張量を吸収・緩和することができ、内側の第１の下
層パターンの変形を防止することができる。
【００３１】本実施形態の重ね合わせ用マークの形成
は、まず、下地層３に第１の回路パターンを形成すると
同時に、同じ下地層３のダイシングライン等の領域の所
定箇所にエッチング等により溝を彫り込んで第１の下層
パターン１及び第２の下層パターン２１を形成する。次
に、第２の回路パターンを形成するための上層４を積層
し、続いてこの上層４上にレジスト層を積層する。次
に、このレジスト層を第２の回路パターンを形成するた
めにパターニングすると同時に、第１及び第２の下層パ
ターン１、２１付近のレジスト層を正方形または矩形等
の多角形にパターニングして第１の下層パターン１の内
側にレジストからなる上層パターン２を形成する。上層
パターン２は、図１に示すような上面からみた形状が多
角形のレジストブロックで形成してもよいし、図６
（ａ）に示すようにレジスト層２ａに上面からみた形状
が多角形の凹部（窪み）あるいは開口部を設けて上層パ
ターン２を形成してもよい。また、図１４や図１５に示
す上層パターンのように、レジスト層２ａに枠状や棒状
の溝パターンを彫り込んで形成してもよい。さらに、枠
状や棒状のレジストブロックで形成されていてもよい。
は、まず、下地層３に第１の回路パターンを形成すると
同時に、同じ下地層３のダイシングライン等の領域の所
定箇所にエッチング等により溝を彫り込んで第１の下層
パターン１及び第２の下層パターン２１を形成する。次
に、第２の回路パターンを形成するための上層４を積層
し、続いてこの上層４上にレジスト層を積層する。次
に、このレジスト層を第２の回路パターンを形成するた
めにパターニングすると同時に、第１及び第２の下層パ
ターン１、２１付近のレジスト層を正方形または矩形等
の多角形にパターニングして第１の下層パターン１の内
側にレジストからなる上層パターン２を形成する。上層
パターン２は、図１に示すような上面からみた形状が多
角形のレジストブロックで形成してもよいし、図６
（ａ）に示すようにレジスト層２ａに上面からみた形状
が多角形の凹部（窪み）あるいは開口部を設けて上層パ
ターン２を形成してもよい。また、図１４や図１５に示
す上層パターンのように、レジスト層２ａに枠状や棒状
の溝パターンを彫り込んで形成してもよい。さらに、枠
状や棒状のレジストブロックで形成されていてもよい。
【００３２】本発明の重ね合わせ用マークのパターンの
形状および配置としては、まず、図１（ａ）に示すよう
なパターンを挙げることができる。このようなパターン
において、第１の下層パターン１は、上面から見た形状
が多角形の枠状であり、第２の下層パターン２１は、上
面からみた形状が多角形の枠状であって、第１の下層パ
ターン１をほぼ等距離の間隔をおいて取り囲んでいる。
ここで、第１及び第２の下層パターンの形状の多角形と
しては、図１（ａ）に示すように正方形であることが好
ましいが矩形であってもよい。一方、上層パターン２
は、上面から見た形状が正方形あるいは矩形等の多角形
のレジストパターンであって、第１の下層パターン１の
内側に配置されている。
形状および配置としては、まず、図１（ａ）に示すよう
なパターンを挙げることができる。このようなパターン
において、第１の下層パターン１は、上面から見た形状
が多角形の枠状であり、第２の下層パターン２１は、上
面からみた形状が多角形の枠状であって、第１の下層パ
ターン１をほぼ等距離の間隔をおいて取り囲んでいる。
ここで、第１及び第２の下層パターンの形状の多角形と
しては、図１（ａ）に示すように正方形であることが好
ましいが矩形であってもよい。一方、上層パターン２
は、上面から見た形状が正方形あるいは矩形等の多角形
のレジストパターンであって、第１の下層パターン１の
内側に配置されている。
【００３３】このように第２の下層パターンにより第１
の下層パターン１をほぼ等距離の間隔をおいて取り囲む
ことによって、第２の下層パターンが下地層３の熱伸縮
を緩和する効果に加え、第１の下層パターン１の周囲が
構造的に均一な環境となりその周囲の下地層の熱伸縮量
も均一になることから、重ね合わせ用マークの不均一な
変形が防止され、その結果、重ね合わせ精度の測定精度
の低下をより一層抑えることができる。
の下層パターン１をほぼ等距離の間隔をおいて取り囲む
ことによって、第２の下層パターンが下地層３の熱伸縮
を緩和する効果に加え、第１の下層パターン１の周囲が
構造的に均一な環境となりその周囲の下地層の熱伸縮量
も均一になることから、重ね合わせ用マークの不均一な
変形が防止され、その結果、重ね合わせ精度の測定精度
の低下をより一層抑えることができる。
【００３４】その他の第１の下層パターン１の形状とし
ては、図１（ａ）に示す枠状パターン以外に、図２
（ａ）に示すような上層パターンを挟んで長辺同士が対
向するように棒状パターンが平行配列されたパターンで
あってもよい。また、棒状パターンが正方形あるいは矩
形等の四角形の各辺の位置に配置されたパターンであっ
てもよい。このような場合、上層パターン２はこれら棒
状パターン間に配置され、第２の下層パターン２１は第
１の下層パターン１全体を取り囲むように形成される。
これらの場合においても、下地層３の熱伸縮が生じる温
度が加わった際、例えば図２（ｂ）に示すように、最外
周の第２の下層パターンのパターン部分２１ａが変形す
ることにより、その内側の第１の下層パターン１の変形
が防止される。その際、第２の下層パターンの枠状溝パ
ターンの各辺は、これらの各辺と平行に対向する第１の
下層パターンの棒状パターンに対してそれぞれ等距離の
間隔をおいて配置されていることがより好ましい。
ては、図１（ａ）に示す枠状パターン以外に、図２
（ａ）に示すような上層パターンを挟んで長辺同士が対
向するように棒状パターンが平行配列されたパターンで
あってもよい。また、棒状パターンが正方形あるいは矩
形等の四角形の各辺の位置に配置されたパターンであっ
てもよい。このような場合、上層パターン２はこれら棒
状パターン間に配置され、第２の下層パターン２１は第
１の下層パターン１全体を取り囲むように形成される。
これらの場合においても、下地層３の熱伸縮が生じる温
度が加わった際、例えば図２（ｂ）に示すように、最外
周の第２の下層パターンのパターン部分２１ａが変形す
ることにより、その内側の第１の下層パターン１の変形
が防止される。その際、第２の下層パターンの枠状溝パ
ターンの各辺は、これらの各辺と平行に対向する第１の
下層パターンの棒状パターンに対してそれぞれ等距離の
間隔をおいて配置されていることがより好ましい。
【００３５】上記で説明した第２の下層パターン２１
は、図１（ａ）及び図２（ａ）に示すように、第１の下
層パターン１と上層パターン２の両方を取り囲むように
配置されているが、第１の下層パターンが棒状パターン
からなる場合は、図３（ａ）に示すように、第１の下層
パターンの各棒状パターンを取り囲むように第２の下層
パターン２１を形成してもよい。なお、図３（ａ）で
は、第１の下層パターン１が一方向に平行配列された棒
状パターンからなる場合を示しているが、棒状パターン
が正方形あるいは矩形等の四角形の各辺の位置に配置さ
れた場合であっても、同様に各棒状パターンを枠状の第
２の下層パターンで取り囲むことができる。これらの場
合においても、前述と同様に第２の下層パターン２１の
内側の第１の下層パターン１の変形を防止することがで
きる（図３（ｂ））。
は、図１（ａ）及び図２（ａ）に示すように、第１の下
層パターン１と上層パターン２の両方を取り囲むように
配置されているが、第１の下層パターンが棒状パターン
からなる場合は、図３（ａ）に示すように、第１の下層
パターンの各棒状パターンを取り囲むように第２の下層
パターン２１を形成してもよい。なお、図３（ａ）で
は、第１の下層パターン１が一方向に平行配列された棒
状パターンからなる場合を示しているが、棒状パターン
が正方形あるいは矩形等の四角形の各辺の位置に配置さ
れた場合であっても、同様に各棒状パターンを枠状の第
２の下層パターンで取り囲むことができる。これらの場
合においても、前述と同様に第２の下層パターン２１の
内側の第１の下層パターン１の変形を防止することがで
きる（図３（ｂ））。
【００３６】その他のパターンとして、図４（ａ）に示
すように、上面から見た形状が四角形の枠状の第２の下
層パターン２１で第１の下層パターン１と上層パターン
２を取り囲み、さらに、上面から見た形状が四角形の枠
状の第３の下層パターン２２で第１の下層パターン１の
各棒状パターンを取り囲むパターンを挙げることができ
る。この場合においては、第１の下層パターン１の周囲
を第２及び第３の下層パターンで２重に取り囲んでいる
ため、第２の下層パターン２１の内側の第１の下層パタ
ーン１の変形をより一層防止することができる（図４
（ｂ））。
すように、上面から見た形状が四角形の枠状の第２の下
層パターン２１で第１の下層パターン１と上層パターン
２を取り囲み、さらに、上面から見た形状が四角形の枠
状の第３の下層パターン２２で第１の下層パターン１の
各棒状パターンを取り囲むパターンを挙げることができ
る。この場合においては、第１の下層パターン１の周囲
を第２及び第３の下層パターンで２重に取り囲んでいる
ため、第２の下層パターン２１の内側の第１の下層パタ
ーン１の変形をより一層防止することができる（図４
（ｂ））。
【００３７】上記の実施形態において第１の下層パター
ン１が棒状パターンからなる場合、各棒状パターンを取
り囲む枠状の第２及び第３の下層パターンは、枠状パタ
ーンの各辺は、これら各辺と平行に対向する第１の下層
パターンの棒状パターンに対してそれぞれ等距離の間隔
をおいて配置することが好ましい。これにより、第１の
下層パターンの周囲を構造的に均一に近い環境にでき、
その周囲の下地層の熱伸縮量もより均一化できるため、
重ね合わせ用マークの不均一な変形が防止され、重ね合
わせ精度の測定精度の低下をより一層抑えることができ
る。
ン１が棒状パターンからなる場合、各棒状パターンを取
り囲む枠状の第２及び第３の下層パターンは、枠状パタ
ーンの各辺は、これら各辺と平行に対向する第１の下層
パターンの棒状パターンに対してそれぞれ等距離の間隔
をおいて配置することが好ましい。これにより、第１の
下層パターンの周囲を構造的に均一に近い環境にでき、
その周囲の下地層の熱伸縮量もより均一化できるため、
重ね合わせ用マークの不均一な変形が防止され、重ね合
わせ精度の測定精度の低下をより一層抑えることができ
る。
【００３８】本発明の重ね合わせ精度の測定において
は、重ね合わせ位置の認識の際は、最外周の下層パター
ンである第２の下層パターン２１を利用しないことで十
分な測定精度が得られるが、図４（ｂ）に示す第３の下
層パターン２２のように最外周の下層パターンの内側に
さらに変形防止用のパターンを設けた場合は、そのパタ
ーンも利用しないことでより一層高い測定精度が得られ
る。
は、重ね合わせ位置の認識の際は、最外周の下層パター
ンである第２の下層パターン２１を利用しないことで十
分な測定精度が得られるが、図４（ｂ）に示す第３の下
層パターン２２のように最外周の下層パターンの内側に
さらに変形防止用のパターンを設けた場合は、そのパタ
ーンも利用しないことでより一層高い測定精度が得られ
る。
【００３９】本発明の重ね合わせ用マークのパターンサ
イズは、通常の位置合わせ精度測定用マークにおけるパ
ターン長、パターン間隔、溝深さ、レジスト厚等に従っ
て適宜設定される。但し、第２及び第３の下層パターン
の溝の深さは、内側の第１の下層パターンの変形を十分
に防止できる程度に深いことが必要であり、第１の下層
パターンとほぼ同等以上の深さであることが好ましい。
第１の下層パターンと第２及び第３の下層パターンは、
通常、同時にエッチングして形成されることから、これ
らの溝の深さはほぼ同じであることが好ましい。
イズは、通常の位置合わせ精度測定用マークにおけるパ
ターン長、パターン間隔、溝深さ、レジスト厚等に従っ
て適宜設定される。但し、第２及び第３の下層パターン
の溝の深さは、内側の第１の下層パターンの変形を十分
に防止できる程度に深いことが必要であり、第１の下層
パターンとほぼ同等以上の深さであることが好ましい。
第１の下層パターンと第２及び第３の下層パターンは、
通常、同時にエッチングして形成されることから、これ
らの溝の深さはほぼ同じであることが好ましい。
【００４０】第２の実施の形態 本発明をボックスインボックス型マークに適用した例を
図５に示す。図５（ａ）は平面図であり、図５（ｂ）は
図５（ａ）のＡ−Ａ線断面図である。なお、図５（ａ）
は変形前のマーク、図５（ｂ）は熱収縮による変形後の
マークを示す。
図５に示す。図５（ａ）は平面図であり、図５（ｂ）は
図５（ａ）のＡ−Ａ線断面図である。なお、図５（ａ）
は変形前のマーク、図５（ｂ）は熱収縮による変形後の
マークを示す。
【００４１】本実施形態は、第１の下層パターンとして
枠状の溝パターンに代えて上面からみた形状が多角形の
凹状のパターンとした以外は、図１に示す第１の実施形
態の重ね合わせ用マークと同様である。
枠状の溝パターンに代えて上面からみた形状が多角形の
凹状のパターンとした以外は、図１に示す第１の実施形
態の重ね合わせ用マークと同様である。
【００４２】なお、上層パターン２は、図５に示すよう
な上面からみた形状が多角形のレジストブロックで形成
してもよいし、図６（ｂ）に示すようにレジスト層２ｂ
に上面からみた形状が多角形の凹部（窪み）あるいは開
口部を設けて上層パターン２を形成してもよい。
な上面からみた形状が多角形のレジストブロックで形成
してもよいし、図６（ｂ）に示すようにレジスト層２ｂ
に上面からみた形状が多角形の凹部（窪み）あるいは開
口部を設けて上層パターン２を形成してもよい。
【００４３】第３の実施の形態 上記第１の実施形態では、上層パターン２は、上層４の
上に積層されて成るパターンであって上面から見た形状
が多角形のレジストブロックからなるパターンであった
が、このレジストパターンに代えて、上層４に溝を彫り
込んで形成された溝パターンであって、上面から見た形
状が正方形や矩形等の多角形の枠状のパターン、棒状パ
ターンが平行配列されたパターン、または棒状パターン
が正方形や矩形等の多角形の各辺の位置に配置されたパ
ターンを形成してもよい。これらの溝パターンは、上層
４に第２の回路パターンの形成と同時にエッチング等に
より形成することができる。
上に積層されて成るパターンであって上面から見た形状
が多角形のレジストブロックからなるパターンであった
が、このレジストパターンに代えて、上層４に溝を彫り
込んで形成された溝パターンであって、上面から見た形
状が正方形や矩形等の多角形の枠状のパターン、棒状パ
ターンが平行配列されたパターン、または棒状パターン
が正方形や矩形等の多角形の各辺の位置に配置されたパ
ターンを形成してもよい。これらの溝パターンは、上層
４に第２の回路パターンの形成と同時にエッチング等に
より形成することができる。
【００４４】第４の実施の形態 次に本発明を、第１の回路パターン上に第２の回路パタ
ーンを形成する際のフォトリソグラフィ工程の露光工程
において、ウェハとマスクとの重ね合わせ位置を認識し
決定するアライメントのために用いられる重ね合わせ用
マーク（以下「アライメント用マーク」という。）に適
用した例を説明する。
ーンを形成する際のフォトリソグラフィ工程の露光工程
において、ウェハとマスクとの重ね合わせ位置を認識し
決定するアライメントのために用いられる重ね合わせ用
マーク（以下「アライメント用マーク」という。）に適
用した例を説明する。
【００４５】本発明のアライメント用マークは、第１の
パターンが形成される下地層のダイシングライン等の領
域の所定の位置に溝を彫り込んで第１のパターンが形成
され、この第１のパターンを取り囲むように下地層に溝
を彫り込んで枠状の第２のパターンが形成される。よっ
て、このアライメント用マークは、前記の各実施形態の
重ね合わせ精度測定用マークにおける下層パターンと同
様な形態をとることができる。
パターンが形成される下地層のダイシングライン等の領
域の所定の位置に溝を彫り込んで第１のパターンが形成
され、この第１のパターンを取り囲むように下地層に溝
を彫り込んで枠状の第２のパターンが形成される。よっ
て、このアライメント用マークは、前記の各実施形態の
重ね合わせ精度測定用マークにおける下層パターンと同
様な形態をとることができる。
【００４６】本発明のアライメント用マークのパターン
サイズは、通常のアライメント用マークにおけるパター
ン長、パターン間隔、溝深さ等に従って適宜設定され
る。その際、マークの認識を重ね合わせ精度の測定と同
様な光学式画像処理方式で行う場合は、アライメント用
マークと位置合わせ精度測定用マークの下層パターンと
が共用できるように設定してもよい。
サイズは、通常のアライメント用マークにおけるパター
ン長、パターン間隔、溝深さ等に従って適宜設定され
る。その際、マークの認識を重ね合わせ精度の測定と同
様な光学式画像処理方式で行う場合は、アライメント用
マークと位置合わせ精度測定用マークの下層パターンと
が共用できるように設定してもよい。
【００４７】また、アライメント用マークの溝パターン
の深さについても、外側のパターン（第２のパターン）
の溝の深さは、内側のパターン（第１のパターン）の変
形を十分に防止できる程度に深いことが必要であり、内
側のパターンとほぼ同等以上の深さであることが好まし
い。外側パターンと内側パターンは、通常、同時にエッ
チングして形成されることから、これらの溝の深さはほ
ぼ同じであることがより好ましい。
の深さについても、外側のパターン（第２のパターン）
の溝の深さは、内側のパターン（第１のパターン）の変
形を十分に防止できる程度に深いことが必要であり、内
側のパターンとほぼ同等以上の深さであることが好まし
い。外側パターンと内側パターンは、通常、同時にエッ
チングして形成されることから、これらの溝の深さはほ
ぼ同じであることがより好ましい。
【００４８】以下、図７〜図１１を用いてアライメント
用マークのパターン形状を説明する。
用マークのパターン形状を説明する。
【００４９】図７に示すパターンは、第１の回路パター
ンが形成される層に溝を彫り込んで形成された枠状の第
１のパターン３１を、同様に溝を彫り込んで形成された
枠状の第２のパターン３２で取り囲んでいる。このパタ
ーン形状は、第１の実施形態の図１（ａ）に示すマーク
の下層パターンの形状と同様であり、より好ましい形
状、及びこのパターン形状による効果も第１の実施形態
において述べたものと同様である。
ンが形成される層に溝を彫り込んで形成された枠状の第
１のパターン３１を、同様に溝を彫り込んで形成された
枠状の第２のパターン３２で取り囲んでいる。このパタ
ーン形状は、第１の実施形態の図１（ａ）に示すマーク
の下層パターンの形状と同様であり、より好ましい形
状、及びこのパターン形状による効果も第１の実施形態
において述べたものと同様である。
【００５０】図８に示すパターンは、図７に示すパター
ンにおいて、第１のパターン３１として多角形の枠状パ
ターンに代えて、棒状パターンが平行配列され且つ正方
形あるいは矩形等の多角形の各辺の位置に配置されたパ
ターンとしたものである。他の第１のパターン３１の形
状としては、図１０に示すように、棒状パターンが平行
配列されたラインアンドスペースパターンであってもよ
い。また、棒状パターンは、図１１に示すように、正方
形または矩形等の多角形の窪み（凹部）がライン状に配
列してなるパターンであってもよく、この窪みの配列か
らなるパターンの複数が平行配列されたパターンであっ
てもよい。いずれのパターンにおいても外側のパターン
３２を形成することによる作用・効果は、第１の実施の
形態における下層パターンについて述べたものと同様で
ある。
ンにおいて、第１のパターン３１として多角形の枠状パ
ターンに代えて、棒状パターンが平行配列され且つ正方
形あるいは矩形等の多角形の各辺の位置に配置されたパ
ターンとしたものである。他の第１のパターン３１の形
状としては、図１０に示すように、棒状パターンが平行
配列されたラインアンドスペースパターンであってもよ
い。また、棒状パターンは、図１１に示すように、正方
形または矩形等の多角形の窪み（凹部）がライン状に配
列してなるパターンであってもよく、この窪みの配列か
らなるパターンの複数が平行配列されたパターンであっ
てもよい。いずれのパターンにおいても外側のパターン
３２を形成することによる作用・効果は、第１の実施の
形態における下層パターンについて述べたものと同様で
ある。
【００５１】図９に示すパターンは、第１のパターン３
１が棒状パターンで構成される場合であり、各棒状パタ
ーンを取り囲むように第２のパターン３２が形成されて
いる。図９は、第１のパターンの各棒状パターン３１
が、棒状パターンが平行配列され且つ正方形や矩形等の
多角形の各辺の位置に配置しているが、棒状パターンが
一方向に平行配列されたパターンであってもよい。この
パターン形状は、第１の実施形態の図３（ａ）に示すマ
ークの下層パターンの形状と同様であり、より好ましい
形状、及びこのパターン形状による効果も第１の実施形
態において述べたものと同様である。
１が棒状パターンで構成される場合であり、各棒状パタ
ーンを取り囲むように第２のパターン３２が形成されて
いる。図９は、第１のパターンの各棒状パターン３１
が、棒状パターンが平行配列され且つ正方形や矩形等の
多角形の各辺の位置に配置しているが、棒状パターンが
一方向に平行配列されたパターンであってもよい。この
パターン形状は、第１の実施形態の図３（ａ）に示すマ
ークの下層パターンの形状と同様であり、より好ましい
形状、及びこのパターン形状による効果も第１の実施形
態において述べたものと同様である。
【００５２】さらに図９に示すパターン全体を取り囲む
ように四角形の枠状の溝パターンを形成してもよい。
ように四角形の枠状の溝パターンを形成してもよい。
【００５３】第５の実施の形態以上に説明した本発明の
重ね合わせ精度測定用マークとアライメント用マーク
を、半導体装置や液晶パネルの多層回路パターンの形成
に用いることにより、微細かつ高密度のパターンの形成
においても、多層の回路パターンを高い重ね合わせ精度
で歩留まりよく形成することが可能になる。
重ね合わせ精度測定用マークとアライメント用マーク
を、半導体装置や液晶パネルの多層回路パターンの形成
に用いることにより、微細かつ高密度のパターンの形成
においても、多層の回路パターンを高い重ね合わせ精度
で歩留まりよく形成することが可能になる。
【００５４】また、本発明のアライメント用マークは、
その形状や配置を適宜設定することにより、第１の回路
パターンと第２の回路パターンとの位置合わせ精度の測
定にも第１の回路パターンの位置を認識するための下層
パターンとして利用できる。換言すれば、本発明の位置
合わせ精度測定用マークの下層パターンはアライメント
用マークとしても利用できる。その際、内側のパターン
は棒状パターン或いは枠状パターンであることが好まし
い。より好ましくは、棒状パターンからなるラインアン
ドスペースパターンである。
その形状や配置を適宜設定することにより、第１の回路
パターンと第２の回路パターンとの位置合わせ精度の測
定にも第１の回路パターンの位置を認識するための下層
パターンとして利用できる。換言すれば、本発明の位置
合わせ精度測定用マークの下層パターンはアライメント
用マークとしても利用できる。その際、内側のパターン
は棒状パターン或いは枠状パターンであることが好まし
い。より好ましくは、棒状パターンからなるラインアン
ドスペースパターンである。
【００５５】図１に示す重ね合わせ精度測定用マークと
図７に示すアライメント用マークを用いた多層回路パタ
ーンの形成方法の一実施形態を説明する。
図７に示すアライメント用マークを用いた多層回路パタ
ーンの形成方法の一実施形態を説明する。
【００５６】まず、第１の回路パターンを形成する第１
の層に、第１の回路パターンを形成すると同時に図７に
示すアライメント用マークを形成する。次に、この上に
第２の回路パターンを形成する第２の層を積層し、続い
てこの第２の層の上にレジスト層を積層する。
の層に、第１の回路パターンを形成すると同時に図７に
示すアライメント用マークを形成する。次に、この上に
第２の回路パターンを形成する第２の層を積層し、続い
てこの第２の層の上にレジスト層を積層する。
【００５７】次に、第１の層に形成したアライメント用
マークを用いてアライメントを行い、その後にマスクを
介して露光して第２の回路パターンを転写する。
マークを用いてアライメントを行い、その後にマスクを
介して露光して第２の回路パターンを転写する。
【００５８】このとき上記のマスクには、位置合わせ精
度測定用マークの上層パターン１を形成するためのパタ
ーンを有するものを用い、第２の回路パターンを転写す
ると同時に、アライメントパターンの内側のレジストに
上層パターンを転写する。
度測定用マークの上層パターン１を形成するためのパタ
ーンを有するものを用い、第２の回路パターンを転写す
ると同時に、アライメントパターンの内側のレジストに
上層パターンを転写する。
【００５９】次に、現像を行い、第２の回路パターン形
成用のレジストパターンが形成されるとともにレジスト
からなる上層パターン１が形成される。この上層パター
ン１と、アライメントパターンで位置合わせ精度測定用
マークが構成され、このマークを用いて位置合わせ精度
を測定する。なお、このアライメント用マークは、図１
に示す第１の下層パターン１及び第２の下層パターン２
１に相当する。
成用のレジストパターンが形成されるとともにレジスト
からなる上層パターン１が形成される。この上層パター
ン１と、アライメントパターンで位置合わせ精度測定用
マークが構成され、このマークを用いて位置合わせ精度
を測定する。なお、このアライメント用マークは、図１
に示す第１の下層パターン１及び第２の下層パターン２
１に相当する。
【００６０】位置合わせズレが所定値以内のものは次の
エッチング工程に移行し、所定値を超えたものはレジス
トパターンの剥離を行い、再度レジストの塗布、露光、
現像を行う。
エッチング工程に移行し、所定値を超えたものはレジス
トパターンの剥離を行い、再度レジストの塗布、露光、
現像を行う。
【００６１】上記に説明したパターン形成工程におい
て、第１の層の形成後、露光までの間において種々の加
熱が行われても、第１の層に形成されたマークのパター
ンは、その最外周のパターンのみが変形するため、その
内側のパターンは変形が防止される。変形した最外周の
パターンを用いないでアライメントや位置合わせ精度の
測定を行うことによって、高精度にアライメントや位置
合わせ精度の測定を行うことができる。
て、第１の層の形成後、露光までの間において種々の加
熱が行われても、第１の層に形成されたマークのパター
ンは、その最外周のパターンのみが変形するため、その
内側のパターンは変形が防止される。変形した最外周の
パターンを用いないでアライメントや位置合わせ精度の
測定を行うことによって、高精度にアライメントや位置
合わせ精度の測定を行うことができる。
【００６２】なお、第１の層の形成後、露光までの間に
加えられる熱としては、例えば、焼き締め等の各層の特
性改善のための熱処理、ＢＰＳＧ等の熱軟化性膜のリフ
ロー等の平坦化のための熱処理、基板の結晶性や不純物
プロファイルの改善のためのアニーリング、第１の層と
第２の層の間に窒化膜や容量絶縁膜等の第３の層を形成
する際の熱などが挙げられる。
加えられる熱としては、例えば、焼き締め等の各層の特
性改善のための熱処理、ＢＰＳＧ等の熱軟化性膜のリフ
ロー等の平坦化のための熱処理、基板の結晶性や不純物
プロファイルの改善のためのアニーリング、第１の層と
第２の層の間に窒化膜や容量絶縁膜等の第３の層を形成
する際の熱などが挙げられる。
【００６３】
【発明の効果】以上の説明から明らかなように本発明に
よれば、半導体装置や液晶パネル等の微細かつ高密度の
回路パターンの形成においても、多層の回路パターンを
高い重ね合わせ精度で歩留まりよく形成することが可能
になる。
よれば、半導体装置や液晶パネル等の微細かつ高密度の
回路パターンの形成においても、多層の回路パターンを
高い重ね合わせ精度で歩留まりよく形成することが可能
になる。
【００６４】本発明は、第１の回路パターンが形成され
る第１の層が、ＢＰＳＧ等のホウ素とリンを含有する酸
化物ガラスやＣＶＤ酸化膜などのアモルファス構造を有
する熱軟化性膜である場合に特に好適である。
る第１の層が、ＢＰＳＧ等のホウ素とリンを含有する酸
化物ガラスやＣＶＤ酸化膜などのアモルファス構造を有
する熱軟化性膜である場合に特に好適である。
【図１】本発明の重ね合わせ用マークの一例の形状およ
びその作用を示す図である。
びその作用を示す図である。
【図２】本発明の重ね合わせ用マークの一例の形状およ
びその作用を示す図である。
びその作用を示す図である。
【図３】本発明の重ね合わせ用マークの一例の形状およ
びその作用を示す図である。
びその作用を示す図である。
【図４】本発明の重ね合わせ用マークの一例の形状およ
びその作用を示す図である。
びその作用を示す図である。
【図５】本発明の重ね合わせ用マークの一例の形状およ
びその作用を示す図である。
びその作用を示す図である。
【図６】本発明の重ね合わせ用マークの一例の形状を示
す図である。
す図である。
【図７】本発明の重ね合わせ用マーク（アライメント用
マーク）の一例の形状を示す図である。
マーク）の一例の形状を示す図である。
【図８】本発明の重ね合わせ用マーク（アライメント用
マーク）の一例の形状を示す図である。
マーク）の一例の形状を示す図である。
【図９】本発明の重ね合わせ用マーク（アライメント用
マーク）の一例の形状を示す図である。
マーク）の一例の形状を示す図である。
【図１０】本発明の重ね合わせ用マーク（アライメント
用マーク）の一例の形状を示す図である。
用マーク）の一例の形状を示す図である。
【図１１】本発明の重ね合わせ用マーク（アライメント
用マーク）の一例の形状を示す図である。
用マーク）の一例の形状を示す図である。
【図１２】従来の重ね合わせ用マークの一例を示す図で
ある。
ある。
【図１３】従来の重ね合わせ用マークの一例を示す図で
ある。
ある。
【図１４】従来の重ね合わせ用マークの一例を示す図で
ある。
ある。
【図１５】従来の重ね合わせ用マークの一例を示す図で
ある。
ある。
【図１６】従来の重ね合わせ用マーク（アライメント用
マーク）の一例を示す図である。
マーク）の一例を示す図である。
【図１７】従来の重ね合わせ用マークが変形した状態を
示す模式図である。
示す模式図である。
１、１ａ、１ｂ 下層パターン（第１の下層パターン） ２ 上層パターン ２ａ レジスト層 ３ 第１の層（下地層） ４ 第２の層（上層） ５ 周辺回路パターン １１ アライメント用マーク １２ 下地層 １３ レジスト層 ２１、２１ａ、２１ｂ 第２の下層パターン ２２ 第３の下層パターン ３１ 第１のパターン（内側パターン） ３２ 第２のパターン（外側パターン）
Claims (17)
- 【請求項１】 回路パターンが形成される層の所定箇所
に溝あるいは窪みを彫り込んで形成されたマークパター
ンと、該層の熱伸縮による該マークパターンの変形を防
止できるように該マークパターンを取り囲む溝パターン
を有することを特徴とする重ね合わせ用マーク。 - 【請求項２】 第１の回路パターン上に第２の回路パタ
ーンを形成する際の重ね合わせ精度を測定するために用
いられる重ね合わせ用マークであって、 第１の回路パターンが形成される第１の層の所定箇所に
溝あるいは窪みを彫り込んで形成された第１の下層パタ
ーンと、第２の回路パターンが形成される第２の層の所
定箇所に形成された上層パターンを有し、 さらに、第１の層に第１の下層パターンを取り囲むよう
に枠状の溝を彫り込んで形成された、重ね合わせ精度の
測定には用いられない第２の下層パターンを有すること
を特徴とする重ね合わせ用マーク。 - 【請求項３】 第１の下層パターンが、露光工程におけ
るマスクとウェハの位置合わせ時にアライメントマーク
として使用される請求項２記載の重ね合わせ用マーク。 - 【請求項４】 第１の下層パターンは、上面から見た形
状が多角形の枠状の溝パターンまたは多角形の凹状パタ
ーンであり、 第２の下層パターンは、上面から見た形状が多角形の枠
状の溝パターンであって第１の下層パターンをほぼ等距
離の間隔をおいて取り囲むように形成されている請求項
２又は３記載の重ね合わせ用マーク。 - 【請求項５】 第１の下層パターンは、上面から見た形
状において、上層パターンを挟んで長辺同士が対向する
ように棒状パターンが平行配列された溝パターンであ
り、 第２の下層パターンは、上面から見た形状が四角形の枠
状の溝パターンであって、第１の下層パターン全体を取
り囲むように形成され、該枠状溝パターンの各辺は、こ
れらの各辺と平行に対向する第１の下層パターンの棒状
パターンに対してそれぞれ等距離の間隔をおいて配置さ
れている請求項２又は３記載の重ね合わせ用マーク。 - 【請求項６】 第１の下層パターンは、上面から見た形
状において、上層パターンを挟んで長辺同士が対向する
ように棒状パターンが平行配列された溝パターンであ
り、 第２の下層パターンは、上面から見た形状が四角形の枠
状の溝パターンであって、第１の下層パターンの各棒状
パターンを取り囲むように形成され、該枠状溝パターン
の各辺は、これらの各辺と平行に対向する第１の下層パ
ターンの棒状パターンに対してそれぞれ等距離の間隔を
おいて配置されている請求項２又３は記載の重ね合わせ
用マーク。 - 【請求項７】 第１の層の第２の下層パターンに囲まれ
た領域において、第１の下層パターンの各棒状パターン
を取り囲むように溝を彫り込んで形成された枠状パター
ンであって、 該枠状パターンの各辺は、これらの各辺と平行に対向す
る第１の下層パターンの棒状パターンに対してそれぞれ
等距離の間隔をおいて配置され、重ね合わせ精度の測定
には用いられない第３の下層パターンを有することを特
徴とする請求項５記載の重ね合わせ用マーク。 - 【請求項８】 前記上層パターンは、第２の層の上に積
層されたレジスト層で形成され、上面から見た形状が多
角形、枠状または棒状のパターンで構成された請求項１
〜７のいずれか１項に記載の重ね合わせ用マーク。 - 【請求項９】 第１の回路パターン上に第２の回路パタ
ーンを形成するためのフォトリソグラフィ工程の露光工
程においてウェハとマスクとの重ね合わせ位置を認識し
決定するアライメントのために用いられる重ね合わせ用
マークであって、 第１の回路パターンが形成される層の所定箇所に溝ある
いは窪みを彫り込んで形成された第１のパターンと、 第１のパターンを取り囲むように枠状の溝を彫り込んで
形成された、アライメントには用いられない第２のパタ
ーンを有することを特徴とする重ね合わせ用マーク。 - 【請求項１０】 第１のパターンは、上面から見た形状
が多角形の枠状の溝パターンであり、 第２のパターンは、上面から見た形状が多角形の枠状の
溝パターンであって第１のパターンをほぼ等距離の間隔
をおいて取り囲むように形成されている請求項９記載の
重ね合わせ用マーク。 - 【請求項１１】 第１のパターンは、上面から見た形状
において、棒状パターンが平行配列された溝パターンで
あり、 第２のパターンは、上面から見た形状が四角形の枠状の
溝パターンであって、第１のパターン全体を取り囲むよ
うに形成され、該枠状溝パターンの各辺は、これらの各
辺と平行に対向する第１のパターンの棒状パターンに対
してそれぞれ等距離の間隔をおいて配置されている請求
項９記載の重ね合わせ用マーク。 - 【請求項１２】 第１のパターンは、上面から見た形状
において、棒状パターンが平行配列された溝パターンで
あり、 第２のパターンは、上面から見た形状が四角形の枠状の
溝パターンであって、第１のパターンの各棒状パターン
を取り囲むように形成され、該枠状溝パターンの各辺
は、これらの各辺と平行に対向する第１のパターンの棒
状パターンに対してそれぞれ等距離の間隔をおいて配置
されている請求項９記載の重ね合わせ用マーク。 - 【請求項１３】 第１の回路パターンが形成された層の
第２のパターンに囲まれた領域において、第１のパター
ンの各棒状パターンを取り囲むように溝を彫り込んで形
成された枠状パターンであって、 該枠状パターンの各辺は、これらの各辺と平行に対向す
る第１のパターンの棒状パターンに対してそれぞれ等距
離の間隔をおいて配置され、アライメントには用いられ
ない第３のパターンを有することを特徴とする請求項１
１記載の重ね合わせ用マーク。 - 【請求項１４】 前記棒状パターンに代えて、四角形の
窪みがライン状に配列されたパターンが形成された請求
項１１、１２又は１３記載の重ね合わせ用マーク。 - 【請求項１５】 請求項１〜１４のいずれか１項に記載
の重ね合わせ用マークが形成された基板を有する半導体
装置。 - 【請求項１６】 第１の回路パターン上に第２の回路パ
ターンを形成する際の重ね合わせ精度の測定方法におい
て、請求項２〜８のいずれか１項に記載の重ね合わせ用
マークを用い、重ね合わせ位置の認識時に少なくとも最
外周の下層パターンを利用しないことを特徴とする重ね
合わせ精度測定方法。 - 【請求項１７】 第１の回路パターン上に第２の回路パ
ターンを形成するためのフォトリソグラフィ工程の露光
工程におけるウェハとマスクとの重ね合わせ位置を認識
し決定するアライメントにおいて、請求項９〜１４のい
ずれか１項に記載の重ね合わせ用マークを用い、重ね合
わせ位置の認識時に少なくとも最外周のパターンを利用
しないことを特徴とするアライメント方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21372099A JP3348783B2 (ja) | 1999-07-28 | 1999-07-28 | 重ね合わせ用マーク及び半導体装置 |
| KR10-2000-0042727A KR100414412B1 (ko) | 1999-07-28 | 2000-07-25 | 중첩 마크, 중첩 정밀도 측정 방법, 정렬 방법 및 이를 이용한 반도체 장치 |
| US09/627,456 US6801313B1 (en) | 1999-07-28 | 2000-07-27 | Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith |
| GB0018627A GB2358086B (en) | 1999-07-28 | 2000-07-28 | Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21372099A JP3348783B2 (ja) | 1999-07-28 | 1999-07-28 | 重ね合わせ用マーク及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044094A true JP2001044094A (ja) | 2001-02-16 |
| JP3348783B2 JP3348783B2 (ja) | 2002-11-20 |
Family
ID=16643889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21372099A Expired - Fee Related JP3348783B2 (ja) | 1999-07-28 | 1999-07-28 | 重ね合わせ用マーク及び半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6801313B1 (ja) |
| JP (1) | JP3348783B2 (ja) |
| KR (1) | KR100414412B1 (ja) |
| GB (1) | GB2358086B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003224063A (ja) * | 2002-01-31 | 2003-08-08 | Oki Electric Ind Co Ltd | 合わせ測定用のレジストパターン |
| JP2015008226A (ja) * | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104460250A (zh) * | 2014-04-22 | 2015-03-25 | 上海华力微电子有限公司 | 一种提高光刻工艺窗口的版图处理方法 |
| JP2017017346A (ja) * | 2016-10-07 | 2017-01-19 | ローム株式会社 | 半導体装置 |
| KR101862403B1 (ko) * | 2011-12-08 | 2018-05-30 | 엘지디스플레이 주식회사 | 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190823B2 (en) * | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
| JP4007231B2 (ja) * | 2003-04-01 | 2007-11-14 | ソニー株式会社 | マーク検出方法および露光方法 |
| US7180593B2 (en) * | 2003-11-05 | 2007-02-20 | Macronix International Co., Ltd. | Overlay mark for aligning different layers on a semiconductor wafer |
| KR101031396B1 (ko) * | 2003-12-15 | 2011-04-25 | 주식회사 하이닉스반도체 | 반도체소자의 중첩마크 형성방법 |
| US7196429B2 (en) * | 2004-04-26 | 2007-03-27 | Macronix International Co., Ltd. | Method of reducing film stress on overlay mark |
| US7233389B2 (en) * | 2004-12-03 | 2007-06-19 | Omnitek Partners, Llc | System and method for the measurement of the velocity and acceleration of objects |
| JP2006287036A (ja) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | 半導体装置の合わせマーク、ならびに半導体装置 |
| JP2006337631A (ja) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | 検査方法及びこれを用いた液晶表示装置の製造方法 |
| US7952213B2 (en) * | 2006-03-29 | 2011-05-31 | Macronix International Co., Ltd. | Overlay mark arrangement for reducing overlay shift |
| US7449792B2 (en) * | 2006-04-25 | 2008-11-11 | Macronix International Co., Ltd. | Pattern registration mark designs for use in photolithography and methods of using the same |
| KR100741989B1 (ko) * | 2006-06-23 | 2007-07-23 | 삼성전자주식회사 | 오버레이 마크 및 이를 이용한 오버레이 측정 방법 |
| JP2008010793A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 露光位置マークの位置ずれ検出方法 |
| US7599063B2 (en) * | 2007-03-29 | 2009-10-06 | Macronix International Co., Ltd. | Method for checking alignment accuracy using overlay mark |
| US20080268350A1 (en) * | 2007-04-30 | 2008-10-30 | Macronix International Co., Ltd. | Semiconductor structure |
| US10495982B2 (en) * | 2013-10-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for real-time overlay error reduction |
| KR102237698B1 (ko) * | 2014-04-15 | 2021-04-08 | 삼성전자주식회사 | 오버레이 마크의 비대칭부 검출 방법 및 이를 포함하는 오버레이 계측 방법 |
| CN103995433B (zh) * | 2014-05-14 | 2017-10-17 | 京东方科技集团股份有限公司 | 掩模板及基板标记制作方法 |
| KR102201794B1 (ko) * | 2016-06-10 | 2021-01-13 | 아이엠이씨 브이제트더블유 | 반도체 제조 프로세스를 위한 계측 방법 및 장치 |
| CN109856930B (zh) * | 2017-11-30 | 2021-05-25 | 京东方科技集团股份有限公司 | 对准标记、基板及其制作方法、曝光对准方法 |
| KR102638639B1 (ko) * | 2018-05-28 | 2024-02-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN112394623B (zh) * | 2019-08-14 | 2022-03-01 | 浙江驰拓科技有限公司 | 光刻工艺的对准方法 |
| CN110456610B (zh) * | 2019-08-29 | 2023-06-13 | 上海华力集成电路制造有限公司 | 优化通孔层工艺窗口的辅助图形及方法 |
| CN113050392B (zh) * | 2019-12-27 | 2023-01-24 | 无锡华润上华科技有限公司 | 套刻测试结构及制备方法、套刻测试方法 |
| CN112612185B (zh) * | 2020-12-15 | 2022-11-22 | 长江存储科技有限责任公司 | 套刻误差检测用图形结构及方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2710935B2 (ja) | 1987-08-08 | 1998-02-10 | 三菱電機株式会社 | 半導体装置 |
| JPH01196822A (ja) | 1988-02-02 | 1989-08-08 | Nec Corp | 半導体集積回路装置 |
| JP2687418B2 (ja) | 1988-04-25 | 1997-12-08 | ソニー株式会社 | 半導体装置 |
| US5106432A (en) * | 1989-05-16 | 1992-04-21 | Oki Electric Industry Co., Ltd. | Wafer alignment mark utilizing parallel grooves and process |
| JP2911954B2 (ja) | 1990-04-09 | 1999-06-28 | キヤノン株式会社 | Ｘ線マスク構造体 |
| JP3039210B2 (ja) * | 1993-08-03 | 2000-05-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR960014963B1 (ko) * | 1993-10-15 | 1996-10-23 | 현대전자산업 주식회사 | 반도체 장치의 제조 방법 |
| JP2595885B2 (ja) * | 1993-11-18 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3291924B2 (ja) | 1994-06-28 | 2002-06-17 | ソニー株式会社 | 重ね合わせ精度測定パターン |
| JPH08273997A (ja) | 1995-03-29 | 1996-10-18 | Oki Electric Ind Co Ltd | アライメントマーク |
| JPH09167730A (ja) | 1995-12-14 | 1997-06-24 | Miyazaki Oki Electric Co Ltd | パターンの重ね合わせ精度測定方法及びそれを用いた重ね合わせ判定方法 |
| JP2842360B2 (ja) * | 1996-02-28 | 1999-01-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH09251945A (ja) | 1996-03-15 | 1997-09-22 | Sony Corp | 重ね合わせ精度管理用パターンおよびこれを用いた重ね合わせ精度管理方法 |
| JP3590810B2 (ja) | 1996-04-16 | 2004-11-17 | 株式会社ニコン | 重ね合わせ誤差の測定方法 |
| JPH09306821A (ja) | 1996-05-20 | 1997-11-28 | Toshiba Corp | 半導体装置及びその合わせマーク |
| JPH104044A (ja) | 1996-06-13 | 1998-01-06 | Hitachi Ltd | パターン検出方法ならびにアライメントマーク検出方法およびそれを用いた光学装置 |
| JPH10160413A (ja) | 1996-11-29 | 1998-06-19 | Sony Corp | 半導体製造工程用の重ね合わせ精度測定方法および重ね合わせ精度測定装置 |
| JPH118178A (ja) | 1997-06-17 | 1999-01-12 | Sony Corp | レジストパターン位置の検査方法 |
| JP3533087B2 (ja) | 1998-05-06 | 2004-05-31 | 沖電気工業株式会社 | 重ね合わせ精度測定用マーク及びそれを用いた測定方法 |
| JP3201362B2 (ja) * | 1998-10-27 | 2001-08-20 | 日本電気株式会社 | 半導体製造方法及び半導体装置 |
| JP3288320B2 (ja) * | 1998-12-21 | 2002-06-04 | 沖電気工業株式会社 | レジストマーク |
| US6251547B1 (en) * | 1999-10-22 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Simplified process for making an outrigger type phase shift mask |
| JP3677426B2 (ja) * | 2000-02-21 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 位置合わせ精度計測マーク |
| TW588414B (en) * | 2000-06-08 | 2004-05-21 | Toshiba Corp | Alignment method, overlap inspecting method and mask |
| US6218200B1 (en) * | 2000-07-14 | 2001-04-17 | Motorola, Inc. | Multi-layer registration control for photolithography processes |
-
1999
- 1999-07-28 JP JP21372099A patent/JP3348783B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-25 KR KR10-2000-0042727A patent/KR100414412B1/ko not_active IP Right Cessation
- 2000-07-27 US US09/627,456 patent/US6801313B1/en not_active Expired - Lifetime
- 2000-07-28 GB GB0018627A patent/GB2358086B/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003224063A (ja) * | 2002-01-31 | 2003-08-08 | Oki Electric Ind Co Ltd | 合わせ測定用のレジストパターン |
| KR101862403B1 (ko) * | 2011-12-08 | 2018-05-30 | 엘지디스플레이 주식회사 | 롤투롤 패터닝 시스템 및 이를 이용한 패터닝 방법 |
| JP2015008226A (ja) * | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104460250A (zh) * | 2014-04-22 | 2015-03-25 | 上海华力微电子有限公司 | 一种提高光刻工艺窗口的版图处理方法 |
| JP2017017346A (ja) * | 2016-10-07 | 2017-01-19 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010015428A (ko) | 2001-02-26 |
| GB2358086B (en) | 2003-11-12 |
| JP3348783B2 (ja) | 2002-11-20 |
| GB2358086A (en) | 2001-07-11 |
| GB0018627D0 (en) | 2000-09-13 |
| KR100414412B1 (ko) | 2004-01-07 |
| US6801313B1 (en) | 2004-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348783B2 (ja) | 重ね合わせ用マーク及び半導体装置 | |
| US5525840A (en) | Semiconductor device having an alignment mark | |
| US5917205A (en) | Photolithographic alignment marks based on circuit pattern feature | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JP2002075846A (ja) | アライメントマーク及びその形成方法 | |
| JP3201362B2 (ja) | 半導体製造方法及び半導体装置 | |
| US20050026385A1 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR100663347B1 (ko) | 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법 | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| JP2007194357A (ja) | 重ね合わせマークおよびその製造方法 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| JP2887972B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR960010726B1 (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| KR100278919B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2003151873A (ja) | 位置合わせマークの形成方法 | |
| JP2000133572A (ja) | 重ね合わせ精度測定用パターン | |
| KR100668730B1 (ko) | 반도체 소자의 오버레이 키 | |
| KR100469910B1 (ko) | 노광마스크 및 반도체소자의 형성방법 | |
| JP2693919B2 (ja) | 半導体基板および半導体装置の製造方法 | |
| JPH0473608B2 (ja) | ||
| KR20000003610A (ko) | 반도체소자의 정렬마크 형성방법 | |
| KR20020002762A (ko) | 반도체소자의 중첩정밀도 측정마크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |