JP3288320B2 - レジストマーク - Google Patents
レジストマークInfo
- Publication number
- JP3288320B2 JP3288320B2 JP36271698A JP36271698A JP3288320B2 JP 3288320 B2 JP3288320 B2 JP 3288320B2 JP 36271698 A JP36271698 A JP 36271698A JP 36271698 A JP36271698 A JP 36271698A JP 3288320 B2 JP3288320 B2 JP 3288320B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- mark
- pattern
- frame
- overlay accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Structure Of Printed Boards (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
において、重ね合わせ精度測定のためのレジストマ−ク
及びそれを用いた半導体装置の製造方法に関する。
において、重ね合わせ精度測定のためのレジストマ−ク
及びそれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、半導体集積回路装置のパタ−ン
形成工程として、フォトリソグラフィ技術が用いられて
いる。このフォトリソグラフィ技術は、ガラス基板上に
露光光に対して遮光性を有するクロム等で集積回路パタ
−ンを形成したフォトマスクを用いて、半導体基板（以
下、ウエハと称す。）上に形成されたレジストを選択的
に露光及び感光させる。
形成工程として、フォトリソグラフィ技術が用いられて
いる。このフォトリソグラフィ技術は、ガラス基板上に
露光光に対して遮光性を有するクロム等で集積回路パタ
−ンを形成したフォトマスクを用いて、半導体基板（以
下、ウエハと称す。）上に形成されたレジストを選択的
に露光及び感光させる。
【０００３】次に、このレジストをアルカリ現像するこ
とによって、集積回路パタ−ンが転写されたレジストパ
タ−ンを得ることができる。このレジストパタ−ンの形
成過程において、ウエハとレジストパタ−ンとの高精度
の位置合わせが必要不可欠となる。この位置合わせを行
うため、露光機においては、フォトマスク上に形成され
たフォトマスクの位置計測マ−クと、ウエハ上に予め形
成されたウエハの位置計測マ−クとの相互の位置関係を
検知及び計測した後、露光を行う。この露光により形成
されたレジストパタ−ンとウエハとの絶対的な位置関係
の確認は、集積回路パタ−ンと同時に転写、形成された
重ね合わせ精度測定用のレジストマ−クと、ウエハ上に
予め形成されたウエハの位置計測マ−クとのずれ量を重
ね合わせ精度測定機により測定することにより行われ
る。
とによって、集積回路パタ−ンが転写されたレジストパ
タ−ンを得ることができる。このレジストパタ−ンの形
成過程において、ウエハとレジストパタ−ンとの高精度
の位置合わせが必要不可欠となる。この位置合わせを行
うため、露光機においては、フォトマスク上に形成され
たフォトマスクの位置計測マ−クと、ウエハ上に予め形
成されたウエハの位置計測マ−クとの相互の位置関係を
検知及び計測した後、露光を行う。この露光により形成
されたレジストパタ−ンとウエハとの絶対的な位置関係
の確認は、集積回路パタ−ンと同時に転写、形成された
重ね合わせ精度測定用のレジストマ−クと、ウエハ上に
予め形成されたウエハの位置計測マ−クとのずれ量を重
ね合わせ精度測定機により測定することにより行われ
る。
【０００４】図3は、ウエハの位置計測マ−クの形成工
程を説明するための断面工程図。
程を説明するための断面工程図。
【０００５】図4は、重ね合わせ精度測定用のレジスト
マ−クの形成工程を説明するための断面工程図。これら
図3及び図4を用いて、ウエハの位置計測マ−ク及び重ね
合わせ精度測定用のレジストマ−クの形成工程を説明す
る。
マ−クの形成工程を説明するための断面工程図。これら
図3及び図4を用いて、ウエハの位置計測マ−ク及び重ね
合わせ精度測定用のレジストマ−クの形成工程を説明す
る。
【０００６】先ず、図3(a)及び図4(a)に示すように、例
えば、ポリシリコンの下地膜11を成膜したウエハ上にレ
ジスト12を塗布した状態である。このレジスト12を露光
かつ、現像することにより、図3(b)及び図4(b)に示すウ
エハの位置計測マ−クのレジストパタ−ン13、及び重ね
合わせ精度測定用のレジストマ−ク13を得る。図3(c)
は、レジストパタ−ン13をエッチングマスクとして下地
膜を選択除去することにより得られた下地膜の段差構造
14を示し、図4(c)は、レジストパタ−ン13をエッチング
マスクとして下地膜を選択除去することにより得られた
下地マ−ク14を示す。図3(d)及び図4(d)は、ウエハ全面
のレジストを除去した後の状態を示す。図3(e)及び図4
(e)は、例えば酸化珪素15をウエハ全面に成膜した状態
を示しており、図3(f)及び図4(f)は、レジストを塗布し
た状態を示している。図3(f)は、露光装置において使用
するウエハの位置計測用マ−クの最終的な断面構造図で
ある。図4(g)は、レジスト16を露光及び現像をすること
により得られた重ね合わせ精度測定用のレジストマ−ク
の最終的な断面構造図である。
えば、ポリシリコンの下地膜11を成膜したウエハ上にレ
ジスト12を塗布した状態である。このレジスト12を露光
かつ、現像することにより、図3(b)及び図4(b)に示すウ
エハの位置計測マ−クのレジストパタ−ン13、及び重ね
合わせ精度測定用のレジストマ−ク13を得る。図3(c)
は、レジストパタ−ン13をエッチングマスクとして下地
膜を選択除去することにより得られた下地膜の段差構造
14を示し、図4(c)は、レジストパタ−ン13をエッチング
マスクとして下地膜を選択除去することにより得られた
下地マ−ク14を示す。図3(d)及び図4(d)は、ウエハ全面
のレジストを除去した後の状態を示す。図3(e)及び図4
(e)は、例えば酸化珪素15をウエハ全面に成膜した状態
を示しており、図3(f)及び図4(f)は、レジストを塗布し
た状態を示している。図3(f)は、露光装置において使用
するウエハの位置計測用マ−クの最終的な断面構造図で
ある。図4(g)は、レジスト16を露光及び現像をすること
により得られた重ね合わせ精度測定用のレジストマ−ク
の最終的な断面構造図である。
【０００７】露光装置におけるウエハの位置検出は、図
3(f)における下地膜の段差構造14のエッジ位置の検出を
することにより行われる。同様に重ね合わせ精度測定
は、図4(g)における下地マ−ク14とレジストマ−ク17の
エッジ位置の検出をすることにより行われる。ウエハの
位置検出マ−クと重ね合わせ精度測定マ−クの両マ−ク
におけるエッジ位置の検出方法は同様であるので、重ね
合わせ精度測定マ−クのエッジ位置の検出方法を例に取
り、その説明を以下行う。
3(f)における下地膜の段差構造14のエッジ位置の検出を
することにより行われる。同様に重ね合わせ精度測定
は、図4(g)における下地マ−ク14とレジストマ−ク17の
エッジ位置の検出をすることにより行われる。ウエハの
位置検出マ−クと重ね合わせ精度測定マ−クの両マ−ク
におけるエッジ位置の検出方法は同様であるので、重ね
合わせ精度測定マ−クのエッジ位置の検出方法を例に取
り、その説明を以下行う。
【０００８】図5(a)は、重ね合わせ精度測定マ−ク100
の平面図であり、図5(b)は、図5(a)中のA-A'線に沿って
切った時の重ね合わせ精度測定マ−ク100の断面図であ
る。図5(a)及び図5(b)は、下地マ−ク110が、膜厚の厚
い酸化珪素膜120に覆われており、その上にレジストマ
−ク130が形成されている重ね合わせ精度測定マ−ク100
を示している。ここで、レジストマ−ク130の抜き領域
幅である寸法(a)は15μｍ〜35μｍであり、レジスト領
域の幅である寸法(b)は数10μｍである。
の平面図であり、図5(b)は、図5(a)中のA-A'線に沿って
切った時の重ね合わせ精度測定マ−ク100の断面図であ
る。図5(a)及び図5(b)は、下地マ−ク110が、膜厚の厚
い酸化珪素膜120に覆われており、その上にレジストマ
−ク130が形成されている重ね合わせ精度測定マ−ク100
を示している。ここで、レジストマ−ク130の抜き領域
幅である寸法(a)は15μｍ〜35μｍであり、レジスト領
域の幅である寸法(b)は数10μｍである。
【０００９】図6(a)はＣＣＤカメラ等により取り込まれ
た重ね合わせ精度測定マ−ク100の画像デ−タ200の説明
図である。エッジ位置の検出は、どの場所のエッジで行
っても同様であるため、画像デ−タ200におけるレジス
トマ−クのエッジ210のX-X'方向を例にとって説明す
る。先ず、画像デ−タ200をX-X'方向に沿った明暗強度
の波形信号へと変換する。図6(b)は、 X-X'方向に沿っ
た明暗強度の波形信号211の説明図である。この波形信
号211において極大、極小により挟まれた波形区間212を
設定し、波形信号高さの半分となる位置213を求める。
この位置213がエッジ認識位置となる。
た重ね合わせ精度測定マ−ク100の画像デ−タ200の説明
図である。エッジ位置の検出は、どの場所のエッジで行
っても同様であるため、画像デ−タ200におけるレジス
トマ−クのエッジ210のX-X'方向を例にとって説明す
る。先ず、画像デ−タ200をX-X'方向に沿った明暗強度
の波形信号へと変換する。図6(b)は、 X-X'方向に沿っ
た明暗強度の波形信号211の説明図である。この波形信
号211において極大、極小により挟まれた波形区間212を
設定し、波形信号高さの半分となる位置213を求める。
この位置213がエッジ認識位置となる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法では、レジストパタ−ン
の形成は、レジスト膜中に過剰に残留している有機溶媒
を飛ばすため、または高分子の架橋反応によりレジスト
パタ−ンを硬化させるために１００℃を超える温度での
熱処理を行う必要がある。しかしながら、この熱処理を
行うことにより、サ−マルフロ−と言われるレジストパ
タ−ンのエッジ部の変形が起こる。このレジストパタ−
ンのエッジ部の変形は、寸法の大きなレジストパタ−
ン、つまり延在方向でのエッジ間の距離が長いレジスト
パタ−ンほど応力が大きいため顕著に起こる。ここで、
例えば、エッジ間の距離は、20m〜30mである。
た従来の半導体装置の製造方法では、レジストパタ−ン
の形成は、レジスト膜中に過剰に残留している有機溶媒
を飛ばすため、または高分子の架橋反応によりレジスト
パタ−ンを硬化させるために１００℃を超える温度での
熱処理を行う必要がある。しかしながら、この熱処理を
行うことにより、サ−マルフロ−と言われるレジストパ
タ−ンのエッジ部の変形が起こる。このレジストパタ−
ンのエッジ部の変形は、寸法の大きなレジストパタ−
ン、つまり延在方向でのエッジ間の距離が長いレジスト
パタ−ンほど応力が大きいため顕著に起こる。ここで、
例えば、エッジ間の距離は、20m〜30mである。
【００１１】図7は重ね合わせ精度測定マ−クのサ−マ
ルフロ−による影響を示す説明図であって、図7(a)は重
ね合わせ精度測定マ−ク300の上面からの説明図、図7
(b)は図7(a)をＡ−Ａ‘線に沿って切った断面図であ
る。図7(a)及び図7(b)には、下地マ−ク310が、二酸化
珪素膜320により全面を覆われたウエハ（図示せず）
に、レジストマ−ク330を形成した重ね合わせ精度測定
マ−クを示している。レジストマ−ク330のエッジ部
は、サ−マルフロ−の影響により変形している。
ルフロ−による影響を示す説明図であって、図7(a)は重
ね合わせ精度測定マ−ク300の上面からの説明図、図7
(b)は図7(a)をＡ−Ａ‘線に沿って切った断面図であ
る。図7(a)及び図7(b)には、下地マ−ク310が、二酸化
珪素膜320により全面を覆われたウエハ（図示せず）
に、レジストマ−ク330を形成した重ね合わせ精度測定
マ−クを示している。レジストマ−ク330のエッジ部
は、サ−マルフロ−の影響により変形している。
【００１２】図8は、レジストマ−ク330のエッジ位置の
検出におけるサ−マルフロ−の影響を示す説明図であ
る。図8(a)はCCDカメラなどにより取り込まれた重ね合
わせ精度測定マ−ク300の上面からの画像デ−タ400の説
明図である。図8(b)は、画像デ−タ400におけるレジス
トマ−ク、紙面上左側のエッジ410のX-X'方向に沿った
明暗強度の波形信号411の説明図である。この波形信号4
11において極大、極小により挟まれた波形区間412を設
定し、波形信号高さの半分となる位置413を求めること
により、レジストマ−ク330のエッジ位置を認識する。
位置413は変形したレジストマ−ク330のエッジ部の波形
信号411から算出されるため、もし、サ−マルフロ−の
影響により変形したレジストマ−ク330のエッジ部を用
いて位置検出すれば、位置合わせ精度が下がることは言
うまでもない。
検出におけるサ−マルフロ−の影響を示す説明図であ
る。図8(a)はCCDカメラなどにより取り込まれた重ね合
わせ精度測定マ−ク300の上面からの画像デ−タ400の説
明図である。図8(b)は、画像デ−タ400におけるレジス
トマ−ク、紙面上左側のエッジ410のX-X'方向に沿った
明暗強度の波形信号411の説明図である。この波形信号4
11において極大、極小により挟まれた波形区間412を設
定し、波形信号高さの半分となる位置413を求めること
により、レジストマ−ク330のエッジ位置を認識する。
位置413は変形したレジストマ−ク330のエッジ部の波形
信号411から算出されるため、もし、サ−マルフロ−の
影響により変形したレジストマ−ク330のエッジ部を用
いて位置検出すれば、位置合わせ精度が下がることは言
うまでもない。
【００１３】本発明は、上記問題を解決し、サ−マルフ
ロ−の影響によるレジストマ−クの変形を抑制し、位置
合わせ精度の向上するレジストマ−ク及びそれを用いた
半導体装置の製造方法を提供する。
ロ−の影響によるレジストマ−クの変形を抑制し、位置
合わせ精度の向上するレジストマ−ク及びそれを用いた
半導体装置の製造方法を提供する。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明のレジストマ−クは、所定形状の第1の枠か
らなり、かつこの第1の枠の内側から外側に向かう方向
の幅が第1の寸法である第1のパタ−ンと、前記第1の枠
の内側で前記第1のパタ−ンから離間して形成され、所
定形状の第2の枠からなり、かつこの第2の枠の内側から
外側に向かう方向の幅が第1の寸法より小さい第2の寸法
からなる第2のパタ−ンとからなることを特徴とする。
に、本発明のレジストマ−クは、所定形状の第1の枠か
らなり、かつこの第1の枠の内側から外側に向かう方向
の幅が第1の寸法である第1のパタ−ンと、前記第1の枠
の内側で前記第1のパタ−ンから離間して形成され、所
定形状の第2の枠からなり、かつこの第2の枠の内側から
外側に向かう方向の幅が第1の寸法より小さい第2の寸法
からなる第2のパタ−ンとからなることを特徴とする。
【００１５】本発明の半導体装置の製造方法は、位置計
測用マ−クを有する下地膜を準備する工程と、所定形状
の第1の枠からなり、かつこの第1の枠の内側から外側に
向かう方向の幅が第1の寸法である第1のパタ−ンと、前
記第1の枠の内側で前記第1のパタ−ンから離間して形成
され、所定形状の第2の枠からなり、かつこの第2の枠の
内側から外側に向かう方向の幅が第1の寸法より小さい
第2の寸法からなる第2のパタ−ンとからなるレジストマ
−クを前記位置計測用マ−ク上方に形成する工程と、前
記位置計測用マ−クと前記レジストマ−クとの相互位置
を計測する工程とを有することを特徴とする。
測用マ−クを有する下地膜を準備する工程と、所定形状
の第1の枠からなり、かつこの第1の枠の内側から外側に
向かう方向の幅が第1の寸法である第1のパタ−ンと、前
記第1の枠の内側で前記第1のパタ−ンから離間して形成
され、所定形状の第2の枠からなり、かつこの第2の枠の
内側から外側に向かう方向の幅が第1の寸法より小さい
第2の寸法からなる第2のパタ−ンとからなるレジストマ
−クを前記位置計測用マ−ク上方に形成する工程と、前
記位置計測用マ−クと前記レジストマ−クとの相互位置
を計測する工程とを有することを特徴とする。
【００１６】さらに、本発明の半導体装置の製造方法
は、下地膜を準備する工程と、所定形状の第1の枠から
なり、かつこの第1の枠の内側から外側に向かう方向の
幅が第1の寸法である第1のパタ−ンと、前記第1の枠の
内側で前記第1のパタ−ンから離間して形成され、所定
形状の第2の枠からなり、かつこの第2の枠の内側から外
側に向かう方向の幅が第1の寸法より小さい第2の寸法か
らなる第2のパタ−ンとからなるレジストマ−クを前記
下地膜上に形成する工程と、前記レジストマ−クを用い
て前記下地膜をエッチングする工程と、エッチングされ
た前記下地膜を用いてウエハの位置を検出する工程とを
有することを特徴とする。
は、下地膜を準備する工程と、所定形状の第1の枠から
なり、かつこの第1の枠の内側から外側に向かう方向の
幅が第1の寸法である第1のパタ−ンと、前記第1の枠の
内側で前記第1のパタ−ンから離間して形成され、所定
形状の第2の枠からなり、かつこの第2の枠の内側から外
側に向かう方向の幅が第1の寸法より小さい第2の寸法か
らなる第2のパタ−ンとからなるレジストマ−クを前記
下地膜上に形成する工程と、前記レジストマ−クを用い
て前記下地膜をエッチングする工程と、エッチングされ
た前記下地膜を用いてウエハの位置を検出する工程とを
有することを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の第1の実施形態に
ついて図面を参照しながら説明する。図１は本発明の第
1の実施形態のレジストマ−クの説明に供する図であ
り、図1(a)は第1の実施形態の重ね合わせ精度測定マ−
ク500の平面図であり、図1(b)は、図1(a)中のＡ−Ａ'線
に沿って切った時の第1の実施形態の重ね合わせ精度測
定マ−ク500の断面図である。
ついて図面を参照しながら説明する。図１は本発明の第
1の実施形態のレジストマ−クの説明に供する図であ
り、図1(a)は第1の実施形態の重ね合わせ精度測定マ−
ク500の平面図であり、図1(b)は、図1(a)中のＡ−Ａ'線
に沿って切った時の第1の実施形態の重ね合わせ精度測
定マ−ク500の断面図である。
【００１８】図1(a)及び図1(b)に示すように、層間膜、
例えば二酸化シリコン膜520が、下地マ−ク510aとして
働く開口部を有する下地膜、例えばポリシリコン膜510
の上に形成される。このポリシリコン膜520の上には、
レジストマ−ク530、540が形成されている。このレジス
トマ−ク530、540は、第1のパタ−ン540と第2のパタ−
ン530からなる。 第1のパタ−ン540は、所定形状の第1
の枠からなり、かつこの第1の枠の内側から外側に向か
う方向の幅が第1の寸法である。第2のパタ−ンは、第1
の枠の内側で第1のパタ−ンから離間して形成され、所
定形状の第2の枠からなり、かつこの第2の枠の内側から
外側に向かう方向の幅が第1の寸法より小さい第2の寸法
からなる第2のパタ−ンとからなる。ここで、第1の実施
形態では第1及び第2の枠を四角形状のものを用いる。こ
こで、第1のパタ−ン540の第1の寸法は20m〜30mで、第2
のパタ−ンの第2の寸法（図中、a）は0.3m 〜10.0m、第
1及び第2のパタ−ン間の寸法（図中、b）は0.3m 〜10.0
mである。
例えば二酸化シリコン膜520が、下地マ−ク510aとして
働く開口部を有する下地膜、例えばポリシリコン膜510
の上に形成される。このポリシリコン膜520の上には、
レジストマ−ク530、540が形成されている。このレジス
トマ−ク530、540は、第1のパタ−ン540と第2のパタ−
ン530からなる。 第1のパタ−ン540は、所定形状の第1
の枠からなり、かつこの第1の枠の内側から外側に向か
う方向の幅が第1の寸法である。第2のパタ−ンは、第1
の枠の内側で第1のパタ−ンから離間して形成され、所
定形状の第2の枠からなり、かつこの第2の枠の内側から
外側に向かう方向の幅が第1の寸法より小さい第2の寸法
からなる第2のパタ−ンとからなる。ここで、第1の実施
形態では第1及び第2の枠を四角形状のものを用いる。こ
こで、第1のパタ−ン540の第1の寸法は20m〜30mで、第2
のパタ−ンの第2の寸法（図中、a）は0.3m 〜10.0m、第
1及び第2のパタ−ン間の寸法（図中、b）は0.3m 〜10.0
mである。
【００１９】露光により形成されたレジストパタ−ンと
ウエハとの絶対的な位置関係の確認は、集積回路パタ−
ンと同時に転写、形成された重ね合わせ精度測定用のレ
ジストマ−ク、つまり第1のパタ−ン540と第2のパタ−
ン530からなるレジストマ−クと、ウエハ上に予め形成
されたウエハの位置計測マ−ク、つまり下地膜に形成さ
れた下地マ−ク510とのずれ量を重ね合わせ精度測定機
により測定することにより行われる。 具体的には、重
ね合わせ精度測定は、下地マ−ク510aと、第2のパタ−
ン530の内側の両エッジ位置を検出することによって行
われる。
ウエハとの絶対的な位置関係の確認は、集積回路パタ−
ンと同時に転写、形成された重ね合わせ精度測定用のレ
ジストマ−ク、つまり第1のパタ−ン540と第2のパタ−
ン530からなるレジストマ−クと、ウエハ上に予め形成
されたウエハの位置計測マ−ク、つまり下地膜に形成さ
れた下地マ−ク510とのずれ量を重ね合わせ精度測定機
により測定することにより行われる。 具体的には、重
ね合わせ精度測定は、下地マ−ク510aと、第2のパタ−
ン530の内側の両エッジ位置を検出することによって行
われる。
【００２０】図１(c)、(d)は本発明の第1の実施形態の
変形例のレジストマ−クの説明に供する図であり、図1
(c)は第1の実施形態の変形例の重ね合わせ精度測定マ−
ク500の平面図であり、図1(d)は、図1(c)中のＡ−Ａ'線
に沿って切った時の第1の実施形態の変形例の重ね合わ
せ精度測定マ−ク500の断面図である。
変形例のレジストマ−クの説明に供する図であり、図1
(c)は第1の実施形態の変形例の重ね合わせ精度測定マ−
ク500の平面図であり、図1(d)は、図1(c)中のＡ−Ａ'線
に沿って切った時の第1の実施形態の変形例の重ね合わ
せ精度測定マ−ク500の断面図である。
【００２１】本発明の第1の実施形態の変形例のレジス
トマ−クは、第2のパタ−ン530の枠内の二酸化シリコン
膜520上に第3のパタ−ン550を有することを特徴とす
る。本発明の第1の実施形態の変形例のレジストマ−ク
は、第3のパタ−ン550を有するので、位置合わせ後のレ
ジストパタ−ンをマスクとするエッチング工程により、
重ね合わせ精度測定マ−ク500部における不要な二酸化
シリコン膜520のエッチングを防止することができる。
トマ−クは、第2のパタ−ン530の枠内の二酸化シリコン
膜520上に第3のパタ−ン550を有することを特徴とす
る。本発明の第1の実施形態の変形例のレジストマ−ク
は、第3のパタ−ン550を有するので、位置合わせ後のレ
ジストパタ−ンをマスクとするエッチング工程により、
重ね合わせ精度測定マ−ク500部における不要な二酸化
シリコン膜520のエッチングを防止することができる。
【００２２】上述した本発明のレジストマ−ク530、540
は、第1のパタ−ン540と第2のパタ−ン530からなり、位
置検出の際には第2のパタ−ン530のエッジを使用する。
サ−マルフロ−によるエッジ部の変形は、レジストマ−
クのエッジ間、つまり幅の寸法に依存する。従って、こ
の第2のパタ−ン530は、サ−マルフロ−の影響を受けな
い程度の幅、例えば0.3m 〜10.0mに設定されているた
め、エッジ部の変形が起きづらく、さらにマスクしたい
部分は、第2のパタ−ン530から所定距離離れた所に形成
された、幅の広い第1のパタ−ン540で二酸化シリコン膜
520が覆われているので、不要なエッチングが避けられ
る。 このように、本発明のレジストマ−クは、サ−マ
ルフロ−の影響によるレジストマ−クの変形を低減し、
かつ本来のレジストパタ−ンのマスクとしての機能も保
持される。これによって位置合わせ精度が向上するレジ
ストマ−ク530、540が得られる。また、本発明のレジス
トマ−クを用いた半導体装置の製造方法は、上述したレ
ジストマ−クを用いて行われるため、半導体製造工程全
体における位置合わせ精度を向上することができ、これ
に伴ない、歩留まりを向上させることが可能になる。ま
た、このレジストマ−クを用いて下地膜に形成される位
置計測マ−クも精度良く、形成されるため、位置計測の
精度も向上する。
は、第1のパタ−ン540と第2のパタ−ン530からなり、位
置検出の際には第2のパタ−ン530のエッジを使用する。
サ−マルフロ−によるエッジ部の変形は、レジストマ−
クのエッジ間、つまり幅の寸法に依存する。従って、こ
の第2のパタ−ン530は、サ−マルフロ−の影響を受けな
い程度の幅、例えば0.3m 〜10.0mに設定されているた
め、エッジ部の変形が起きづらく、さらにマスクしたい
部分は、第2のパタ−ン530から所定距離離れた所に形成
された、幅の広い第1のパタ−ン540で二酸化シリコン膜
520が覆われているので、不要なエッチングが避けられ
る。 このように、本発明のレジストマ−クは、サ−マ
ルフロ−の影響によるレジストマ−クの変形を低減し、
かつ本来のレジストパタ−ンのマスクとしての機能も保
持される。これによって位置合わせ精度が向上するレジ
ストマ−ク530、540が得られる。また、本発明のレジス
トマ−クを用いた半導体装置の製造方法は、上述したレ
ジストマ−クを用いて行われるため、半導体製造工程全
体における位置合わせ精度を向上することができ、これ
に伴ない、歩留まりを向上させることが可能になる。ま
た、このレジストマ−クを用いて下地膜に形成される位
置計測マ−クも精度良く、形成されるため、位置計測の
精度も向上する。
【００２３】以下、本発明の第2の実施形態について図
面を参照しながら説明する。図2は本発明の第2の実施形
態のレジストマ−クの説明に供する図であり、図2(a)は
第2の実施形態の重ね合わせ精度測定マ−ク600の平面図
であり、図2(b)は、図2(a)中のＡ−Ａ'線に沿って切っ
た時の第2の実施形態の重ね合わせ精度測定マ−ク600の
断面図である。
面を参照しながら説明する。図2は本発明の第2の実施形
態のレジストマ−クの説明に供する図であり、図2(a)は
第2の実施形態の重ね合わせ精度測定マ−ク600の平面図
であり、図2(b)は、図2(a)中のＡ−Ａ'線に沿って切っ
た時の第2の実施形態の重ね合わせ精度測定マ−ク600の
断面図である。
【００２４】図2(a)及び図2(b)に示すように、層間膜、
例えば二酸化シリコン膜620が、下地マ−ク610aとして
働く開口部を有する下地膜、例えばポリシリコン膜610
の上に形成される。この二酸化シリコン膜620の上に
は、レジストマ−ク630、640が形成されている。
例えば二酸化シリコン膜620が、下地マ−ク610aとして
働く開口部を有する下地膜、例えばポリシリコン膜610
の上に形成される。この二酸化シリコン膜620の上に
は、レジストマ−ク630、640が形成されている。
【００２５】本発明の第2の実施形態のレジストマ−ク
は、レジストマ−クを構成する第1のパタ−ン640と第2
のパタ−ン630を各枠の隅で接続した構成660を特徴とす
る。
は、レジストマ−クを構成する第1のパタ−ン640と第2
のパタ−ン630を各枠の隅で接続した構成660を特徴とす
る。
【００２６】露光により形成されたレジストパタ−ンと
ウエハとの絶対的な位置関係の確認は、集積回路パタ−
ンと同時に転写、形成された重ね合わせ精度測定用のレ
ジストマ−ク、つまり第1のパタ−ン640と第2のパタ−
ン630からなるレジストマ−クと、ウエハ上に予め形成
されたウエハの位置計測マ−ク、つまり下地膜に形成さ
れた下地マ−ク610aとのずれ量を重ね合わせ精度測定機
により測定することにより行われる。 具体的には、重
ね合わせ精度測定は、下地マ−ク610aと、第2のパタ−
ン630の内側の両エッジ位置を検出することによって行
われる。
ウエハとの絶対的な位置関係の確認は、集積回路パタ−
ンと同時に転写、形成された重ね合わせ精度測定用のレ
ジストマ−ク、つまり第1のパタ−ン640と第2のパタ−
ン630からなるレジストマ−クと、ウエハ上に予め形成
されたウエハの位置計測マ−ク、つまり下地膜に形成さ
れた下地マ−ク610aとのずれ量を重ね合わせ精度測定機
により測定することにより行われる。 具体的には、重
ね合わせ精度測定は、下地マ−ク610aと、第2のパタ−
ン630の内側の両エッジ位置を検出することによって行
われる。
【００２７】本発明の第2の実施形態の変形例のレジス
トマ−クは、第2のパタ−ン630の枠内の二酸化シリコン
膜上に第3のパタ−ン650を有することを特徴とする。本
発明の第2の実施形態の変形例のレジストマ−クは、第3
のパタ−ン650を有するので、位置合わせ後のレジスト
パタ−ンをマスクとするエッチング工程により、重ね合
わせ精度測定マ−ク600部における不要な二酸化シリコ
ン膜のエッチングを防止することができる。
トマ−クは、第2のパタ−ン630の枠内の二酸化シリコン
膜上に第3のパタ−ン650を有することを特徴とする。本
発明の第2の実施形態の変形例のレジストマ−クは、第3
のパタ−ン650を有するので、位置合わせ後のレジスト
パタ−ンをマスクとするエッチング工程により、重ね合
わせ精度測定マ−ク600部における不要な二酸化シリコ
ン膜のエッチングを防止することができる。
【００２８】上述した本発明のレジストマ−ク630、640
は、第1のパタ−ン640と第2のパタ−ン630からなり、位
置検出の際には第2のパタ−ン630のエッジを使用する。
サ−マルフロ−によるエッジ部の変形は、レジストマ−
クのエッジ間、つまり幅の寸法に依存する。従って、こ
の第2のパタ−ン630は、サ−マルフロ−の影響を受けな
い程度の幅、例えば0.3m 〜10.0mに設定されているた
め、エッジ部の変形が起きづらく、さらにマスクしたい
部分は、第2のパタ−ン630から所定距離離れた所に形成
された、幅の広い第1のパタ−ン640で二酸化シリコン膜
620が覆われているので、不要なエッチングが避けられ
る。このように、本発明のレジストマ−クは、サ−マル
フロ−の影響によるレジストマ−クの変形を低減し、か
つ本来のレジストパタ−ンのマスクとしての機能も保持
される。これによって位置合わせ精度が向上するレジス
トマ−ク630、640が得られる。
は、第1のパタ−ン640と第2のパタ−ン630からなり、位
置検出の際には第2のパタ−ン630のエッジを使用する。
サ−マルフロ−によるエッジ部の変形は、レジストマ−
クのエッジ間、つまり幅の寸法に依存する。従って、こ
の第2のパタ−ン630は、サ−マルフロ−の影響を受けな
い程度の幅、例えば0.3m 〜10.0mに設定されているた
め、エッジ部の変形が起きづらく、さらにマスクしたい
部分は、第2のパタ−ン630から所定距離離れた所に形成
された、幅の広い第1のパタ−ン640で二酸化シリコン膜
620が覆われているので、不要なエッチングが避けられ
る。このように、本発明のレジストマ−クは、サ−マル
フロ−の影響によるレジストマ−クの変形を低減し、か
つ本来のレジストパタ−ンのマスクとしての機能も保持
される。これによって位置合わせ精度が向上するレジス
トマ−ク630、640が得られる。
【００２９】また、本発明の第2の実施形態のレジスト
マ−クは、レジストマ−クを構成する第1のパタ−ン640
と第2のパタ−ン630を各枠の隅で接続した構成660であ
るため、第2のパタ−ン630が、二酸化シリコン膜620か
ら剥がれる、つまり膜剥がれの問題を防止することがで
きる。また、本発明のレジストマ−クを用いた半導体装
置の製造方法は、上述したレジストマ−クを用いて行わ
れるため、半導体製造工程全体における位置合わせ精度
を向上することができ、これに伴ない、歩留まりを向上
させることが可能になる。また、このレジストマ−クを
用いて下地膜に形成される位置計測マ−クも精度良く、
形成されるため、位置計測の精度も向上する。
マ−クは、レジストマ−クを構成する第1のパタ−ン640
と第2のパタ−ン630を各枠の隅で接続した構成660であ
るため、第2のパタ−ン630が、二酸化シリコン膜620か
ら剥がれる、つまり膜剥がれの問題を防止することがで
きる。また、本発明のレジストマ−クを用いた半導体装
置の製造方法は、上述したレジストマ−クを用いて行わ
れるため、半導体製造工程全体における位置合わせ精度
を向上することができ、これに伴ない、歩留まりを向上
させることが可能になる。また、このレジストマ−クを
用いて下地膜に形成される位置計測マ−クも精度良く、
形成されるため、位置計測の精度も向上する。
【００３０】
【発明の効果】本発明のレジストマ−クは、サ−マルフ
ロ−の影響によるレジストマ−クの変形を低減し、かつ
本来のレジストパタ−ンのマスクとしての機能も保持さ
れる。これによって位置合わせ精度が向上するレジスト
マ−クが得られる。また、本発明のレジストマ−クを用
いた半導体装置の製造方法は、上述したレジストマ−ク
を用いて行われるため、半導体製造工程全体における位
置合わせ精度を向上することができ、これに伴ない、歩
留まりを向上させることが可能になる。また、このレジ
ストマ−クを用いて下地膜に形成される位置計測マ−ク
も精度良く、形成されるため、位置計測の精度も向上す
る。
ロ−の影響によるレジストマ−クの変形を低減し、かつ
本来のレジストパタ−ンのマスクとしての機能も保持さ
れる。これによって位置合わせ精度が向上するレジスト
マ−クが得られる。また、本発明のレジストマ−クを用
いた半導体装置の製造方法は、上述したレジストマ−ク
を用いて行われるため、半導体製造工程全体における位
置合わせ精度を向上することができ、これに伴ない、歩
留まりを向上させることが可能になる。また、このレジ
ストマ−クを用いて下地膜に形成される位置計測マ−ク
も精度良く、形成されるため、位置計測の精度も向上す
る。
【図１】図1(a)は第1の実施形態の重ね合わせ精度測定
マ−クの平面図であり、図1(b)は、図1(a)中のＡ−Ａ'
線に沿って切った時の第1の実施形態の重ね合わせ精度
測定マ−クの断面図である。
マ−クの平面図であり、図1(b)は、図1(a)中のＡ−Ａ'
線に沿って切った時の第1の実施形態の重ね合わせ精度
測定マ−クの断面図である。
【図２】図2(a)は第2の実施形態の重ね合わせ精度測定
マ−クの平面図であり、図2(b)は、図2(a)中のＡ−Ａ'
線に沿って切った時の第2の実施形態の重ね合わせ精度
測定マ−クの断面図である。
マ−クの平面図であり、図2(b)は、図2(a)中のＡ−Ａ'
線に沿って切った時の第2の実施形態の重ね合わせ精度
測定マ−クの断面図である。
【図３】図3は、ウエハの位置計測マ−クの形成工程を
説明するための断面工程図。
説明するための断面工程図。
【図４】図4は、重ね合わせ精度測定用のレジストマ−
クの形成工程を説明するための断面工程図。
クの形成工程を説明するための断面工程図。
【図５】図5(a)は、重ね合わせ精度測定マ−クの平面図
であり、図5(b)は、図5(a)中のA-A'線に沿って切った時
の重ね合わせ精度測定マ−クの断面図である。
であり、図5(b)は、図5(a)中のA-A'線に沿って切った時
の重ね合わせ精度測定マ−クの断面図である。
【図６】図6(a)はＣＣＤカメラ等により取り込まれた重
ね合わせ精度測定マ−クの画像デ−タの説明図である。
図6(b)は、 X-X'方向に沿った明暗強度の波形信号の説
明図である。
ね合わせ精度測定マ−クの画像デ−タの説明図である。
図6(b)は、 X-X'方向に沿った明暗強度の波形信号の説
明図である。
【図７】図7(a)は重ね合わせ精度測定マ−ク300の上面
からの説明図、図7(b)は図7(a)をＡ−Ａ‘線に沿って切
った断面図である。
からの説明図、図7(b)は図7(a)をＡ−Ａ‘線に沿って切
った断面図である。
【図８】図8は、レジストマ−クのエッジ位置の検出に
おけるサ−マルフロ−の影響を示す説明図である。図8
(a)はCCDカメラなどにより取り込まれた重ね合わせ精度
測定マ−クの上面からの画像デ−タの説明図である。図
8(b)は、画像デ−タにおけるレジストマ−ク、紙面上左
側のエッジのX-X'方向に沿った明暗強度の波形信号の説
明図である。
おけるサ−マルフロ−の影響を示す説明図である。図8
(a)はCCDカメラなどにより取り込まれた重ね合わせ精度
測定マ−クの上面からの画像デ−タの説明図である。図
8(b)は、画像デ−タにおけるレジストマ−ク、紙面上左
側のエッジのX-X'方向に沿った明暗強度の波形信号の説
明図である。
500：重ね合わせ精度測定マ−ク500 510：ポリシリコン膜510 510a：下地マ−ク510a 520：二酸化シリコン膜520 530：第2のパタ−ン530（レジストマ−ク） 540：第1のパタ−ン540（レジストマ−ク）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 1/02 Ｈ０１Ｌ 23/12 Ｚ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/26 511
Claims (6)
- 【請求項１】 下層膜のマスクとして用いられるレジス
トにおける、重ね合わせ精度測定用のレジストマーク
は、半導体基板の表面側に設けられたレジストに開口部
が設けられ、該開口部が設けられたレジストから離間し
て設けられた枠状のレジストからなるパターンを該開口
部内に配置することで構成されることを特徴とするレジ
ストマーク。 - 【請求項２】 前記枠状のパターンは０．３μｍ〜１０
μｍの幅を有することを特徴とする請求項１記載のレジ
ストマーク。 - 【請求項３】 前記開口部が設けられたレジストは第１
の幅を有する枠形状であり、前記枠状のパターンは該第
１の幅より小さい第２の幅を有することを特徴とする請
求項１記載のレジストマーク。 - 【請求項４】 前記レジストマークは、さらに、前記枠
状のパターンから離間し、該枠状のパターンに周囲を取
り囲まれるように配置されたレジストからなるパターン
を有することを特徴とする請求項１〜３のいずれか１つ
に記載のレジストマーク。 - 【請求項５】 前記レジストマークを構成するレジスト
は、層間膜上に設けられ、該層間膜の下層には下地膜が
配置されており、該下地膜には、前記開口部の底部に対
応する位置で、前記枠状のパターンに取り囲まれる領域
に該下地膜を開口することで得られるマークが設けられ
ていることを特徴とする請求項１〜４のいずれか１つに
記載のレジストマーク。 - 【請求項６】 前記枠状のパターンは四角いリング状で
あることを特徴とする請求項１〜５のいずれか１つに記
載のレジストマーク。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36271698A JP3288320B2 (ja) | 1998-12-21 | 1998-12-21 | レジストマーク |
| US09/458,819 US6368980B1 (en) | 1998-12-21 | 1999-12-13 | Resist mark having measurement marks for measuring the accuracy of overlay of a photomask disposed on semiconductor wafer and method for manufacturing semiconductor wafer having it |
| US10/061,332 US6559063B2 (en) | 1998-12-21 | 2002-02-04 | Method for manufacturing semiconductor wafer having resist mask with measurement marks for measuring the accuracy of overlay of a photomask |
| US10/061,285 US6440262B1 (en) | 1998-12-21 | 2002-02-04 | Resist mask having measurement marks for measuring the accuracy of overlay of a photomask disposed on semiconductor wafer |
| US10/196,379 US6589385B2 (en) | 1998-12-21 | 2002-07-17 | Resist mask for measuring the accuracy of overlaid layers |
| US10/196,413 US6562188B2 (en) | 1998-12-21 | 2002-07-17 | Resist mask for measuring the accuracy of overlaid layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36271698A JP3288320B2 (ja) | 1998-12-21 | 1998-12-21 | レジストマーク |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002016859A Division JP3526848B2 (ja) | 2002-01-25 | 2002-01-25 | レジストマーク |
| JP2002016860A Division JP3471343B2 (ja) | 2002-01-25 | 2002-01-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188250A JP2000188250A (ja) | 2000-07-04 |
| JP3288320B2 true JP3288320B2 (ja) | 2002-06-04 |
Family
ID=18477565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36271698A Expired - Fee Related JP3288320B2 (ja) | 1998-12-21 | 1998-12-21 | レジストマーク |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US6368980B1 (ja) |
| JP (1) | JP3288320B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288320B2 (ja) * | 1998-12-21 | 2002-06-04 | 沖電気工業株式会社 | レジストマーク |
| JP3348783B2 (ja) * | 1999-07-28 | 2002-11-20 | 日本電気株式会社 | 重ね合わせ用マーク及び半導体装置 |
| JP3948646B2 (ja) | 2000-08-31 | 2007-07-25 | 東京応化工業株式会社 | ポジ型レジスト組成物及びそれを用いたレジストパターン形成方法 |
| US20030087286A1 (en) * | 2000-09-06 | 2003-05-08 | Hodge Timothy A. | Isolation of eukaryotic genomic DNA using magnetically responsive solid functionalized particles |
| JP4057807B2 (ja) * | 2001-12-03 | 2008-03-05 | 東京応化工業株式会社 | 微細レジストパターン形成方法 |
| JP4011353B2 (ja) * | 2002-01-31 | 2007-11-21 | 沖電気工業株式会社 | 合わせ測定用のレジストパターン |
| US6951317B2 (en) * | 2002-09-03 | 2005-10-04 | Honeywell International Inc. | Vehicle, lightweight pneumatic pilot valve and related systems therefor |
| KR20050094828A (ko) | 2002-12-26 | 2005-09-28 | 도오꾜오까고오교 가부시끼가이샤 | 포지티브형 레지스트 조성물 및 레지스트 패턴 형성 방법 |
| JP4152810B2 (ja) | 2003-06-13 | 2008-09-17 | 東京応化工業株式会社 | ポジ型レジスト組成物およびレジストパターン形成方法 |
| WO2005017511A1 (en) | 2003-07-30 | 2005-02-24 | Applied Materials Israel, Ltd. | Scanning electron microscope having multiple detectors and a method for multiple detector based imaging |
| TWI316645B (en) | 2003-09-18 | 2009-11-01 | Tokyo Ohka Kogyo Co Ltd | Positive resist composition and resist pattern formation method |
| US7842933B2 (en) * | 2003-10-22 | 2010-11-30 | Applied Materials Israel, Ltd. | System and method for measuring overlay errors |
| JP2005326491A (ja) | 2004-05-12 | 2005-11-24 | Tokyo Ohka Kogyo Co Ltd | ポジ型レジスト組成物及びレジストパターン形成方法 |
| JP4828204B2 (ja) | 2005-10-21 | 2011-11-30 | 東京応化工業株式会社 | ポジ型レジスト組成物およびレジストパターン形成方法、並びに高分子化合物 |
| US8722179B2 (en) * | 2006-12-12 | 2014-05-13 | Asml Netherlands B.V. | Substrate comprising a mark |
| US8609441B2 (en) * | 2006-12-12 | 2013-12-17 | Asml Netherlands B.V. | Substrate comprising a mark |
| JP2009130184A (ja) * | 2007-11-26 | 2009-06-11 | Canon Inc | アライメント方法、露光方法、パターン形成方法および露光装置 |
| KR100895820B1 (ko) * | 2008-01-02 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지 |
| US9046475B2 (en) | 2011-05-19 | 2015-06-02 | Applied Materials Israel, Ltd. | High electron energy based overlay error measurement methods and systems |
| KR101499281B1 (ko) * | 2011-12-09 | 2015-03-06 | 삼성전기주식회사 | 검사용 마크 및 이를 갖는 인쇄회로기판 |
| CN104777723B (zh) * | 2015-04-20 | 2018-06-01 | 武汉新芯集成电路制造有限公司 | 套刻对准标记及套刻测量方法 |
| CN109950165B (zh) * | 2019-02-19 | 2021-06-04 | 长江存储科技有限责任公司 | 测试结构和测试方法 |
| CN113257704B (zh) * | 2021-06-17 | 2021-10-19 | 绍兴中芯集成电路制造股份有限公司 | 套刻精度的检测方法及其检测结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4632724A (en) * | 1985-08-19 | 1986-12-30 | International Business Machines Corporation | Visibility enhancement of first order alignment marks |
| JPH04159706A (ja) | 1990-10-23 | 1992-06-02 | Sony Corp | アライメントマーク |
| JP3291924B2 (ja) | 1994-06-28 | 2002-06-17 | ソニー株式会社 | 重ね合わせ精度測定パターン |
| US5952247A (en) * | 1994-11-23 | 1999-09-14 | Intel Corporation | Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate |
| US6274393B1 (en) * | 1998-04-20 | 2001-08-14 | International Business Machines Corporation | Method for measuring submicron images |
| JP3288320B2 (ja) * | 1998-12-21 | 2002-06-04 | 沖電気工業株式会社 | レジストマーク |
-
1998
- 1998-12-21 JP JP36271698A patent/JP3288320B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-13 US US09/458,819 patent/US6368980B1/en not_active Expired - Fee Related
-
2002
- 2002-02-04 US US10/061,332 patent/US6559063B2/en not_active Expired - Fee Related
- 2002-02-04 US US10/061,285 patent/US6440262B1/en not_active Expired - Fee Related
- 2002-07-17 US US10/196,413 patent/US6562188B2/en not_active Expired - Lifetime
- 2002-07-17 US US10/196,379 patent/US6589385B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6559063B2 (en) | 2003-05-06 |
| US6589385B2 (en) | 2003-07-08 |
| JP2000188250A (ja) | 2000-07-04 |
| US20020177317A1 (en) | 2002-11-28 |
| US6562188B2 (en) | 2003-05-13 |
| US20020182817A1 (en) | 2002-12-05 |
| US6440262B1 (en) | 2002-08-27 |
| US20020086549A1 (en) | 2002-07-04 |
| US20020081860A1 (en) | 2002-06-27 |
| US6368980B1 (en) | 2002-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3288320B2 (ja) | レジストマーク | |
| US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
| US4356223A (en) | Semiconductor device having a registration mark for use in an exposure technique for micro-fine working | |
| JP2987112B2 (ja) | 半導体素子のオーバレイ検査方法 | |
| EP0405585A2 (en) | A method of manufacturing a semiconductor device | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| US5668042A (en) | Method for aligning micro patterns of a semiconductor device | |
| US6357131B1 (en) | Overlay reliability monitor | |
| JP3526848B2 (ja) | レジストマーク | |
| JP3471343B2 (ja) | 半導体装置の製造方法 | |
| JPH0215612A (ja) | 半導体装置の認識符号形成方法 | |
| JP2007194357A (ja) | 重ね合わせマークおよびその製造方法 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| JPH0770453B2 (ja) | 半導体装置の製造方法 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| JPS623944B2 (ja) | ||
| KR970008265B1 (ko) | 반도체 소자 제조용 노광 마스크 | |
| KR20000003610A (ko) | 반도체소자의 정렬마크 형성방법 | |
| KR20080065806A (ko) | 측정마크를 갖는 반도체소자 및 그 형성방법 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| KR19990066546A (ko) | 웨이퍼 정렬 방법 | |
| JPH06186730A (ja) | 電子ビーム露光によるフォトマスクの製造方法 | |
| KR20020002762A (ko) | 반도체소자의 중첩정밀도 측정마크 | |
| JP2005024962A (ja) | フォトマスク、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |