JP3526848B2 - レジストマーク - Google Patents

レジストマーク

Info

Publication number
JP3526848B2
JP3526848B2 JP2002016859A JP2002016859A JP3526848B2 JP 3526848 B2 JP3526848 B2 JP 3526848B2 JP 2002016859 A JP2002016859 A JP 2002016859A JP 2002016859 A JP2002016859 A JP 2002016859A JP 3526848 B2 JP3526848 B2 JP 3526848B2
Authority
JP
Japan
Prior art keywords
resist
mark
pattern
opening
overlay accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002016859A
Other languages
English (en)
Other versions
JP2002252168A (ja
Inventor
章行 南
哲志 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002016859A priority Critical patent/JP3526848B2/ja
Publication of JP2002252168A publication Critical patent/JP2002252168A/ja
Application granted granted Critical
Publication of JP3526848B2 publication Critical patent/JP3526848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
において、重ね合わせ精度測定のためのレジストマ−ク
に関する。
【0002】
【従来の技術】一般に、半導体集積回路装置のパタ−ン
形成工程として、フォトリソグラフィ技術が用いられて
いる。このフォトリソグラフィ技術は、ガラス基板上に
露光光に対して遮光性を有するクロム等で集積回路パタ
−ンを形成したフォトマスクを用いて、半導体基板(以
下、ウエハと称す。)上に形成されたレジストを選択的
に露光及び感光させる。
【0003】次に、このレジストをアルカリ現像するこ
とによって、集積回路パタ−ンが転写されたレジストパ
タ−ンを得ることができる。このレジストパタ−ンの形
成過程において、ウエハとレジストパタ−ンとの高精度
の位置合わせが必要不可欠となる。この位置合わせを行
うため、露光機においては、フォトマスク上に形成され
たフォトマスクの位置計測マ−クと、ウエハ上に予め形
成されたウエハの位置計測マ−クとの相互の位置関係を
検知及び計測した後、露光を行う。この露光により形成
されたレジストパタ−ンとウエハとの絶対的な位置関係
の確認は、集積回路パタ−ンと同時に転写、形成された
重ね合わせ精度測定用のレジストマ−クと、ウエハ上に
予め形成されたウエハの位置計測マ−クとのずれ量を重
ね合わせ精度測定機により測定することにより行われ
る。
【0004】図3は、ウエハの位置計測マ−クの形成工
程を説明するための断面工程図。
【0005】図4は、重ね合わせ精度測定用のレジスト
マ−クの形成工程を説明するための断面工程図。これら
図3及び図4を用いて、ウエハの位置計測マ−ク及び重ね
合わせ精度測定用のレジストマ−クの形成工程を説明す
る。
【0006】先ず、図3(a)及び図4(a)に示すように、例
えば、ポリシリコンの下地膜11を成膜したウエハ上にレ
ジスト12を塗布した状態である。このレジスト12を露光
かつ、現像することにより、図3(b)及び図4(b)に示すウ
エハの位置計測マ−クのレジストパタ−ン13、及び重ね
合わせ精度測定用のレジストマ−ク13を得る。図3(c)
は、レジストパタ−ン13をエッチングマスクとして下地
膜を選択除去することにより得られた下地膜の段差構造
14を示し、図4(c)は、レジストパタ−ン13をエッチング
マスクとして下地膜を選択除去することにより得られた
下地マ−ク14を示す。図3(d)及び図4(d)は、ウエハ全面
のレジストを除去した後の状態を示す。図3(e)及び図4
(e)は、例えば酸化珪素15をウエハ全面に成膜した状態
を示しており、図3(f)及び図4(f)は、レジストを塗布し
た状態を示している。図3(f)は、露光装置において使用
するウエハの位置計測用マ−クの最終的な断面構造図で
ある。図4(g)は、レジスト16を露光及び現像をすること
により得られた重ね合わせ精度測定用のレジストマ−ク
の最終的な断面構造図である。
【0007】露光装置におけるウエハの位置検出は、図
3(f)における下地膜の段差構造14のエッジ位置の検出を
することにより行われる。同様に重ね合わせ精度測定
は、図4(g)における下地マ−ク14とレジストマ−ク17の
エッジ位置の検出をすることにより行われる。ウエハの
位置検出マ−クと重ね合わせ精度測定マ−クの両マ−ク
におけるエッジ位置の検出方法は同様であるので、重ね
合わせ精度測定マ−クのエッジ位置の検出方法を例に取
り、その説明を以下行う。
【0008】図5(a)は、重ね合わせ精度測定マ−ク100
の平面図であり、図5(b)は、図5(a)中のA-A'線に沿って
切った時の重ね合わせ精度測定マ−ク100の断面図であ
る。図5(a)及び図5(b)は、下地マ−ク110が、膜厚の厚
い酸化珪素膜120に覆われており、その上にレジストマ
−ク130が形成されている重ね合わせ精度測定マ−ク100
を示している。ここで、レジストマ−ク130の抜き領域
幅である寸法(a)は15μm〜35μmであり、レジスト領
域の幅である寸法(b)は数10μmである。
【0009】図6(a)はCCDカメラ等により取り込まれ
た重ね合わせ精度測定マ−ク100の画像デ−タ200の説明
図である。エッジ位置の検出は、どの場所のエッジで行
っても同様であるため、画像デ−タ200におけるレジス
トマ−クのエッジ210のX-X'方向を例にとって説明す
る。先ず、画像デ−タ200をX-X'方向に沿った明暗強度
の波形信号へと変換する。図6(b)は、 X-X'方向に沿っ
た明暗強度の波形信号211の説明図である。この波形信
号211において極大、極小により挟まれた波形区間212を
設定し、波形信号高さの半分となる位置213を求める。
この位置213がエッジ認識位置となる。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法では、レジストパタ−ン
の形成は、レジスト膜中に過剰に残留している有機溶媒
を飛ばすため、または高分子の架橋反応によりレジスト
パタ−ンを硬化させるために100℃を超える温度での
熱処理を行う必要がある。しかしながら、この熱処理を
行うことにより、サ−マルフロ−と言われるレジストパ
タ−ンのエッジ部の変形が起こる。このレジストパタ−
ンのエッジ部の変形は、寸法の大きなレジストパタ−
ン、つまり延在方向でのエッジ間の距離が長いレジスト
パタ−ンほど応力が大きいため顕著に起こる。ここで、
例えば、エッジ間の距離は、20μm〜30μmである。
【0011】図7は重ね合わせ精度測定マ−クのサ−マ
ルフロ−による影響を示す説明図であって、図7(a)は重
ね合わせ精度測定マ−ク300の上面からの説明図、図7
(b)は図7(a)をA−A‘線に沿って切った断面図であ
る。図7(a)及び図7(b)には、下地マ−ク310が、二酸化
珪素膜320により全面を覆われたウエハ(図示せず)
に、レジストマ−ク330を形成した重ね合わせ精度測定
マ−クを示している。レジストマ−ク330のエッジ部
は、サ−マルフロ−の影響により変形している。
【0012】図8は、レジストマ−ク330のエッジ位置の
検出におけるサ−マルフロ−の影響を示す説明図であ
る。図8(a)はCCDカメラなどにより取り込まれた重ね合
わせ精度測定マ−ク300の上面からの画像デ−タ400の説
明図である。図8(b)は、画像デ−タ400におけるレジス
トマ−ク、紙面上左側のエッジ410のX-X'方向に沿った
明暗強度の波形信号411の説明図である。この波形信号4
11において極大、極小により挟まれた波形区間412を設
定し、波形信号高さの半分となる位置413を求めること
により、レジストマ−ク330のエッジ位置を認識する。
位置413は変形したレジストマ−ク330のエッジ部の波形
信号411から算出されるため、もし、サ−マルフロ−の
影響により変形したレジストマ−ク330のエッジ部を用
いて位置検出すれば、位置合わせ精度が下がることは言
うまでもない。
【0013】本発明は、上記問題を解決し、サ−マルフ
ロ−の影響によるレジストマ−クの変形を抑制し、位置
合わせ精度の向上するレジストマ−ク及びそれを用いた
半導体装置の製造方法を提供する。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、下層膜のマスクとして用いられるレジストにおけ
る、重ね合わせ精度測定用のレジストマークは、半導体
基板の表面側に設けられたレジストに開口部が設けら
れ、各々が開口部の周辺に沿った複数のスリットをレジ
ストに設けて構成されることを特徴とする。
【0015】本願発明のレジストマークは、第1の枠か
らなる第1のパターンと、この第1の枠の内側に第1の
パターンから離間して形成された所定の枠状の第2のパ
ターンとが、少なくとも一部で接続されている構成とな
っている。
【0016】また、本願発明のレジストマークの第1の
パターンの幅より第2のパターンの幅が小さいことや、
このパターンは四角いリング状である等の特徴も有す
る。
【0017】
【発明の実施の形態】以下、本発明の第1の実施形態に
ついて図面を参照しながら説明する。図1は本発明の第
1の実施形態のレジストマ−クの説明に供する図であ
り、図1(a)は第1の実施形態の重ね合わせ精度測定マ−
ク500の平面図であり、図1(b)は、図1(a)中のA−A'線
に沿って切った時の第1の実施形態の重ね合わせ精度測
定マ−ク500の断面図である。
【0018】図1(a)及び図1(b)に示すように、層間膜、
例えば二酸化シリコン膜520が、下地マ−ク510aとして
働く開口部を有する下地膜、例えばポリシリコン膜510
の上に形成される。このポリシリコン膜520の上には、
レジストマ−ク530、540が形成されている。このレジス
トマ−ク530、540は、第1のパタ−ン540と第2のパタ−
ン530からなる。 第1のパタ−ン540は、所定形状の第1
の枠からなり、かつこの第1の枠の内側から外側に向か
う方向の幅が第1の寸法である。第2のパタ−ンは、第1
の枠の内側で第1のパタ−ンから離間して形成され、所
定形状の第2の枠からなり、かつこの第2の枠の内側から
外側に向かう方向の幅が第1の寸法より小さい第2の寸法
からなる第2のパタ−ンとからなる。ここで、第1の実施
形態では第1及び第2の枠を四角形状のものを用いる。こ
こで、第1のパタ−ン540の第1の寸法は20μm〜30μm
で、第2のパタ−ンの第2の寸法(図中、a)は0.3μm 〜
10.0μm、第1及び第2のパタ−ン間の寸法(図中、b)は
0.3μm 〜10.0μmである。
【0019】露光により形成されたレジストパタ−ンと
ウエハとの絶対的な位置関係の確認は、集積回路パタ−
ンと同時に転写、形成された重ね合わせ精度測定用のレ
ジストマ−ク、つまり第1のパタ−ン540と第2のパタ−
ン530からなるレジストマ−クと、ウエハ上に予め形成
されたウエハの位置計測マ−ク、つまり下地膜に形成さ
れた下地マ−ク510とのずれ量を重ね合わせ精度測定機
により測定することにより行われる。 具体的には、重
ね合わせ精度測定は、下地マ−ク510aと、第2のパタ−
ン530の内側の両エッジ位置を検出することによって行
われる。
【0020】図1(c)、(d)は本発明の第1の実施形態の
変形例のレジストマ−クの説明に供する図であり、図1
(c)は第1の実施形態の変形例の重ね合わせ精度測定マ−
ク500の平面図であり、図1(d)は、図1(c)中のA−A'線
に沿って切った時の第1の実施形態の変形例の重ね合わ
せ精度測定マ−ク500の断面図である。
【0021】本発明の第1の実施形態の変形例のレジス
トマ−クは、第2のパタ−ン530の枠内の二酸化シリコン
膜520上に第3のパタ−ン550を有することを特徴とす
る。本発明の第1の実施形態の変形例のレジストマ−ク
は、第3のパタ−ン550を有するので、位置合わせ後のレ
ジストパタ−ンをマスクとするエッチング工程により、
重ね合わせ精度測定マ−ク500部における不要な二酸化
シリコン膜520のエッチングを防止することができる。
【0022】上述した本発明のレジストマ−ク530、540
は、第1のパタ−ン540と第2のパタ−ン530からなり、位
置検出の際には第2のパタ−ン530のエッジを使用する。
サ−マルフロ−によるエッジ部の変形は、レジストマ−
クのエッジ間、つまり幅の寸法に依存する。従って、こ
の第2のパタ−ン530は、サ−マルフロ−の影響を受けな
い程度の幅、例えば0.3μm 〜10.0μmに設定されている
ため、エッジ部の変形が起きづらく、さらにマスクした
い部分は、第2のパタ−ン530から所定距離離れた所に形
成された、幅の広い第1のパタ−ン540で二酸化シリコン
膜520が覆われているので、不要なエッチングが避けら
れる。 このように、本発明のレジストマ−クは、サ−
マルフロ−の影響によるレジストマ−クの変形を低減
し、かつ本来のレジストパタ−ンのマスクとしての機能
も保持される。これによって位置合わせ精度が向上する
レジストマ−ク530、540が得られる。また、本発明のレ
ジストマ−クを用いた半導体装置の製造方法は、上述し
たレジストマ−クを用いて行われるため、半導体製造工
程全体における位置合わせ精度を向上することができ、
これに伴ない、歩留まりを向上させることが可能にな
る。また、このレジストマ−クを用いて下地膜に形成さ
れる位置計測マ−クも精度良く、形成されるため、位置
計測の精度も向上する。
【0023】以下、本発明の第2の実施形態について図
面を参照しながら説明する。図2は本発明の第2の実施形
態のレジストマ−クの説明に供する図であり、図2(a)は
第2の実施形態の重ね合わせ精度測定マ−ク600の平面図
であり、図2(b)は、図2(a)中のA−A'線に沿って切っ
た時の第2の実施形態の重ね合わせ精度測定マ−ク600の
断面図である。
【0024】図2(a)及び図2(b)に示すように、層間膜、
例えば二酸化シリコン膜620が、下地マ−ク610aとして
働く開口部を有する下地膜、例えばポリシリコン膜610
の上に形成される。この二酸化シリコン膜620の上に
は、レジストマ−ク630、640が形成されている。
【0025】本発明の第2の実施形態のレジストマ−ク
は、レジストマ−クを構成する第1のパタ−ン640と第2
のパタ−ン630を各枠の隅で接続した構成660を特徴とす
る。
【0026】露光により形成されたレジストパタ−ンと
ウエハとの絶対的な位置関係の確認は、集積回路パタ−
ンと同時に転写、形成された重ね合わせ精度測定用のレ
ジストマ−ク、つまり第1のパタ−ン640と第2のパタ−
ン630からなるレジストマ−クと、ウエハ上に予め形成
されたウエハの位置計測マ−ク、つまり下地膜に形成さ
れた下地マ−ク610aとのずれ量を重ね合わせ精度測定機
により測定することにより行われる。 具体的には、重
ね合わせ精度測定は、下地マ−ク610aと、第2のパタ−
ン630の内側の両エッジ位置を検出することによって行
われる。
【0027】本発明の第2の実施形態の変形例のレジス
トマ−クは、第2のパタ−ン630の枠内の二酸化シリコン
膜上に第3のパタ−ン650を有することを特徴とする。本
発明の第2の実施形態の変形例のレジストマ−クは、第3
のパタ−ン650を有するので、位置合わせ後のレジスト
パタ−ンをマスクとするエッチング工程により、重ね合
わせ精度測定マ−ク600部における不要な二酸化シリコ
ン膜のエッチングを防止することができる。
【0028】上述した本発明のレジストマ−ク630、640
は、第1のパタ−ン640と第2のパタ−ン630からなり、位
置検出の際には第2のパタ−ン630のエッジを使用する。
サ−マルフロ−によるエッジ部の変形は、レジストマ−
クのエッジ間、つまり幅の寸法に依存する。従って、こ
の第2のパタ−ン630は、サ−マルフロ−の影響を受けな
い程度の幅、例えば0.3μm 〜10.0μmに設定されている
ため、エッジ部の変形が起きづらく、さらにマスクした
い部分は、第2のパタ−ン630から所定距離離れた所に形
成された、幅の広い第1のパタ−ン640で二酸化シリコン
膜620が覆われているので、不要なエッチングが避けら
れる。このように、本発明のレジストマ−クは、サ−マ
ルフロ−の影響によるレジストマ−クの変形を低減し、
かつ本来のレジストパタ−ンのマスクとしての機能も保
持される。これによって位置合わせ精度が向上するレジ
ストマ−ク630、640が得られる。
【0029】また、本発明の第2の実施形態のレジスト
マ−クは、レジストマ−クを構成する第1のパタ−ン640
と第2のパタ−ン630を各枠の隅で接続した構成660であ
るため、第2のパタ−ン630が、二酸化シリコン膜620か
ら剥がれる、つまり膜剥がれの問題を防止することがで
きる。また、本発明のレジストマ−クを用いた半導体装
置の製造方法は、上述したレジストマ−クを用いて行わ
れるため、半導体製造工程全体における位置合わせ精度
を向上することができ、これに伴ない、歩留まりを向上
させることが可能になる。また、このレジストマ−クを
用いて下地膜に形成される位置計測マ−クも精度良く、
形成されるため、位置計測の精度も向上する。
【0030】
【発明の効果】本発明のレジストマ−クは、サ−マルフ
ロ−の影響によるレジストマ−クの変形を低減し、かつ
本来のレジストパタ−ンのマスクとしての機能も保持さ
れる。これによって位置合わせ精度が向上するレジスト
マ−クが得られる。また、本発明のレジストマ−クを用
いた半導体装置の製造方法は、上述したレジストマ−ク
を用いて行われるため、半導体製造工程全体における位
置合わせ精度を向上することができ、これに伴ない、歩
留まりを向上させることが可能になる。また、このレジ
ストマ−クを用いて下地膜に形成される位置計測マ−ク
も精度良く、形成されるため、位置計測の精度も向上す
る。
【図面の簡単な説明】
【図1】図1(a)は第1の実施形態の重ね合わせ精度測定
マ−クの平面図であり、図1(b)は、図1(a)中のA−A'
線に沿って切った時の第1の実施形態の重ね合わせ精度
測定マ−クの断面図である。
【図2】図2(a)は第2の実施形態の重ね合わせ精度測定
マ−クの平面図であり、図2(b)は、図2(a)中のA−A'
線に沿って切った時の第2の実施形態の重ね合わせ精度
測定マ−クの断面図である。
【図3】図3は、ウエハの位置計測マ−クの形成工程を
説明するための断面工程図。
【図4】図4は、重ね合わせ精度測定用のレジストマ−
クの形成工程を説明するための断面工程図。
【図5】図5(a)は、重ね合わせ精度測定マ−クの平面図
であり、図5(b)は、図5(a)中のA-A'線に沿って切った時
の重ね合わせ精度測定マ−クの断面図である。
【図6】図6(a)はCCDカメラ等により取り込まれた重
ね合わせ精度測定マ−クの画像デ−タの説明図である。
図6(b)は、 X-X'方向に沿った明暗強度の波形信号の説
明図である。
【図7】図7(a)は重ね合わせ精度測定マ−ク300の上面
からの説明図、図7(b)は図7(a)をA−A‘線に沿って切
った断面図である。
【図8】図8は、レジストマ−クのエッジ位置の検出に
おけるサ−マルフロ−の影響を示す説明図である。図8
(a)はCCDカメラなどにより取り込まれた重ね合わせ精度
測定マ−クの上面からの画像デ−タの説明図である。図
8(b)は、画像デ−タにおけるレジストマ−ク、紙面上左
側のエッジのX-X'方向に沿った明暗強度の波形信号の説
明図である。
【符号の説明】
500:重ね合わせ精度測定マ−ク500 510:ポリシリコン膜510 510a:下地マ−ク510a 520:二酸化シリコン膜520 530:第2のパタ−ン530(レジストマ−ク) 540:第1のパタ−ン540(レジストマ−ク)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−133560(JP,A) 特開2000−21737(JP,A) 特開2000−10254(JP,A) 特開 平11−258776(JP,A) 特開 平9−306821(JP,A) 特開 平6−112102(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 9/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 下層膜のマスクとして用いられるレジス
    トにおける、重ね合わせ精度測定用のレジストマーク
    は、半導体基板の表面側に設けられたレジストに開口部
    が設けられ、各々が該開口部の周辺に沿った複数のスリ
    ットを該レジストに設けて構成され、該レジストは、層
    間膜上に設けられ、該層間膜の下層には下地膜が配置さ
    れており、該下地膜には、前記開口部の底部に対応する
    領域に該下地膜を開口することで得られるマークが設け
    られていることを特徴とするレジストマーク。
  2. 【請求項2】 前記開口部のエッジ部と前記スリットと
    の間に配置されたレジストは0.3μm〜10μmの幅
    を有することを特徴とする請求項1記載のレジストマー
    ク。
  3. 【請求項3】 前記開口部は四角形状であり、前記複数
    のスリットの各々は該四角形状の開口部の各辺に沿って
    設けられていることを特徴とする請求項1記載のレジス
    トマーク。
  4. 【請求項4】 前記レジストマークは、さらに、前記開
    口部内に配置され、前記開口部のエッジ部から離間して
    配置されたレジストからなるパターンを有することを特
    徴とする請求項1〜3のいずれか1つに記載のレジスト
    マーク。
  5. 【請求項5】 前記複数のスリットの各々は直線状であ
    ることを特徴とする請求項1〜のいずれか1つに記載
    のレジストマーク。
JP2002016859A 2002-01-25 2002-01-25 レジストマーク Expired - Fee Related JP3526848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002016859A JP3526848B2 (ja) 2002-01-25 2002-01-25 レジストマーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002016859A JP3526848B2 (ja) 2002-01-25 2002-01-25 レジストマーク

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36271698A Division JP3288320B2 (ja) 1998-12-21 1998-12-21 レジストマーク

Publications (2)

Publication Number Publication Date
JP2002252168A JP2002252168A (ja) 2002-09-06
JP3526848B2 true JP3526848B2 (ja) 2004-05-17

Family

ID=19192030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002016859A Expired - Fee Related JP3526848B2 (ja) 2002-01-25 2002-01-25 レジストマーク

Country Status (1)

Country Link
JP (1) JP3526848B2 (ja)

Also Published As

Publication number Publication date
JP2002252168A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
JP3288320B2 (ja) レジストマーク
JP3034428B2 (ja) 半導体装置及びその製造方法並びにアライメント方法
US8143731B2 (en) Integrated alignment and overlay mark
JP2987112B2 (ja) 半導体素子のオーバレイ検査方法
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US5668042A (en) Method for aligning micro patterns of a semiconductor device
JP3526848B2 (ja) レジストマーク
JP3471343B2 (ja) 半導体装置の製造方法
TWI489223B (zh) 基板上的圖案化方法
CN114236983A (zh) 光刻机对位标记的制作方法及晶圆
CN113745198A (zh) 晶圆结构及其制作方法
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
US6784070B2 (en) Intra-cell mask alignment for improved overlay
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JP3745054B2 (ja) 重ね合わせ精度測定用パターン及びこれを用いた半導体装置の製造方法
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
JPH09283412A (ja) 重ね合わせ測定誤差補正方法
KR20060039638A (ko) 반도체소자의 제조방법
JPH07111231A (ja) 半導体装置およびその製造方法
JPS623944B2 (ja)
KR20080065806A (ko) 측정마크를 갖는 반도체소자 및 그 형성방법
JP2005024962A (ja) フォトマスク、半導体装置及びその製造方法
KR20000003610A (ko) 반도체소자의 정렬마크 형성방법
JPH0529720A (ja) プリント配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees