CN113745198A - 晶圆结构及其制作方法 - Google Patents
晶圆结构及其制作方法 Download PDFInfo
- Publication number
- CN113745198A CN113745198A CN202110835622.6A CN202110835622A CN113745198A CN 113745198 A CN113745198 A CN 113745198A CN 202110835622 A CN202110835622 A CN 202110835622A CN 113745198 A CN113745198 A CN 113745198A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- chip
- incomplete
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 109
- 238000002161 passivation Methods 0.000 claims description 69
- 229920002120 photoresistant polymer Polymers 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 238000011109 contamination Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010981 drying operation Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种晶圆结构及其制作方法，包括：提供晶圆，所述晶圆包括内部区域及位于所述内部区域外围的边缘区域；所述内部区域包括多个完整芯片区，所述边缘区域包括多个非完整芯片区；于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的工艺中还于需要标定的所述非完整芯片区形成特征图形。该晶圆结构及其制作方法在形成功率器件的工艺中直接于需要标定的非完整芯片区形成特征图形，能够避免曝光机的产能与质量受到影响；无需昂贵的专用设备或打墨点工艺所需的材料，可减少工艺步骤，降低成本；同时由于工艺步骤较为简便，可以避免产生硅片破碎或沾污等问题，提升芯片质量。该特征图形可以用于监控过程工艺质量。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种晶圆结构及其制作方法。
背景技术
随着半导体技术的快速发展，芯片的集成度也随之不断提高，使得芯片的制作工艺日趋复杂。为了保证较高的成品率，对整个芯片加工工艺流程和装置设备的要求就会更加严格。光刻的基本原理是：利用光刻胶曝光后因光化学反应而形成耐蚀性的特点，使光刻胶在特殊波长光线或者电子束下发生化学变化，通过曝光、显影、刻蚀等工艺过程，将设计在掩膜上的图形转移到被加工的晶圆(Wafer)上。在曝光过程中，由于曝光系统一次曝光的面积大小是有限的，因此在曝光时会产生非完全曝光的芯片。工艺过程中，为了监控过程工艺质量，需要对这样的非完整芯片进行标识。
传统的标识方法主要采用物理墨点的形式对非完整芯片进行标识，主要步骤为：在芯片完成过程工艺及测试后，将硅片放入物理墨点的设备，输入专用程序，对第一颗非完整芯粒进行打墨点工艺，待打点完成后，将硅片放入烘箱进行墨点烘干操作。
然而，传统的标识方法不仅需要昂贵的专用设备以及打墨点工艺所需的材料，工艺步骤还较为繁琐复杂；同时，在加工过程中容易产生硅片破碎及沾污等问题。
发明内容
基于此，有必要针对上述背景技术中的技术问题，提供一种无需专用设备或专用材料，即可对非完整芯片进行标识的晶圆结构及其制作方法。
根据一些实施例，一方面，本申请提供一种晶圆结构的制作方法，包括如下步骤：
提供晶圆，所述晶圆包括内部区域及位于所述内部区域外围的边缘区域；所述内部区域包括多个完整芯片区，所述边缘区域包括多个非完整芯片区；
于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的工艺中还于需要标定的所述非完整芯片区形成特征图形。
本申请提供的晶圆结构的制作方法能够在形成功率器件的工艺过程中直接于需要标定的非完整芯片区形成特征图形，避免曝光机的产能与质量受到影响；无需昂贵的专用设备或打墨点工艺所需的材料，可减少工艺步骤，降低成本；同时由于工艺步骤较为简便，可以避免产生硅片破碎或沾污等问题，提升芯片质量。该特征图形可以用于监控过程工艺质量。
在其中一个实施例中，所述晶圆内形成有切割道，所述切割道位于相邻所述完整芯片区之间、相邻所述完整芯片区与所述非完整芯片区之间及相邻所述非完整芯片区之间。
在其中一个实施例中，所述于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的过程中还于需要标定的所述非完整芯片区形成特征图形，包括如下步骤：
于所述晶圆的表面形成氧化层，所述氧化层覆盖各所述完整芯片区及各所述非完整芯片区；
于所述氧化层的上表面形成金属层；
于所述金属层的上表面形成图形化光刻胶层，所述图形化光刻胶层内形成有开口图形，所述开口图形定义出所述特征图形的形状及位置；
基于所述图形化光刻胶层刻蚀所述金属层，以在所述金属层内形成开口，所述开口暴露出部分所述氧化层，暴露出的部分所述氧化层为所述特征图形。
在其中一个实施例中，所述基于所述图形化光刻胶层刻蚀所述金属层，以在所述金属层内形成开口之后，还包括：
去除所述图形化光刻胶层。
上述实施例提供的晶圆结构的制作方法，通过暴露部分氧化层作为特征图形的方式在形成功率器件的工艺过程中直接于需要标定的非完整芯片区形成特征图形，省去了额外形成特征图形的工艺步骤，可减少工艺流程，降低成本；同时还可以避免产生硅片破碎或沾污等问题，提升芯片质量。
在其中一个实施例中，所述于所述金属层的上表面形成图形化光刻胶层，包括如下步骤：
于所述金属层的上表面形成光刻胶层，所述光刻胶层包括正性光刻胶层；
基于光罩对所述光刻胶层进行曝光，以于所述光刻胶层内形成曝光区域；
对曝光后的所述光刻胶层进行显影，去除位于所述曝光区域的光刻胶层，以得到所述图形化光刻胶层。
在其中一个实施例中，所述于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的过程中还于需要标定的所述非完整芯片区形成特征图形，包括如下步骤：
于所述晶圆的表面形成氧化层，所述氧化层覆盖各所述完整芯片区及各所述非完整芯片区；
于所述氧化层的上表面形成金属层；
于所述金属层的上表面形成钝化层；
对需要标定的所述非完整芯片区内的所述钝化层进行图形化，以得到所述特征图形。
上述实施例提供的晶圆结构的制作方法，通过对需要标定的非完整芯片区内的钝化层进行图形化，能够在功率器件表面钝化工艺制备结束后于需要标定的非完整芯片区直接形成特征图形，省去了额外形成特征图形的工艺步骤，可减少工艺流程，降低成本；同时还可以避免产生硅片破碎或沾污等问题，提升芯片质量。
在其中一个实施例中，所述钝化层包括负性光刻材料层；
所述对所述钝化层进行图形化，以得到所述特征图形，包括如下步骤：
基于光罩对所述钝化层进行曝光，以于所述钝化层内形成曝光区域；
对曝光后的所述钝化层进行显影，去除位于所述曝光区域之外的所述钝化层，以得到所述特征图形。
本申请还提供了一种晶圆结构，包括：
晶圆，所述晶圆包括内部区域及位于所述内部区域外围的边缘区域；所述内部区域包括多个完整芯片区，所述边缘区域包括多个非完整芯片区；
功率器件，位于各所述完整芯片区内及各所述非完整芯片区内；
特征图形，位于需要标定的所述非完整芯片区，且位于所述功率器件内，所述特征图形基于形成所述功率器件的制作工艺而形成。
本申请提供的晶圆结构中的特征图形，是在形成功率器件的工艺中直接于需要标定的非完整芯片区形成的，能够避免曝光机的产能与质量受到影响；无需昂贵的专用设备或打墨点工艺所需的材料，可减少工艺步骤，降低成本；同时由于工艺步骤较为简便，可以避免产生硅片破碎或沾污等问题，提升芯片质量。该特征图形可以用于监控过程工艺质量。
在其中一个实施例中，所述晶圆内设有切割道，所述切割道位于相邻所述完整芯片区之间、相邻所述完整芯片区与所述非完整芯片区之间及相邻所述非完整芯片区之间。
在其中一个实施例中，所述功率器件包括：
氧化层，位于所述晶圆的表面，且覆盖各所述完整芯片区内及各所述非完整芯片区；
金属层，所述金属层内形成有开口，所述开口暴露出部分所述氧化层；
暴露出的所述氧化层为所述特征图形。
在其中一个实施例中，所述功率器件包括：
氧化层，位于所述晶圆的表面，且覆盖各所述完整芯片区内及各所述非完整芯片区；
金属层，位于所述氧化层的上表面；
钝化层，位于所述金属层的上表面，且位于各所述完整芯片区内及不需要标定的所述非完整芯片区内；
所述特征图形为通过对位于需要标定的所述非完整芯片区内钝化层进行曝光显影而得到。
在其中一个实施例中，所述钝化层包括负性光刻材料层。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请其中一个实施例中提供的晶圆结构的制作方法的流程图；
图2为本申请其中一个实施例中提供的晶圆结构的制作方法中，晶圆以及特征图形的结构示意图；图2亦为本申请另一实施例中提供的晶圆结构的结构示意图；
图3为本申请其中一个实施例提供的晶圆结构的制作方法中，步骤S2的流程图；
图4为本申请其中一个实施例提供的晶圆结构的制作方法中，步骤S21所得结构的结构示意图；
图5为本申请其中一个实施例提供的晶圆结构的制作方法中，步骤S22所得结构的结构示意图；
图6为本申请另一个实施例提供的晶圆结构的制作方法中，步骤S23的流程图；
图7为本申请另一个实施例提供的晶圆结构的制作方法中，步骤S231所得结构的结构示意图；
图8为本申请另一个实施例提供的晶圆结构的制作方法中，步骤S233所得结构的结构示意图；
图9为本申请一些实施例提供的晶圆结构的制作方法中，步骤S24所得结构的结构示意图；
图10为本申请其中一个实施例提供的晶圆结构的制作方法中，步骤S25所得结构的结构示意图；
图11为本申请另一个实施例提供的晶圆结构的制作方法中，步骤S2的流程图；
图12为本申请其中一个实施例提供的晶圆结构的制作方法中，步骤S26所得结构的结构示意图；
图13为本申请另一个实施例提供的晶圆结构的制作方法中，步骤S27的流程图；
图14为本申请其中一个实施例提供的晶圆结构的制作方法中，步骤S272所得结构的结构示意图；
图15为本申请一些实施例提供的晶圆结构的制作方法中，特征图形的形状示意图。
附图标记说明：
1、晶圆；101、完整芯片区；102、非完整芯片区；103、切割道；104、缺口；2、特征图形；201、衬底；202、氧化层；203、金属层；204、光刻胶层；205、钝化层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本申请的范围。
请参阅图1，本申请提供一种晶圆结构的制作方法，包括如下步骤：
S1：提供晶圆，晶圆包括内部区域及位于内部区域外围的边缘区域；内部区域包括多个完整芯片区，边缘区域包括多个非完整芯片区；
S2：于各完整芯片区内及各非完整芯片区内形成功率器件，在形成功率器件的工艺中,还于需要标定的非完整芯片区形成特征图形。
在步骤S1中，请参阅图2，提供晶圆1，晶圆1包括内部区域(未标示出，内部区域为非完整芯片区102内侧的区域)及位于内部区域外围的边缘区域(未标示出，边缘区域为非完整芯片区102所在的区域)；内部区域包括多个完整芯片区101，边缘区域包括多个非完整芯片区102。
在步骤S2中，请继续参阅图2，于各完整芯片区101内及各非完整芯片区102内形成功率器件；在形成功率器件的工艺中，还于需要标定的非完整芯片区102形成特征图形2。
本申请提供的晶圆结构的制作方法能够在形成所述功率器件的工艺中直接于需要标定的非完整芯片区形成特征图形，能够避免曝光机的产能与质量受到影响；无需昂贵的专用设备或打墨点工艺所需的材料，可减少工艺步骤，降低成本；同时由于工艺步骤较为简便，可以避免产生硅片破碎或沾污等问题，提升芯片质量。该特征图形可以用于监控过程工艺质量。
具体的，功率器件可以为任意一种所需的器件，譬如，功率器件可以包括但不仅限于晶体管或发光器件等等。
可选的，在其中一个实施例中，需要标定的非完整芯片区102可以为晶圆1上的第一个非完整芯片区，也就是可以仅将边缘区域中的第一个非完整芯片区定义为需要标定的非完整芯片区101，即仅于边缘区域中的第一个非完整芯片区形成特征图形2。上述实施例中的晶圆结构的制作方法通过仅在边缘区域中的第一个非完整芯片区形成特征图形2，在监控过程工艺质量的同时，还由于不用在所有非完整芯片区都形成特征图形2，可进一步减少工艺步骤，降低成本。需要说明的是，这里的“晶圆2上的第一个非完整芯片区”可以为位于晶圆1的缺口104相对一侧，且与位于最远离缺口104的一行完整芯片区101位于同一行，图2中以位于最远离缺口104的一行完整芯片101左侧作为示例。
请参阅图3，在其中一个实施例中，步骤S2可以包括如下步骤：
S21：于晶圆1的表面形成氧化层；具体的，氧化层可以覆盖各完整芯片区101及各非完整芯片区102；
S22：于氧化层的上表面形成金属层；
S23：于金属层的上表面形成图形化光刻胶层，图形化光刻胶层内形成有开口图形，开口图形可以定义出特征图形2的形状及位置；
S24：基于图形化光刻胶层刻蚀金属层，以在金属层内形成开口；开口暴露出部分氧化层，暴露出的部分氧化层为特征图形2。
上述实施例中提供的晶圆结构的制作方法，通过暴露部分氧化层作为特征图形的方式在形成功率器件的工艺过程中直接于需要标定的非完整芯片区形成特征图形，省去了额外形成特征图形的工艺步骤，可减少工艺流程，降低成本；同时还可以避免产生硅片破碎或沾污等问题，提升芯片质量。进一步的，由于上述方法在表面金属工艺制备结束的同时就能够在需要标定的非完整芯片区102形成特征图形2，因此还能够避免曝光机的产能与质量受到影响。
具体的，在步骤S21中，请参阅图3中的S21及图4，于晶圆1的表面形成氧化层202；氧化层202可以覆盖各完整芯片区101及各非完整芯片区102。
在其中一个实施例中，晶圆1可以包括基底材料及位于基底材料内的沟槽结构；具体的，基底材料可以包括但不仅限于硅衬底。在另一实施例中，氧化层202可以包括但不仅限于二氧化硅层。
在步骤S22中，请参阅图3中的S22及图5，于氧化层202的上表面形成金属层203。
具体的，金属层203可以包括但不仅限于铜层、钴层、铬层或钛层中的一种或几种。
在其中一个实施例中，晶圆1内也可以形成有器件结构，可以包括但不限于晶体管和/或二极管等等；晶体管1中的器件结构可以与金属层203电连接，并经金属层203电学引出。
对于步骤S23，请结合图3中的S23参阅图6至图8，在其中一个实施例中，步骤S23可以包括如下步骤：
S231：如图7所示，于金属层203的上表面形成光刻胶层204；具体的，光刻胶层204包括正性光刻胶层；
S232：基于光罩(Mask)对光刻胶层204进行曝光，以于光刻胶层204内形成曝光区域；
S233：对曝光后的光刻胶层204进行显影，去除位于曝光区域的光刻胶层204，以得到图形化光刻胶层。
具体的，如图8所示，在步骤S233中，去除位于曝光区域的光刻胶层204后，剩余的光刻胶层204为图形化光刻胶层。
需要说明的是，对于步骤S23，上述实施例通过采用正性光刻胶，在曝光区域，正性光刻胶溶解度增强，会被显影液溶解，而在非曝光区域，光刻胶溶解受到抑制，不会被显影液溶解，因此曝光加显影之后留下的是未曝光部分；也就是说正性光刻胶的作用包括把与光罩上图形相同的图形复刻到所得结构表面。
可以理解，上述步骤S23中形成图形化光刻胶层的方式还可以采用其他形式，而不限于上述实施例已经提到的利用正性光刻胶层的形式，只要其能够于金属层的上表面形成图形化光刻胶层，图形化光刻胶层内形成有开口图形，开口图形可以定义出特征图形2的形状及位置即可；譬如，在其他实施例中，光刻胶层204可以包括负性光刻材料层，在此基础上，通过调整光罩的位置和/或形状，也能够去除部分光刻胶层204并使得所得结构如图8所示。
在步骤S24中，请参阅图3中的S24及图9，基于图形化光刻胶层刻蚀金属层203，以在金属层203内形成开口；开口暴露出部分氧化层202，暴露出的部分氧化层202为特征图形2。
功率器件的表面一般会暴露出用于引出的金属层。上述实施例中提供的晶圆结构的制作方法，在曝光显影后，暴露出部分氧化层202作为特征图形2，由于氧化层202与金属层203的材质不同，二者具有不同的颜色，这就使得特征图形2与晶圆1上的其他区域具有明显的颜色差异，从而很容易辨识出特征图形2。
在其中一个实施例中，对金属层203进行刻蚀工艺后，形成的图形化金属层可以包括但不仅限于引出焊盘。
请继续参阅，在其中一个实施例中，步骤S24之后还可以包括如下步骤：
S25：如图10所示，去除图形化光刻胶层。
具体的，在步骤S25中，可以采用但不仅限于灰化工艺去除图形化光刻胶层。
请参阅图11，在本申请另一个实施例的步骤S2中，于氧化层202的上表面形成金属层203之后，还可以包括如下步骤：
S26：于金属层203的上表面形成钝化层；
S27：对需要标定的非完整芯片区102内的钝化层进行图形化，以得到特征图形2。
上述实施例提供的晶圆结构的制作方法，通过对需要标定的非完整芯片区内的钝化层进行图形化，能够在功率器件表面钝化工艺制备结束后于需要标定的非完整芯片区直接形成特征图形，省去了额外形成特征图形的工艺步骤，可减少工艺流程，降低成本；同时还可以避免产生硅片破碎或沾污等问题，提升芯片质量。进一步的，由于上述方法在表面钝化工艺制备结束的同时就能够于需要标定的非完整芯片区102形成特征图形2，因此还能够避免曝光机的产能与质量受到影响。
在步骤S26中，请参阅图11中的S26及图12，于金属层203的上表面形成钝化层205。
对于步骤S27，在其中一个实施例中，钝化层205包括负性光刻材料层，也就是说，上述实施例中的钝化层205其材料具有负性光刻胶的性能，同时还具有钝化性能；需要说明的是，采用负性光刻材料层，在曝光区域，负性光刻材料能够快速发生光固化反应，不会被显影液溶解，而在非曝光区域，光刻胶可以被显影液溶解，因此曝光加显影之后留下的是曝光部分；也就是说负性光刻材料层的作用包括把与掩膜板上图形相反的图形复刻到所得结构表面。
请参阅图13，上述实施例中步骤S27可以包括如下步骤：
S271：基于光罩对钝化层205进行曝光，以于钝化层205内形成曝光区域；
S272：对曝光后的钝化层205进行显影，去除位于曝光区域之外的钝化层205，以得到特征图形2。
在步骤S272中，请结合图13中的S272及图14，去除位于曝光区域之外的钝化层205后，剩余的钝化层205为特征图形2。
可以理解，对于步骤S27，还可以采用其他形式对钝化层205进行图形化，而不限于上述实施例中已经提到的利用负性光刻材料层的形式，只要其能够对需要标定的非完整芯片区102内的钝化层进行图形化并得到特征图形2即可。
譬如，在其中一个实施例中，钝化层205还可以是包括正性光刻胶层，在此基础上，步骤S27可以包括如下步骤：
基于光罩对钝化层205进行曝光，以于钝化层205内形成曝光区域；
对曝光后的钝化层205进行显影，去除位于曝光区域的钝化层205，以得到特征图形2。
又譬如，在另一个实施例中，步骤S27还可以包括如下步骤：
于钝化层205的上表面形成掩膜层；
对掩膜层进行图形化，以定义曝光区域；
基于图形化后的掩膜层刻蚀钝化层205，以得到特征图形2；在得到特征图形2之后还可以包括去除剩余掩膜层的步骤。
由于上述实施例中的特征图形2为钝化层205图形化而得，而钝化层205与金属层203的材质不同，二者具有不同的颜色，这就使得曝光显影完成后形成的特征图形2与晶圆1上的其他区域具有明显的颜色差异，从而很容易辨识出特征图形2。
需要说明的是，对金属层203或钝化层204进行图形化工艺后即形成了芯片；此时，完整芯片区101上形成了完整的芯片，非完整芯片区102上形成了非完整芯片。
本申请对于钝化层205的材质并不做限定。具体的，对于钝化层205包括负性光刻材料层的实施例而言，钝化层可以包括负性光刻聚酰亚胺(PI)层；聚酰亚胺具有优异的耐热性、抗化学腐蚀性、电绝缘性及力学机械性能，因此上述实施例提供的制作方法，能够通过负性光刻聚酰亚胺层减少各种自然环境和工作环境对半导体器件造成的影响，提高芯片的成品率，增强器件的可靠性和稳定性。在另一些于钝化层205的上表面形成图形化掩膜层，基于图形化掩膜层刻蚀钝化层205，以得到特征图形2的实施例中，钝化层可以包括二氧化硅(SiO2)、氮化硅(Si3N4)和/或磷硅玻璃(PSG)等等。
请继续参阅图2，在其中一个实施例中，晶圆1内形成有切割道103，切割道103位于相邻完整芯片区101之间、相邻完整芯片区101与非完整芯片区102之间及相邻非完整芯片区102之间。具体的，切割道103在晶圆1内将晶圆1分割为多个完整芯片区101及多个非完整芯片区102。
请参阅图15中的(a)图至(h)图，特征图形2的形状可以根据实际需要进行设定；具体的，特征图形2的形状可以包括但不仅限于圆形、正方形、三角形、矩形、五边形、六边形、梯形以及椭圆形等等中的任意一种，本申请对于特征图形2的形状并不做具体限定。
在其中一个实施例中，请参阅图15中的(a)图，特征图形2的形状为圆形，特征图形2的半径可以为300μm至5000μm；具体的，特征图形2的半径可以为300μm、900μm、1500μm、2400μm、3600μm、1800μm或5000μm；本实施例对于特征图形2半径的大小并不做具体限定。
在其中一个实施例中，请参阅图15中的(b)图，特征图形2的形状可以为正方形，特征图形2的边长可以为300μm至5000μm；具体的，特征图形2的边长可以为300μm、900μm、1500μm、2400μm、3600μm、1800μm或5000μm；本实施例对于特征图形2边长的长度并不做具体限定。
需要说明的是，上述数据仅作为示例，在实际实施例中，特征图形2的半径或边长可以根据晶圆的大小作适应性的调整，其数值具有较强的灵活性，并不以上述数据为限。
请继续参阅图2，本申请还提供一种晶圆结构，晶圆结构可以包括晶圆1、功率器件及特征图形2；
其中，晶圆1包括内部区域及位于内部区域外围的边缘区域；内部区域包括多个完整芯片区101，边缘区域包括多个非完整芯片区102。功率器件位于各完整芯片区101内及各非完整芯片区102内。特征图形2位于需要标定的非完整芯片区102，且位于功率器件内；具体的，特征图形2基于形成功率器件的制作工艺而形成。
本申请提供的晶圆结构中的特征图形，是在形成功率器件的工艺中直接于需要标定的非完整芯片区形成的，无需昂贵的专用设备或打墨点工艺所需的材料，可减少工艺步骤，降低成本；同时由于工艺步骤较为简便，可以避免产生硅片破碎或沾污等问题，提升芯片质量。该特征图形可以用于监控过程工艺质量。
具体的，功率器件可以为任意一种所需的器件；譬如，功率器件可以包括但不限于晶体管或发光器件等等。
在其中一个实施例中，需要标定的非完整芯片区102可以为晶圆1上的第一个非完整芯片区，也就是可以仅将边缘区域中的第一个非完整芯片区定义为需要标定的非完整芯片区101，即仅于边缘区域中的第一个非完整芯片区形成特征图形2。上述实施例中的晶圆结构的制作方法通过仅在边缘区域中的第一个非完整芯片区形成特征图形2，在监控过程工艺质量的同时，还由于不用在所有非完整芯片区都形成特征图形2，可进一步减少工艺步骤，降低成本。需要说明的是，这里的“晶圆2上的第一个非完整芯片区”可以为位于晶圆1的缺口104相对一侧，且与位于最远离缺口104的一行完整芯片区101位于同一行，图2中以位于最远离缺口104的一行完整芯片101左侧作为示例。
请继续参阅图10，在其中一个实施例中，功率器件可以包括氧化层202及金属层203。
其中，氧化层202，位于晶圆1的表面，且覆盖各完整芯片区101内及各非完整芯片区102。金属层203内形成有开口，开口暴露出部分氧化层202，暴露出的氧化层202为特征图形2。
上述实施例提供的晶圆结构，是通过暴露部分氧化层作为特征图形的方式在形成功率器件的工艺过程中直接于需要标定的非完整芯片区形成特征图形，省去了额外形成特征图形的工艺步骤，可减少工艺流程，降低成本；同时还可以避免产生硅片破碎或沾污等问题，提升芯片质量。
请继续参阅图14，在另一个实施例中，功率器件可以包括氧化层202、金属层203及钝化层205。
其中氧化层202位于晶圆1的表面，且覆盖各完整芯片区101内及各非完整芯片区102。金属层203位于氧化层202的上表面。钝化层205位于金属层203的上表面，且位于各完整芯片区101内及不需要标定的非完整芯片区102内。
上述实施例提供的晶圆结构中，特征图形2为通过对位于需要标定的非完整芯片区102内钝化层205进行曝光显影而得到；需要说明的是，在需要标定的非完整芯片区102内，可以基于光罩对钝化层205进行曝光，以于钝化层205内形成曝光区域，对曝光后的钝化层205进行显影，去除位于曝光区域之外的钝化层205，剩余的钝化层205为特征图形2；在各完整芯片区101内及不需要标定的非完整芯片区102内，保留全部的钝化层205。
上述实施例提供的晶圆结构中，特征图形是通过对需要标定的非完整芯片区内的钝化层进行图形化而形成的，无需昂贵的专用设备或打墨点工艺所需的材料即可形成，可减少工艺步骤，降低成本；同时由于工艺步骤较为简便，可以避免产生硅片破碎或沾污等问题，提升芯片质量。
作为示例，钝化层205的材质可以包括但不仅限于聚酰亚胺(PI)、二氧化硅(SiO2)、氮化硅(Si3N4)及磷硅玻璃(PSG)等等中的任意一种或几种；具体的，上述实施例中的钝化层205的材质包括聚酰亚胺。
请继续参阅图15中的(a)图至(h)图，特征图形2的形状可以根据实际需要进行设定。具体的，特征图形2的形状可以包括但不仅限于圆形、正方形、三角形、矩形、五边形、六边形、梯形以及椭圆形等等中的任意一种，本申请对于特征图形2的形状并不做具体限定。
在其中一个实施例中，请参阅图15中的(a)图，特征图形2的形状为圆形，特征图形2的半径可以为300μm至5000μm；具体的，特征图形2的半径可以为300μm、900μm、1500μm、2400μm、3600μm、1800μm或5000μm；本实施例对于特征图形2半径的大小并不做具体限定。
在其中一个实施例中，请参阅图15中的(b)图，特征图形2的形状可以为正方形，特征图形2的边长可以为300μm至5000μm；具体的，特征图形2的边长可以为300μm、900μm、1500μm、2400μm、3600μm、1800μm或5000μm；本实施例对于特征图形2边长的长度并不做具体限定。
应该理解的是，虽然图1、图3、图6、图11及图13的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图3、图6、图11及图13中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种晶圆结构的制作方法，其特征在于，包括如下步骤：
提供晶圆，所述晶圆包括内部区域及位于所述内部区域外围的边缘区域；所述内部区域包括多个完整芯片区，所述边缘区域包括多个非完整芯片区；
于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的工艺中还于需要标定的所述非完整芯片区形成特征图形。
2.根据权利要求1所述的晶圆结构的制作方法，其特征在于，所述晶圆内形成有切割道，所述切割道位于相邻所述完整芯片区之间、相邻所述完整芯片区与所述非完整芯片区之间及相邻所述非完整芯片区之间。
3.根据权利要求1或2所述的晶圆结构的制作方法，其特征在于，所述于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的过程中还于需要标定的所述非完整芯片区形成特征图形，包括如下步骤：
于所述晶圆的表面形成氧化层，所述氧化层覆盖各所述完整芯片区及各所述非完整芯片区；
于所述氧化层的上表面形成金属层；
于所述金属层的上表面形成图形化光刻胶层，所述图形化光刻胶层内形成有开口图形，所述开口图形定义出所述特征图形的形状及位置；
基于所述图形化光刻胶层刻蚀所述金属层，以在所述金属层内形成开口，所述开口暴露出部分所述氧化层，暴露出的部分所述氧化层为所述特征图形。
4.根据权利要求3所述的晶圆结构的制作方法，其特征在于，所述基于所述图形化光刻胶层刻蚀所述金属层，以在所述金属层内形成开口之后，还包括如下步骤：
去除所述图形化光刻胶层。
5.根据权利要求3所述的晶圆结构的制作方法，其特征在于，所述于所述金属层的上表面形成图形化光刻胶层，包括如下步骤：
于所述金属层的上表面形成光刻胶层，所述光刻胶层包括正性光刻胶层；
基于光罩对所述光刻胶层进行曝光，以于所述光刻胶层内形成曝光区域；
对曝光后的所述光刻胶层进行显影，去除位于所述曝光区域的光刻胶层，以得到所述图形化光刻胶层。
6.根据权利要求1或2所述的晶圆结构的制作方法，其特征在于，所述于各所述完整芯片区内及各所述非完整芯片区内形成功率器件，在形成所述功率器件的过程中还于需要标定的所述非完整芯片区形成特征图形，包括如下步骤：
于所述晶圆的表面形成氧化层，所述氧化层覆盖各所述完整芯片区及各所述非完整芯片区；
于所述氧化层的上表面形成金属层；
于所述金属层的上表面形成钝化层；
对需要标定的所述非完整芯片区内的所述钝化层进行图形化，以得到所述特征图形。
7.根据权利要求6所述的晶圆结构的制作方法，其特征在于，所述钝化层包括负性光刻材料层；
所述对所述钝化层进行图形化，以得到所述特征图形，包括如下步骤：
基于光罩对所述钝化层进行曝光，以于所述钝化层内形成曝光区域；
对曝光后的所述钝化层进行显影，去除位于所述曝光区域之外的所述钝化层，以得到所述特征图形。
8.一种晶圆结构，其特征在于，包括：
晶圆，所述晶圆包括内部区域及位于所述内部区域外围的边缘区域；所述内部区域包括多个完整芯片区，所述边缘区域包括多个非完整芯片区；
功率器件，位于各所述完整芯片区内及各所述非完整芯片区内；
特征图形，位于需要标定的所述非完整芯片区，且位于所述功率器件内，所述特征图形基于形成所述功率器件的制作工艺而形成。
9.根据权利要求8所述的晶圆结构，其特征在于，所述功率器件包括：
氧化层，位于所述晶圆的表面，且覆盖各所述完整芯片区内及各所述非完整芯片区；
金属层，所述金属层内形成有开口，所述开口暴露出部分所述氧化层；
暴露出的所述氧化层为所述特征图形。
10.根据权利要求8所述的晶圆结构，其特征在于，所述功率器件包括：
氧化层，位于所述晶圆的表面，且覆盖各所述完整芯片区内及各所述非完整芯片区；
金属层，位于所述氧化层的上表面；
钝化层，位于所述金属层的上表面，且位于各所述完整芯片区内及不需要标定的所述非完整芯片区内；
所述特征图形为通过对位于需要标定的所述非完整芯片区内钝化层进行曝光显影而得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110835622.6A CN113745198B (zh) | 2021-07-23 | 2021-07-23 | 晶圆结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110835622.6A CN113745198B (zh) | 2021-07-23 | 2021-07-23 | 晶圆结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113745198A true CN113745198A (zh) | 2021-12-03 |
| CN113745198B CN113745198B (zh) | 2024-02-02 |
Family
ID=78729123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110835622.6A Active CN113745198B (zh) | 2021-07-23 | 2021-07-23 | 晶圆结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745198B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023137838A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222601A (zh) * | 2010-04-14 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 增强晶圆识别码清晰度的方法 |
| CN103995438A (zh) * | 2014-06-12 | 2014-08-20 | 上海华力微电子有限公司 | 晶圆曝光布局的优化方法 |
| CN109062011A (zh) * | 2018-07-26 | 2018-12-21 | 长鑫存储技术有限公司 | 光刻方法、刻蚀方法及半导体结构 |
| CN110783264A (zh) * | 2019-10-31 | 2020-02-11 | 长江存储科技有限责任公司 | 一种晶圆的保护结构及保护方法 |
| CN111192833A (zh) * | 2018-12-12 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅晶圆片及其制造方法 |
| US20200350257A1 (en) * | 2019-05-01 | 2020-11-05 | International Business Machines Corporation | Patterning integration scheme with trench alignment marks |
-
2021
- 2021-07-23 CN CN202110835622.6A patent/CN113745198B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222601A (zh) * | 2010-04-14 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 增强晶圆识别码清晰度的方法 |
| CN103995438A (zh) * | 2014-06-12 | 2014-08-20 | 上海华力微电子有限公司 | 晶圆曝光布局的优化方法 |
| CN109062011A (zh) * | 2018-07-26 | 2018-12-21 | 长鑫存储技术有限公司 | 光刻方法、刻蚀方法及半导体结构 |
| CN111192833A (zh) * | 2018-12-12 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅晶圆片及其制造方法 |
| US20200350257A1 (en) * | 2019-05-01 | 2020-11-05 | International Business Machines Corporation | Patterning integration scheme with trench alignment marks |
| CN110783264A (zh) * | 2019-10-31 | 2020-02-11 | 长江存储科技有限责任公司 | 一种晶圆的保护结构及保护方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023137838A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113745198B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100843870B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2009200510A (ja) | リソグラフィックテンプレート | |
| JP2007214243A (ja) | 半導体装置の製造方法 | |
| JP2013033870A (ja) | 半導体デバイスおよびその製造方法 | |
| US11892774B2 (en) | Lithography | |
| CN113745198B (zh) | 晶圆结构及其制作方法 | |
| CN110197821B (zh) | 在半导体装置中改善重迭效能的结构及方法 | |
| US7432605B2 (en) | Overlay mark, method for forming the same and application thereof | |
| JP2002246281A (ja) | 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ | |
| US20070082472A1 (en) | Method of manufacturing contact hole | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| JP2000171966A (ja) | レチクル及び半導体装置の製造方法 | |
| CN117673042A (zh) | 套刻对准标记结构、半导体器件及其制备方法 | |
| US6872509B2 (en) | Apparatus and methods for photolithographic processing | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
| CN114706277A (zh) | 一种套刻匹配方法 | |
| KR101215173B1 (ko) | 반도체 소자의 형성 방법 | |
| US20040137649A1 (en) | Method of fabricating semiconductor device comprising superposition inspection step | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| CN113948387A (zh) | 一种半导体器件的制造方法 | |
| JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
| KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPS623944B2 (zh) | ||
| KR20080021392A (ko) | 식별부를 갖는 반도체 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |