KR20080021392A - 식별부를 갖는 반도체 웨이퍼 - Google Patents

식별부를 갖는 반도체 웨이퍼 Download PDF

Info

Publication number
KR20080021392A
KR20080021392A KR1020060084758A KR20060084758A KR20080021392A KR 20080021392 A KR20080021392 A KR 20080021392A KR 1020060084758 A KR1020060084758 A KR 1020060084758A KR 20060084758 A KR20060084758 A KR 20060084758A KR 20080021392 A KR20080021392 A KR 20080021392A
Authority
KR
South Korea
Prior art keywords
notch
semiconductor wafer
identification unit
identification
edge
Prior art date
Application number
KR1020060084758A
Other languages
English (en)
Inventor
이윤희
최삼종
조규철
강태수
박영수
김연숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060084758A priority Critical patent/KR20080021392A/ko
Publication of KR20080021392A publication Critical patent/KR20080021392A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

식별부를 갖는 반도체 웨이퍼가 제공된다. 상기 반도체 웨이퍼는 평판 형태의 몸체를 구비한다. 상기 몸체의 가장자리의 일 부분에 제공된 빈 공간으로 이루어지되, 상기 몸체의 중심을 향하여 일정 깊이를 갖는 노치가 위치된다. 상기 노치에 인접한 상기 몸체의 표면에 형성되고 상기 몸체의 외주연으로부터 상기 노치의 깊이와 동일하거나 작은 거리 내에 식별부가 위치된다.
반도체 웨이퍼, 노치, 식별부

Description

식별부를 갖는 반도체 웨이퍼{Semiconductor wafer having identification}
도 1은 종래의 반도체 웨이퍼의 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 웨이퍼의 평면도들이다.
도 3은 본 발명의 일 실시예에 따른 반도체 웨이퍼에 대한 에지 노광 공정을 나타낸 도면이다.
본 발명은 반도체 기판에 관한 것으로, 보다 상세하게는 식별부를 갖는 반도체 웨이퍼에 관한 것이다.
일반적으로 반도체 소자를 제작하기 위한 반도체 웨이퍼는 먼저 초크랄스키(Czozhralski) 방법으로 형성한 실리콘 단결정 잉곳(ingot)을 슬라이싱(slicing)한 후, 래핑(lapping), 에칭(ecthing)과 같은 성형 공정들을 거쳐 형성될 수 있다.
상기 반도체 소자를 제조하기 위해 상기 반도체 웨이퍼는 다양한 공정들을 거칠 수 있다. 상기 반도체 웨이퍼에 대하여 진행되는 공정들을 체계적으로 분석하기 위해서는 각각의 반도체 웨이퍼를 식별할 수 있은 방법이 제공될 필요가 있다. 이를 위해, 통상적으로, 각각의 반도체 웨이퍼에는 문자, 숫자 또는 바코드 등과 같은 식별 표시(identification indication)이 표시될 수 있다. 상기 식별 표시는 각각의 반도체 웨이퍼에 적용된 공정 조건과 그에 따른 결과를 인과적으로 분석할 수 있는 방법을 제공할 수 있다. 이러한 분석은 반도체 제품의 불량 분석 및 공정 피드백(process feedback)을 가능하게 하여, 반도체 제품의 개발 기간을 단축하고 동일한 오류를 반복하지 않을 수 있다.
도 1은 종래의 반도체 웨이퍼의 평면도이다. 반도체 웨이퍼(10)는 그 표면의 가장자리에 식별부(12)를 가질 수 있다. 상기 식별부(12)는 상기 반도체 웨이퍼(10)의 원주로부터 일정한 거리를 두어 위치될 수 있다. 상기 식별부(12)에는 레이저 마킹법(laser marking)에 의해 형성된 문자 또는 바코드 등을 포함한다. 이러한 문자 또는 바코드는 상기 반도체 웨이퍼(10) 상에 패인 형태의 점들로 형성될 수 있다. 최근에는 상기 반도체 웨이퍼(10)에 대한 많은 정보를 담기 위해 상기 식별부(12)에 다수의 문자 또는 바코드(barcode)가 표시되어 상기 식별부(12)의 면적이 증대되는 추세이다.
상기 식별부(12)의 면적이 증대됨에 따라 상기 식별부(12)의 배치는 에지 제거 공정에서 문제가 될 수 있다. 상기 반도체 웨이퍼는 소정의 패턴을 형성하는 영역으로서 칩 영역(14)을 구비할 수 있다. 상기 반도체 웨이퍼는 상기 패턴을 형성하기 위해 사진 공정을 거치게 된다. 상기 사진 공정 중 코팅 공정에 의해 상기 반도체 웨이퍼의 전면에 포토레지스트막이 도포된다. 상기 에지 제거 공정은 상기 칩 영역(14)을 제외한 부분을 덮는 포토레지스트막을 제거하는 공정이다. 상기 식별 부(14)의 면적이 증대됨에 따라, 상기 식별부(12)의 일부가 상기 칩 영역(14)으로 들어가게 된다. 이에 따라, 상기 에지 제거 공정을 진행된 후, 상기 식별부(12)가 전부 노출되지 않고, 상기 포토레지스트막과 일부분 중첩된다. 그 결과, 상기 식별부(12)에 상기 포토레지스트막이 잔존된다. 그리고 상기 칩 영역(14)에서 소정의 패턴을 형성하기 위한 식각시 상기 포토레지스트막과 중첩된 상기 식별부(12) 주위에서 와류가 형성될 수 있다. 따라서 상기 반도체 제조 공정의 수율을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 반도체 제조 공정의 수율을 향상시키기 위한 식별부를 갖는 반도체 웨이퍼를 제공함에 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 반도체 웨이퍼가 제공된다. 상기 반도체 웨이퍼는 평판 형태의 몸체를 구비한다. 상기 몸체의 가장자리의 일 부분에 제공된 빈 공간으로 이루어지되, 상기 몸체의 중심을 향하여 일정 깊이를 갖는 노치가 위치된다. 상기 노치에 인접한 상기 몸체의 표면에 형성되고 상기 몸체의 외주연으로부터 상기 노치의 깊이와 동일하거나 작은 거리 내에 식별부가 위치된다.
본 발명의 몇몇 실시예들에서, 상기 노치는 "V"자 형상의 열린 공간이고 서로 대향하는 제 1 및 제 2 변들을 가질 수 있다. 여기서, 상기 식별부는 상기 제 1 변에 인접한 제 1 식별부 및 상기 제 2 변에 인접한 제 2 식별부 중 적어도 어느 하나를 포함할 수 있다.
다른 실시예들에 있어서, 상기 식별부는 문자, 숫자 또는 바코드를 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
먼저, 도 2a 및 도 2b를 참조하여 본 발명의 일 실시예에 따른 반도체 웨이퍼에 대하여 상세히 설명하기로 한다. 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 웨이퍼의 평면도들이다.
상기 반도체 웨이퍼(100)는 평판 형태의 몸체(102)를 구비한다. 상기 몸체(102)는 300mm의 직경을 가질 수 있다. 상기 몸체(102)의 가장자리의 일 부분에 노치(notch; 110)가 위치된다. 상기 노치(110)는 상기 부분에서 제공된 빈 공간으로 이루어지며, 상기 몸체(102)의 중심을 향하여 일정 깊이를 갖는다. 상기 노치(110)는 상기 반도체 웨이퍼(100)의 결정 격자 방향에 대한 정보 및 상기 반도체 웨이퍼(100)의 정렬을 위한 기준점을 제공할 수 있다. 상기 노치(110)는 "V"자 형상의 열린 공간이고 서로 대향하는 제 1 및 제 2 변들(112, 114)을 가질 수 있다. 상기 노치(110)는 에지 제거 공정시 상기 반도체 웨이퍼(100)의 원주로부터 제거되 는 영역 내에 위치하도록 작은 영역을 차지할 수 있다. 예를 들면, 상기 몸체(102)의 외주연으로부터 중심을 향하는 일직선 상에 상기 노치(110)가 차지하는 깊이(D)는 1.8mm 내지 2.1mm일 수 있다.
본 발명의 실시예에서, 상기 노치(110)에 인접한 상기 몸체(102)의 표면에 위치되며, 상기 몸체(102)의 외주연으로부터 상기 노치(110)의 깊이(D)보다 작은 거리 또는 이와 동일한 위치에 식별부(120)가 형성된다. 상기 에지 제거 공정시 상기 노치(110)가 노출되면서 동시에 상기 식별부(120)가 노출되기 위해 상기 식별부(120)는 상기 노치(110)의 깊이보다 작거나 동일한 거리의 위치에 형성된다.
상기 식별부(120)는 더 많은 정보를 표시하기 위해 상기 노치(110)의 양측에 배치될 수 있다. 구체적으로, 상기 노치(110)가 "V"자 형상을 가지는 경우, 상기 식별부(120)는 상기 제 1 변(112)에 인접한 제 1 식별부(122) 및 상기 제 2 변(114)에 인접한 제 2 식별부(124)를 포함할 수 있다. 도면에 도시되어 있지 않으나, 상기 식별부(120)는 상기 노치(110)의 일측 변에만 형성될 수 있다.
상기 식별부(120)는 상기 반도체 웨이퍼(100)에 대한 각종 정보, 예를 들어, 잉곳 번호(ingot number), 사양, 제조 번호, 유저 니드(user need) 등의 정보가 표시될 수 있다. 상기 식별부(120)는 고출력 레이저 빔을 이용하는 레이저 마킹에 의해 다수의 점들로 형성될 수 있다. 도 2a에서처럼, 상기 제 1 및 제 2 식별부들(122, 124)은 다수의 문자 또는 숫자(123)를 포함할 수 있다. 그리고 도 2b에서처럼, 상기 제 1 및 제 2 식별부들(122, 124)은 바코드(125)를 포함할 수 있다.
이하, 본 발명의 일 실시예에 따른 반도체 웨이퍼가 에지 제거 공정에 적용 되는 경우에 대하여 설명한다. 상기 에지 제거 공정은 사진 공정의 코팅 공정 완료 후 후속 공정 진행시 문제가 될 수 있는 상기 반도체 웨이퍼(100)의 가장자리의 포토레지스트막을 제거하는 공정이다. 구체적으로, 상기 에지 제거 공정은 상기 반도체 웨이퍼(100)의 가장자리의 포토레지스트막을 노광 및 현상하는 공정으로 구성될 수 있다. 여기서, 상기 반도체 웨이퍼(100)의 가장자리 즉, 상기 몸체(102)의 가장자리의 포토레지트막에 대한 노광은 에지 노광이라는 용어를 사용한다.
도 3은 본 발명의 일 실시예에 따른 반도체 웨이퍼에 대한 에지 노광 공정을 나타낸 도면이다.
에지 노광 장치의 회전척(210) 상에 안착된 상기 반도체 웨이퍼(100)는 회전될 수 있다. 여기서, 상기 코팅 공정에 의해 상기 몸체(102)의 표면 상에 포토레지스트막(130)이 도포될 수 있다. 여기서, 상기 몸체(102)의 가장자리의 상기 포토레지스트막(130)은 광조사부(220)가 조사하는 광에 의해 노광될 수 있다. 이때, 노광되는 상기 포토레지스트막(130)의 폭은 상기 노치(110)의 깊이(도 2a의 D 참고)보다 통상적으로 더 크므로, 상기 식별부(120) 상의 상기 포토레지트막(130)도 노광될 수 있다.
이후 현상 공정에서 상기 식별부(120)는 노출될 수 있다. 그 결과, 상기 식별부(120) 상에 상기 포토레지스트막(130)이 잔존하지 않는다. 또한, 후속 식각시에 상기 식별부(120) 상에서 와류의 형성을 방지한다. 따라서, 후속 공정에서 상기 반도체 웨이퍼(100)의 생산성이 향상되고, 반도체 제조 공정의 수율을 향상시킨다.
상술한 바와 같이 이루어진 본 발명에 따르면, 상기 반도체 웨이퍼의 상기 노치에 인접하며, 상기 반도체 웨이퍼의 외주연으로부터 상기 노치의 깊이보다 같거나 작은 위치에 상기 식별부가 위치된다. 상기 노치는 상기 반도체 웨이퍼에 대한 에지 제거 공정 진행시 포토레지스트막이 제거되어지는 부분으로 상기 식별부 상에 잔류물이 잔존하지 않는다. 따라서 반도체 제조 공정의 수율을 향상시킨다.

Claims (4)

  1. 평판 형태의 몸체;
    상기 몸체의 가장자리의 일 부분에 제공된 빈 공간으로 이루어지되, 상기 몸체의 중심을 향하여 일정 깊이를 갖는 노치; 및
    상기 노치에 인접한 상기 몸체의 표면에 형성되고 상기 몸체의 외주연으로부터 상기 노치의 깊이와 동일하거나 작은 거리 내에 위치하는 식별부를 포함하는 반도체 웨이퍼.
  2. 제 1 항에 있어서,
    상기 노치는 "V"자 형상의 열린 공간이고 서로 대향하는 제 1 및 제 2 변들을 갖는 것을 특징으로 하는 반도체 웨이퍼.
  3. 제 2 항에 있어서,
    상기 식별부는 상기 제 1 변에 인접한 제 1 식별부 및 상기 제 2 변에 인접한 제 2 식별부 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  4. 제 1 항에 있어서,
    상기 식별부는 문자, 숫자 또는 바코드를 포함하는 것을 특징으로 하는 반도 체 웨이퍼.
KR1020060084758A 2006-09-04 2006-09-04 식별부를 갖는 반도체 웨이퍼 KR20080021392A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084758A KR20080021392A (ko) 2006-09-04 2006-09-04 식별부를 갖는 반도체 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084758A KR20080021392A (ko) 2006-09-04 2006-09-04 식별부를 갖는 반도체 웨이퍼

Publications (1)

Publication Number Publication Date
KR20080021392A true KR20080021392A (ko) 2008-03-07

Family

ID=39395912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084758A KR20080021392A (ko) 2006-09-04 2006-09-04 식별부를 갖는 반도체 웨이퍼

Country Status (1)

Country Link
KR (1) KR20080021392A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー

Similar Documents

Publication Publication Date Title
JP3970546B2 (ja) 半導体装置及び半導体装置の製造方法
US6511897B2 (en) Method of manufacturing semiconductor device as well as reticle and wafer used therein
EP1291722B1 (en) Method of recording identifier and set of photomasks
US7601485B2 (en) Exposure method
KR20080021392A (ko) 식별부를 갖는 반도체 웨이퍼
CN113745198B (zh) 晶圆结构及其制作方法
JP2011066153A (ja) 識別マーク付きテンプレート及びその製造方法
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
JPH03209711A (ja) 半導体装置の製造方法
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
JP2007287989A (ja) 半導体装置の製造方法
KR100936718B1 (ko) 포토마스크의 리페어 방법
CN110488573B (zh) 一种晶圆光刻方法及晶圆光刻用光罩组件
JPH10312049A (ja) レチクル
US8057987B2 (en) Patterning method of semiconductor device
US7008733B2 (en) Method of improving a resolution of contact hole patterns by utilizing alternate phase shift principle
KR20090074554A (ko) 포토마스크의 결함 수정 방법
KR20100010696A (ko) 포토마스크 검사용 정렬 패턴을 구비하는 포토마스크 및 그제조방법
KR20060066798A (ko) 오버레이 정렬 마크를 구비한 마스크 및 반도체 웨이퍼
US20080044774A1 (en) Method for exposing twice by two masks in semiconductor process
JP2003140317A (ja) フォトマスク及びウェハ基板の露光方法
JP2005072027A (ja) Ｓｏｉ基板のマーク印字方法
JPS62193249A (ja) 半導体装置の製造方法
JP2007227966A (ja) 半導体装置及び半導体装置の製造方法
JPH0193127A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination