JP2015154075A - ウェハーの製造方法及びそれによって製造されたウェハー - Google Patents
ウェハーの製造方法及びそれによって製造されたウェハー Download PDFInfo
- Publication number
- JP2015154075A JP2015154075A JP2014251672A JP2014251672A JP2015154075A JP 2015154075 A JP2015154075 A JP 2015154075A JP 2014251672 A JP2014251672 A JP 2014251672A JP 2014251672 A JP2014251672 A JP 2014251672A JP 2015154075 A JP2015154075 A JP 2015154075A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mark
- laser
- laser mark
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000013078 crystal Substances 0.000 claims abstract description 86
- 235000012431 wafers Nutrition 0.000 claims description 267
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims 2
- 238000007373 indentation Methods 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 23
- 238000010330 laser marking Methods 0.000 description 10
- 239000002245 particle Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
Claims (25)
- 所定の結晶方位を持った単結晶半導体材料を有するウェハーであって、
該ウェハーは、
該ウェハーの表面又は裏面の所定位置にレーザーマークを有し、前記所定位置は、前記単結晶半導体材料の前記所定の結晶方位を示すように構成されている、
ウェハー。 - 請求項1記載のウェハーであって、
前記レーザーマークは、第1深さを有しており、
前記ウェハーは、更に、
該ウェハーの表面又は裏面に形成された第2レーザーマークを有し、該第2レーザーマークは、前記第1の深さよりも浅い第2深さを有する、
ことを特徴とするウェハー。 - 請求項2記載のウェハーにおいて、前記第1レーザーマークは第2レーザーマークよりも深く、少なくとも約5μmである、
ことを特徴とするウェハー。 - 請求項3記載のウェハーにおいて、前記第1レーザーマークは第2レーザーマークよりも、少なくとも約5μmから約10μm深い、
ことを特徴とするウェハー。 - 請求項2記載のウェハーにおいて、
前記第1レーザーマークと第2レーザーマークは、前記ウェハーの表面又は裏面において、所定間隔離れて形成されている、
ことを特徴とするウェハー。 - 請求項2記載のウェハーにおいて、
前記第2レーザーマークは、前記ウェハー及び/又は該ウェハーの属するウェハーのロットを特定する印の中に含まれている、
ことを特徴とするウェハー。 - 請求項6記載のウェハーにおいて、
前記第1レーザーマークは、前記印の中に含まれる、
ことを特徴とするウェハー。 - 請求項7記載のウェハーにおいて、
前記印は、アルファベット、バーコード、及び/又はQRコード(登録商標)を含む、
ことを特徴とするウェハー。 - 請求項8記載のウェハーにおいて、
前記印は、該印を含むように配置された、前記ウェハーの表面又は裏面の所定の領域内にある、
ことを特徴とするウェハー。 - 請求項1記載のウェハーにおいて、
前記レーザーマークは、前記ウェハーの中心から該レーザーマークに伸びる線で、前記所定の結晶方位を示す様に構成されている、
ことを特徴とするウェハー。 - 請求項10記載のウェハーにおいて、
前記所定の結晶方位は、前記線に対する数学的な変換により導かれる、
ことを特徴とするウェハー。 - 請求項1記載のウェハーにおいて、
前記レーザーマークは、第1の深さを有する第1レーザーマークを有し、
前記ウェハーは、更に、
第2深さを有する第2レーザーマークを有し、前記ウェハーの表面又は裏面の前記第1及び第2レーザーマークは、前記第1レーザーマークから第2レーザーマークへ伸びる線で、前記所定の結晶方位を示すように配置されている、
ことを特徴とするウェハー。 - 請求項1記載のウェハーにおいて、
前記レーザーマークは、ウェハーの表面又は裏面の複数の前記第1レーザーマークを有し、該複数の前記第1レーザーマークは、前記ウェハー及び/又は該ウェハーの属するウェハーのロットを特定する印を含んでいる、
ことを特徴とするウェハー。 - 請求項1記載のウェハーにおいて、
前記ウェハーの周囲となる端部表面を有し、該端部表面は該ウェハーの表側の表面から該ウェハーの裏側の表面へ伸延している、
ことを特徴とするウェハー。 - 請求項14記載のウェハーにおいて、
前記端部表面は、前記ウェハーの表側の表面及び前記ウェハーの裏側の表面に向けて、傾斜している、
ことを特徴とするウェハー。 - 請求項2記載のウェハーにおいて、
前記第1レーザーマークは、該ウェハーの表面又は裏面で、前記第2レーザーマークに重なっている、
ことを特徴とするウェハー。 - 単結晶半導体材料を有するウェハーを製造する方法であって、該方法は、
前記単結晶半導体材料の結晶方位を決定し、前記単結晶半導体材料の所定の結晶方位とする段階と、
前記ウェハー上の第1位置の、該ウェハーの表面又は裏面に、第1深さで第1窪みを形成し、前記単結晶半導体材料の前記所定の結晶方位を示すようにした、
ことを特徴とするウェハーの製造方法。 - 請求項17に記載のウェハーの製造方法であって、
前記ウェハーの前記表面又は裏面部分を除去して前記第1窪みの前記第1深さを減少させ、該第1の窪みを第3深さとする、
ことを特徴とするウェハーの製造方法。 - 請求項18に記載のウェハーの製造方法であって、
前記ウェハーの前記表面又は裏面の、前記ウェハーの第2位置に、前記第3深さよりも浅い第2深さで、第2窪みを形成する、
ことを特徴とするウェハーの製造方法。 - 請求項19に記載のウェハーの製造方法であって、
前記第2窪みを形成することは、該第2窪みを含んだ印を形成することを含み、該印は、前記ウェハー及び/又は、該ウェハーが含まれるウェハーのロットを特定するものである、
ことを特徴とするウェハーの製造方法。 - 請求項20に記載のウェハーの製造方法であって、
前記印を形成することは、前記第1及び第2窪みを含んだ印を形成することを含む、
ことを特徴とするウェハーの製造方法。 - 請求項19に記載のウェハーの製造方法であって、
前記ウェハーの表面又は裏面を処理して、前記第1窪みを除去する、
ことを特徴とするウェハーの製造方法。 - 請求項19に記載のウェハーの製造方法であって、
前記第1窪みを形成することは、前記第1位置で、前記単結晶半導体材料を除去することの出来る第1エネルギーレベルでレーザービームを照射して、前記第1深さとする、
ことを特徴とするウェハーの製造方法。 - 請求項23に記載のウェハーの製造方法であって、
前記第2窪みを形成することは、前記第1エネルギーレベルよりも低い、第2エネルギーレベルで、前記第2位置でレーザービームを照射し、該第2エネルギーレベルは、前記第2位置で前記単結晶半導体材料を除去して、前記第2深さとすることが出来るように構成されている、
ことを特徴とするウェハーの製造方法。 - 請求項17に記載のウェハーの製造方法であって、
前記ウェハーの表面又は裏面の第2位置に、前記第1深さ以下で第2窪みを形成して、前記第1位置から前記第2位置に伸びる線で、前記決定された結晶方位を示すようにした、
ことを特徴とするウェハーの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140015631A KR102185659B1 (ko) | 2014-02-11 | 2014-02-11 | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 |
KR10-2014-0015631 | 2014-02-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015154075A true JP2015154075A (ja) | 2015-08-24 |
JP2015154075A5 JP2015154075A5 (ja) | 2018-02-01 |
JP6663160B2 JP6663160B2 (ja) | 2020-03-11 |
Family
ID=53775588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014251672A Active JP6663160B2 (ja) | 2014-02-11 | 2014-12-12 | ウェハー |
Country Status (3)
Country | Link |
---|---|
US (1) | US9589901B2 (ja) |
JP (1) | JP6663160B2 (ja) |
KR (1) | KR102185659B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019029382A (ja) * | 2017-07-25 | 2019-02-21 | 株式会社ディスコ | ウエーハの生成方法およびウエーハ生成装置 |
CN109382921A (zh) * | 2017-08-04 | 2019-02-26 | 株式会社迪思科 | 硅晶片的生成方法 |
JP2019220633A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社ディスコ | 被加工物の加工方法 |
JP2020068231A (ja) * | 2018-10-22 | 2020-04-30 | 株式会社Sumco | レーザマーク付きシリコンウェーハの製造方法 |
JP7479762B2 (ja) | 2020-08-03 | 2024-05-09 | 株式会社ディスコ | デバイスチップの製造方法 |
WO2024111178A1 (ja) * | 2022-11-22 | 2024-05-30 | 株式会社Sumco | レーザーマーク付きシリコンウェーハ及びその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6007889B2 (ja) * | 2013-12-03 | 2016-10-19 | 信越半導体株式会社 | 面取り加工装置及びノッチレスウェーハの製造方法 |
US10056395B2 (en) | 2016-03-29 | 2018-08-21 | Macronix International Co., Ltd. | Method of improving localized wafer shape changes |
JP2017220582A (ja) * | 2016-06-08 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US10535812B2 (en) * | 2017-09-04 | 2020-01-14 | Rohm Co., Ltd. | Semiconductor device |
US11043437B2 (en) | 2019-01-07 | 2021-06-22 | Applied Materials, Inc. | Transparent substrate with light blocking edge exclusion zone |
Citations (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167426A (ja) * | 1984-02-10 | 1985-08-30 | Nec Corp | 半導体結晶ウエハ− |
JPH0513290A (ja) * | 1991-07-08 | 1993-01-22 | Nec Kyushu Ltd | 半導体ウエーハ |
JPH05343319A (ja) * | 1992-06-09 | 1993-12-24 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPH0714756A (ja) * | 1993-06-22 | 1995-01-17 | Nippon Steel Corp | ウェハ |
JPH09129578A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体基板の製造装置及び製造方法 |
JPH09162085A (ja) * | 1995-11-30 | 1997-06-20 | Samsung Electron Co Ltd | 半導体ウェーハ用のラベル |
JPH09223648A (ja) * | 1996-02-14 | 1997-08-26 | Toshiba Corp | 半導体ウェ−ハのマ−キング方法及びマ−キング装置 |
JPH1070056A (ja) * | 1996-08-26 | 1998-03-10 | Showa Denko Kk | 半導体基板およびその製造方法 |
JPH10256105A (ja) * | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | レーザマークを付けたウェーハ |
JPH11145017A (ja) * | 1997-11-04 | 1999-05-28 | Oki Electric Ind Co Ltd | ウェハ書き込み方法及びウェハ読み取り方法 |
JP2001230165A (ja) * | 1999-12-08 | 2001-08-24 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001313238A (ja) * | 2000-03-17 | 2001-11-09 | Internatl Business Mach Corp <Ibm> | 識別マークを有する半導体ウェハ |
JP2002164264A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | ソフトレーザーマーク印字方法及び装置 |
US20020153620A1 (en) * | 1999-09-24 | 2002-10-24 | Guldi Richard L. | Semiconductor wafer edge marking |
JP2002353080A (ja) * | 2001-03-21 | 2002-12-06 | Toshiba Corp | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 |
JP2004200635A (ja) * | 2002-10-21 | 2004-07-15 | Toshiba Corp | 半導体ウェーハ及び半導体ウェーハ製造方法 |
KR100509422B1 (ko) * | 2003-01-30 | 2005-08-22 | 동부아남반도체 주식회사 | 반도체 제조 공정 중 정렬 키 패턴 형성방법 |
JP2007103682A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ |
KR20080021392A (ko) * | 2006-09-04 | 2008-03-07 | 삼성전자주식회사 | 식별부를 갖는 반도체 웨이퍼 |
JP2008204976A (ja) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | 半導体ウェハ、半導体装置の製造装置、および半導体装置の製造方法 |
JP2009081190A (ja) * | 2007-09-25 | 2009-04-16 | Shin Etsu Handotai Co Ltd | 2次元コード印字ウェーハ及びその製造方法 |
JP2011023615A (ja) * | 2009-07-17 | 2011-02-03 | Panasonic Corp | 識別マーク |
JP2011029355A (ja) * | 2009-07-24 | 2011-02-10 | Sumco Corp | レーザマーク付き半導体ウェーハの製造方法 |
US8389099B1 (en) * | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
JP2013211476A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 半導体ウエハおよび半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08339946A (ja) * | 1995-02-17 | 1996-12-24 | Mitsubishi Electric Corp | 半導体基板およびその製造方法ならびにその使用方法 |
US5932119A (en) | 1996-01-05 | 1999-08-03 | Lazare Kaplan International, Inc. | Laser marking system |
JP3213563B2 (ja) | 1997-03-11 | 2001-10-02 | 株式会社スーパーシリコン研究所 | ノッチレスウェーハの製造方法 |
JPH1158043A (ja) | 1997-07-31 | 1999-03-02 | Lsi Logic Corp | レーザ・マーキング方法及び装置 |
JP4109371B2 (ja) | 1999-01-28 | 2008-07-02 | Sumco Techxiv株式会社 | 半導体ウェハ |
US7371659B1 (en) | 2001-12-12 | 2008-05-13 | Lsi Logic Corporation | Substrate laser marking |
US7041578B2 (en) | 2003-07-02 | 2006-05-09 | Texas Instruments Incorporated | Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside |
US7020582B1 (en) | 2004-04-28 | 2006-03-28 | Altera Corporation | Methods and apparatus for laser marking of integrated circuit faults |
US8334150B2 (en) | 2005-10-07 | 2012-12-18 | Stats Chippac Ltd. | Wafer level laser marking system for ultra-thin wafers using support tape |
JP4930081B2 (ja) * | 2006-04-03 | 2012-05-09 | 住友電気工業株式会社 | GaN結晶基板 |
KR100965216B1 (ko) | 2007-12-26 | 2010-06-22 | 주식회사 동부하이텍 | 웨이퍼에서의 레이저 마킹 방법 |
TW201002462A (en) | 2008-07-03 | 2010-01-16 | Advanced Semiconductor Eng | Wafer laser-marking method and die fabricated using the same |
US8129203B2 (en) | 2009-03-18 | 2012-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Auto feedback apparatus for laser marking |
JP2012183549A (ja) * | 2011-03-04 | 2012-09-27 | Mitsubishi Electric Corp | SiC半導体ウェハのマーキング方法およびSiC半導体ウェハ |
-
2014
- 2014-02-11 KR KR1020140015631A patent/KR102185659B1/ko active IP Right Grant
- 2014-10-21 US US14/519,788 patent/US9589901B2/en active Active
- 2014-12-12 JP JP2014251672A patent/JP6663160B2/ja active Active
Patent Citations (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167426A (ja) * | 1984-02-10 | 1985-08-30 | Nec Corp | 半導体結晶ウエハ− |
JPH0513290A (ja) * | 1991-07-08 | 1993-01-22 | Nec Kyushu Ltd | 半導体ウエーハ |
JPH05343319A (ja) * | 1992-06-09 | 1993-12-24 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPH0714756A (ja) * | 1993-06-22 | 1995-01-17 | Nippon Steel Corp | ウェハ |
JPH09129578A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体基板の製造装置及び製造方法 |
JPH09162085A (ja) * | 1995-11-30 | 1997-06-20 | Samsung Electron Co Ltd | 半導体ウェーハ用のラベル |
JPH09223648A (ja) * | 1996-02-14 | 1997-08-26 | Toshiba Corp | 半導体ウェ−ハのマ−キング方法及びマ−キング装置 |
JPH1070056A (ja) * | 1996-08-26 | 1998-03-10 | Showa Denko Kk | 半導体基板およびその製造方法 |
JPH10256105A (ja) * | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | レーザマークを付けたウェーハ |
JPH11145017A (ja) * | 1997-11-04 | 1999-05-28 | Oki Electric Ind Co Ltd | ウェハ書き込み方法及びウェハ読み取り方法 |
US20020153620A1 (en) * | 1999-09-24 | 2002-10-24 | Guldi Richard L. | Semiconductor wafer edge marking |
JP2001230165A (ja) * | 1999-12-08 | 2001-08-24 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001313238A (ja) * | 2000-03-17 | 2001-11-09 | Internatl Business Mach Corp <Ibm> | 識別マークを有する半導体ウェハ |
JP2002164264A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | ソフトレーザーマーク印字方法及び装置 |
JP2002353080A (ja) * | 2001-03-21 | 2002-12-06 | Toshiba Corp | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 |
JP2004200635A (ja) * | 2002-10-21 | 2004-07-15 | Toshiba Corp | 半導体ウェーハ及び半導体ウェーハ製造方法 |
KR100509422B1 (ko) * | 2003-01-30 | 2005-08-22 | 동부아남반도체 주식회사 | 반도체 제조 공정 중 정렬 키 패턴 형성방법 |
JP2007103682A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ |
KR20080021392A (ko) * | 2006-09-04 | 2008-03-07 | 삼성전자주식회사 | 식별부를 갖는 반도체 웨이퍼 |
JP2008204976A (ja) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | 半導体ウェハ、半導体装置の製造装置、および半導体装置の製造方法 |
US8389099B1 (en) * | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
JP2009081190A (ja) * | 2007-09-25 | 2009-04-16 | Shin Etsu Handotai Co Ltd | 2次元コード印字ウェーハ及びその製造方法 |
JP2011023615A (ja) * | 2009-07-17 | 2011-02-03 | Panasonic Corp | 識別マーク |
JP2011029355A (ja) * | 2009-07-24 | 2011-02-10 | Sumco Corp | レーザマーク付き半導体ウェーハの製造方法 |
JP2013211476A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 半導体ウエハおよび半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019029382A (ja) * | 2017-07-25 | 2019-02-21 | 株式会社ディスコ | ウエーハの生成方法およびウエーハ生成装置 |
CN109382921A (zh) * | 2017-08-04 | 2019-02-26 | 株式会社迪思科 | 硅晶片的生成方法 |
JP2019033134A (ja) * | 2017-08-04 | 2019-02-28 | 株式会社ディスコ | ウエーハ生成方法 |
JP2019220633A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社ディスコ | 被加工物の加工方法 |
JP7075293B2 (ja) | 2018-06-22 | 2022-05-25 | 株式会社ディスコ | 被加工物の加工方法 |
JP2020068231A (ja) * | 2018-10-22 | 2020-04-30 | 株式会社Sumco | レーザマーク付きシリコンウェーハの製造方法 |
JP7479762B2 (ja) | 2020-08-03 | 2024-05-09 | 株式会社ディスコ | デバイスチップの製造方法 |
US12011784B2 (en) | 2020-08-03 | 2024-06-18 | Disco Corporation | Wafer, wafer manufacturing method, device chip manufacturing method, and resistivity markings |
WO2024111178A1 (ja) * | 2022-11-22 | 2024-05-30 | 株式会社Sumco | レーザーマーク付きシリコンウェーハ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6663160B2 (ja) | 2020-03-11 |
US9589901B2 (en) | 2017-03-07 |
KR20150094876A (ko) | 2015-08-20 |
KR102185659B1 (ko) | 2020-12-03 |
US20150228588A1 (en) | 2015-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6663160B2 (ja) | ウェハー | |
US9884389B2 (en) | SiC ingot slicing method | |
US7268053B2 (en) | Semiconductor wafer and a method for manufacturing a semiconductor wafer | |
JP6101468B2 (ja) | ウェーハの加工方法 | |
JP2015032771A (ja) | ウェーハの製造方法 | |
JP6457231B2 (ja) | ウエーハの分割方法 | |
JP6455166B2 (ja) | 半導体ウエハおよび半導体チップの製造方法 | |
JP2011187706A (ja) | シリコンウェーハの製造方法 | |
JP2015074002A (ja) | 内部加工層形成単結晶部材およびその製造方法 | |
JP5881504B2 (ja) | ウエーハの加工方法 | |
JP7075293B2 (ja) | 被加工物の加工方法 | |
JP2014075380A (ja) | 炭化珪素半導体基板およびその製造方法 | |
US11072042B2 (en) | Wafer and wafer producing method | |
JP5285741B2 (ja) | 半導体ウェハ及びその加工方法 | |
JP5930840B2 (ja) | 板状物の加工方法 | |
JP2022028362A (ja) | ウェーハ、ウェーハの製造方法、及びデバイスチップの製造方法 | |
JP2014154661A (ja) | 窒化物半導体ウェハおよび窒化物半導体ウェハのマーキング方法 | |
WO2024111178A1 (ja) | レーザーマーク付きシリコンウェーハ及びその製造方法 | |
TW201416205A (zh) | 積層陶瓷基板之分斷方法 | |
JP5886522B2 (ja) | ウェーハ生産方法 | |
JP2020141070A (ja) | レーザーによる半導体基板上の被膜除去方法及び被膜除去装置 | |
KR101259005B1 (ko) | 웨이퍼 및 그 가공방법 | |
JP2020141069A (ja) | 半導体基板の分断方法及び分断装置 | |
JP2024018453A (ja) | 半導体装置及びその製造方法 | |
JP5810876B2 (ja) | 基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141212 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191226 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6663160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |