JP2004200635A - 半導体ウェーハ及び半導体ウェーハ製造方法 - Google Patents
半導体ウェーハ及び半導体ウェーハ製造方法 Download PDFInfo
- Publication number
- JP2004200635A JP2004200635A JP2003092737A JP2003092737A JP2004200635A JP 2004200635 A JP2004200635 A JP 2004200635A JP 2003092737 A JP2003092737 A JP 2003092737A JP 2003092737 A JP2003092737 A JP 2003092737A JP 2004200635 A JP2004200635 A JP 2004200635A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- semiconductor wafer
- bevel
- dot
- wafer according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 187
- 238000004519 manufacturing process Methods 0.000 title abstract description 55
- 238000000034 method Methods 0.000 claims description 49
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 139
- 238000012986 modification Methods 0.000 description 41
- 230000004048 modification Effects 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000000994 depressogenic effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000089 atomic force micrograph Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】相対向する第1及び第2主面12a、12bと、第1及び第2主面12a、12bの外周部にそれぞれ設けられた第1及び第2ベベル部13a、13bと、第1ベベル部13aの一部分に形成された第1の窪み16と、第1の窪みの底面に付され、突起形状の第1ドットで構成された第1のIDマーク17とを備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体ウェーハに係り、特に、外周部に半導体装置の製造工程の一貫した生産管理を行うのに好適な、視認性の良いIDマークを備えた半導体ウェーハ及び半導体ウェーハ製造方法に関する。
【0002】
【従来の技術】
通常、半導体装置の一連の製造工程の中で、製造条件などを管理する必要がある工程は数百工程にも及ぶ。半導体装置の製造工程においては、各工程毎に厳密な製造条件を設定する必要がある。これらの製造工程における管理は、半導体ウェーハの主面の一部分に付された、数字、文字、或いはバーコード等からなるIDマークを用いて行われる。
【0003】
IDマークは、半導体ウェーハを識別するために、通常、製造履歴を示す番号又は記号から構成されている。また、IDマークとしては、半導体ウェーハの表面に刻印するソフトマークと裏面に刻印するハードマークとが一般的に知られているが、いずれもレーザビームを照射してシリコンを局所的に除去させて形成される複数の凹(穴)形状のドットで構成されている。
【0004】
即ち、IDマークは、連続パルスレーザビームを光学系を介して半導体ウェーハ表面上に照射することによって形成されるが、作業者の視認性を確保するため、現状では数mm×数cmのIDマークが刻印されており、素子形成領域面積のロスが大きい。
【0005】
また、ドットは、一般的に、高エネルギーのレーザビームを照射して、半導体ウェーハ表面の一部をスポット状に溶融除去して形成される。この場合に、溶融除去されたシリコン(粒子)がドット周辺に飛散して半導体ウェーハ表面に再堆積する。この粒子は、素子形成を阻害し、製品の品質に大きな影響を与える。
【0006】
このような半導体ウェーハ表面に形成されるソフトマークは、最近の半導体製造工程で多用され、繰り返し行われる化学的機械的研磨工程(以下、「CMP工程」という)により平坦化され、認識率が低下してしまう。また、半導体ウェーハ裏面に形成されるハードマークは、ハードマークを検出するための半導体ウェーハを裏返す作業を増やし、半導体ウェーハ裏面に僅かな凹凸を形成してリソグラフィにおける焦点ぼけを誘発する。
【0007】
リソグラフィにおける焦点ぼけを防ぎ、半導体ウェーハの素子形成領域を阻害しないために、半導体ウェーハ外周部のベベル部に、マークパターンを用いてレーザを照射し、マークを結像させて、ベベル部の表面に隆起する突起形状の極微小ドットを形成している(例えば、特許文献1参照。)。
【0008】
【特許文献1】
特開2000−223382号公報
【0009】
【発明が解決しようとする課題】
しかしながら、ベベル部に形成された突起形状の極微小ドットからなるIDマークは、CMP工程の際に、研磨布がベベル部に接触する毎に次第に削られて消失する。これにより、IDマークの視認性が著しく低下する。そして、次の製造工程のプロセス条件等に、視認性が低下したIDマークの情報をフィードバックするため、プロセス条件の誤設定や、プロセス装置の誤動作を招き、得られる製品の品質に致命的な欠陥をもたらす。したがって、半導体装置の製造工程の一貫した生産管理が成しえない。
【0010】
そこで、本発明は上記課題を解決するためになされたものであって、IDマークの高い視認性を維持でき、半導体装置の製造工程の一貫した生産管理が可能となる半導体ウェーハ及び半導体ウェーハ製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の特徴は、(イ)相対向する第1及び第2主面と、(ロ)第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、(ハ)第1ベベル部の一部分に設けられた第1の窪みと、(ニ)第1の窪みの底面に付され、突起形状の第1ドットで構成された第1のIDマークとを備える半導体ウェーハであることを要旨とする。
【0012】
本発明の第2の特徴は、(イ)相対向する第1及び第2主面と、(ロ)第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、(ハ)第1及び第2ベベル部の少なくとも一方に付され、突起形状の第1ドットで構成された第1のIDマークと、(ニ)第1及び第2ベベル部の少なくとも一方に付され、穴形状の第2ドットで構成された第2のIDマークとを備える半導体ウェーハであることを要旨とする。
【0013】
本発明の第3の特徴は、(イ)相対向する第1及び第2主面と、(ロ)第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、(ハ)第1ベベル部に付され、隆起した中心部とその中心部の外周部に凹みを有する第3ドットで構成される第3のIDマークとを備える半導体ウェーハであることを要旨とする。
【0014】
本発明の第4の特徴は、(イ)相対向する第1及び第2主面と、(ロ)第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、(ハ)第1ベベル部に付され、突起形状の第1ドットと穴形状の第2ドットで構成された第4のIDマークとを備える半導体ウェーハであることを要旨とする。
【0015】
本発明の第5の特徴は、(イ)ウェーハの第1及び第2主面の外周部に、第1及び第2ベベル部をそれぞれ形成するステップと、(ロ)第1及び第2ベベル部の少なくとも一方にIDマークを形成するステップとを含む半導体ウェーハの製造方法であることを要旨とする。
【0016】
【発明の実施の形態】
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。尚、以下で説明する第1〜第4のIDマークそれぞれは、同じコードを有する「IDマーク」である。
【0017】
(第1の実施の形態)
本発明の第1の実施の形態に係る半導体ウェーハ11aは、図1(a)及び図1(b)に示すように、相対向する第1主面(表面)12a及び第2主面(裏面)12bと、第1主面12a及び第2主面12bの外周部にそれぞれ設けられた第1ベベル部13a及び第2ベベル部13bと、第1ベベル部13aに第1ドット21aで構成される第1のIDマーク17aとを備える。第1主面12aには、複数の半導体素子15が形成される。半導体ウェーハ11aの外周部の一部には、基準位置を示すノッチ14が設けられている。第1ベベル部13aには、ノッチ14に近接して、第1の窪み16が形成される。
【0018】
第1のIDマーク17aは、第1の窪み16の底面に付されている。第1のIDマーク17aは、製造物に対応するロット番号、製造順番、及び機能等に関する情報を表すもので、英数字、バーコード、及び二次元コード等からなる。例えば、第1のIDマーク17aが二次元コードの場合には、縦16ケ×横16ケ、或いは縦8ケ×横32ケで構成される。第1のIDマーク17aは、例えば、幅6μm、高さ0.5μmの微小ドットにより構成される。第1のIDマーク17aは、CCDカメラ等の光電変換装置を用いてモニタされ視認される。
【0019】
第1の窪み16の底面は平滑である。第1の窪み16の底面の第1主面12aに対する傾斜角は、30度乃至60度の範囲に設定する。この範囲は、第1主面12aと第1ベベル部13aのなす角(凡そ22度)より大きく、且つ本来のベベル部の目的を損なわないための好ましい範囲である。更に、第1の窪み16は、ノッチ14から10mm以内の距離に近接して設けられていることが望ましい。この距離は、本来、特に限定されるものではないが、ノッチ14に近接していれば、第1のIDマーク17aを視認するための光電変換装置の移動時間を短縮できるからである。
【0020】
以下に、第1の実施の形態に係る半導体ウェーハ11aの製造方法を、図2及び図3を参照して説明する。
【0021】
(イ)まず、図2に示す、ステップS01において、例えば、抵抗率5−10Ωcmのボロンドープp型(100)シリコン単結晶インゴットを引き上げる。次に、ステップS02において、シリコン単結晶インゴットの外周を研削処理して、所望の直径のインゴットにする。その後、ステップS03において、インゴットに半導体ウェーハの面内結晶方位を示す(通常は[110]方位を示す)ノッチ14を形成する。そして、ステップS04のブロック切断処理、及びステップS05のスライス加工処理をインゴットに施してウェーハ状に切り出す。
【0022】
(ロ)次に、ステップS06において、このウェーハの第1主面12a及び第2主面12bの外周部に、それぞれベベル加工を施して第1及び第2ベベル部13a,13bを形成する。次に、ステップS07において、第1ベベル部13aの一部分に第1の窪み16を形成する。この際、第1の窪み16は、図3に示すように、グラインダー棒18を回転させながら第1ベベル部13aの一部分に押し当て、第1ベベル部13aの円周の一部分を削り取ることにより形成される。
【0023】
(ハ)次に、ステップS08において、ウェーハの第1及び第2主面12a、12b並びに第1及び第2ベベル部13a、13bに対してラッピング加工を施す。
【0024】
(ニ)次に、ステップS09において、ウェーハの第1及び第2主面12a、12bの大きなうねりを除去することを主要な目的とするエッチング処理を施す。エッチング処理には、アルカリ溶液を用いたアルカリエッチングと、酸溶液を用いた酸エッチングとが含まれる。そして、ステップS10において、ウェーハの第1主面12a、第1ベベル部13a及び第1の窪み16に、鏡面研磨処理を施す。その後、ステップS11において、ウェーハ洗浄及び検査を行う。
【0025】
(ホ)最後に、ステップS12において、第1の窪み16の底面に、図1に示した、第1のIDマーク17aを付す。この際、第1のIDマーク17aを構成するドットは、例えばガウシアン形状のエネルギー密度分布を持つHe−Neレーザ光を第1の窪み16の底面に結像した状態で照射することにより、シリコン表面が溶融、再結晶化される過程で形成する。
【0026】
第1の実施の形態に係る半導体ウェーハ11aによれば、第1ベベル部13aに第1の窪み16を設け、この第1の窪み16の底面に第1のIDマーク17aを付しているので、CMP工程の際に研磨布が第1の窪み16の底面に接触しなくなり、第1のIDマーク17aが削られるのを防止できる。そのため、第1のIDマーク17aの高い視認性が維持され、半導体装置の製造工程の一貫した生産管理が可能となる。
【0027】
尚、第1の実施の形態では、第1の窪み16の底面に1つの第1のIDマーク17aを付した場合について説明したが、複数のIDマークを形成しても良い。
【0028】
(第1の実施の形態の変形例1)
本発明の第1の実施の形態の変形例1に係る半導体ウェーハ11bは、図4に示すように、ノッチ14に近接して、第1ベベル部13aの一部分に設けられた第1の窪み16の底面に、第1のIDマーク17aと同一コードの第1のIDマーク17bを更に付した点が第1の実施の形態と異なる。他は第1の実施の形態に示した半導体ウェーハ11aと実質的に同様であるので、重複した記載を省略する。
【0029】
第1のIDマーク17a,17bは、互いに縦方向(ウェーハ厚み方向)において約100μm、横方向(ウェーハの周方向)において約500μm離れて付されている。第1のIDマーク17a,17bは、100μm×100μmで、第1の窪み16の底面より隆起した突起形状のドットで構成されている。
【0030】
第1の実施の形態の変形例1では、同一コードの2つの第1のIDマーク17a,17bを半導体ウェーハ11bの厚み方向と周方向に位置をずらして設けている。一般に、タングステン(W),アルミニウム(Al),及び銅(Cu)等のメタル膜を対象としたCMP工程において、IDマークを構成する突起形状のドットは、第2主面12b側に近いほど削れにくい傾向にある。
【0031】
したがって、第1の実施の形態の変形例1に係る半導体ウェーハ11bによれば、第1主面12a側の第1のIDマーク17bが、万一認識不良となっても、第2主面12b側の第1のIDマーク17aで確実な情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0032】
尚、第1の実施の形態の変形例1では、第1のIDマーク17a,17bは、半導体ウェーハ11bの厚み方向と周方向に位置をずらして設けているが、厚み方向のみ、又は周方向のみにずらして設けても良い。
【0033】
(第1の実施の形態の変形例2)
本発明の第1の実施の形態の変形例2に係る半導体ウェーハ11cは、図5(a)及び図5(b)に示すように、第2ベベル部13bのノッチ14に近接する部分に第の2窪み16bを設け、この第の2窪み16bの底面に、第1のIDマーク17aと同一コードの第1のIDマーク17cを更に付した点が第1の実施の形態に示した半導体ウェーハ11aと異なる。他は第1の実施の形態に示した半導体ウェーハ11cと実質的に同様であるので、重複した記載を省略する。
【0034】
第2の窪み16bは、第1の窪み16aを形成した後、半導体ウェーハ11cを反転して、図3に示すようにグラインダー棒18を回転させながら、第1の窪み16aと相対向する第2ベベル部13bの部分に押し当てて、その部分のシリコンを削り取ることにより形成される。
【0035】
第2の窪み16bを設ける位置は、特に限定されるものではないが、第1の窪み16aに相対向する位置に設けることにより、窪みの加工が容易になる。また、設けられた第1のIDマーク17a,17cの互いの間隔が短くなるので、第1のIDマーク17a,17cを読み取るための光電変換装置の移動時間が短縮できる。
【0036】
第1の実施の形態の変形例2では、同一コードの第1のIDマーク17cを半導体ウェーハ11cの第2主面12b側にも設けている。一般に、W,Al,及びCu等のメタル膜を対象としたCMP工程において、研磨布は半導体ウェーハ11cの裏面(第2主面12b)に触れることはなく、第1のIDマーク17cは、削られることなく保存される。したがって、第1の実施の形態の変形例2に係る半導体ウェーハ11cによれば、第1主面12a側の第1のIDマーク17aが仮に認識不良となっても、第2主面12b側の第1のIDマーク17cを用いれば、確実に情報を読み取ることができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0037】
尚、第1の実施の形態の変形例2では、第1の窪み16aと第2の窪み16bとを相対向する位置に設けているが、横方向にずれた位置に設けても良い。
【0038】
(第1の実施の形態の変形例3)
第1の実施の形態の変形例3に係る半導体ウェーハ11dは、図6に示すように、ノッチ14を挟んで、第1の窪み16aと反対側の、ノッチ14に近接した第1ベベル部13aの一部分に第3の窪み16cが設けられ、この第3の窪み16cの底面に、第1のIDマーク17aと同一コードの第1のIDマーク17dを更に付した点が第1の実施の形態に示した半導体ウェーハ11aと異なる。他は第1の実施の形態に示した半導体ウェーハ11aと実質的に同様であるので、重複した記載を省略する。
【0039】
第3の窪み16cは、図3に示すように第1の窪み16aと第3の窪み16cを含む領域にグラインダー棒18を回転させながら押し当て、第1ベベル部13aの外周部の一部のシリコンを削り取ることにより形成される。
【0040】
第3の窪み16cを設ける位置は、特に限定されるものではないが、ノッチ14を挟んで連続的に設けることにより、窪みの加工が容易になる。また、ノッチ14に第1のIDマーク17a,17dが互いに近いことで、読み取るための光電変換装置の移動時間が短縮できる。したがって、第1の実施の形態の変形例3に係る半導体ウェーハ11dによれば、一方のIDマークが認識不良となっても、他方のIDマークで情報を読み取ることができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0041】
尚、第1の実施の形態の変形例3において、第1の窪み16a及び第3の窪み16cに、上記第1の実施の形態の変形例1に示すように、2つのIDマークを縦と横方向にずらして設けても良く、また、縦方向又は横方向に一列に並べて設けても良い。
【0042】
(第2の実施の形態)
本発明の第2の実施の形態に係る半導体ウェーハ11eは、図7に示すように、第1ベベル部13aのノッチ14に近接した部分に、第1ベベル部13aの表面より隆起した突起形状の第1ドット21aで構成された第1のIDマーク17eと、ベベル部の表面より陥没した穴形状の第2ドット21bで構成された第2のIDマーク22aを並べて付した点が第1の実施の形態と異なる。更に、第2の実施の形態に係る半導体ウェーハ11eは、図1に示した窪み16aを形成していない点も異なる。他は第1の実施の形態に示した半導体ウェーハ11aと実質的に同様であるので、重複した記載を省略する。
【0043】
第1のIDマーク17eと第2のIDマーク22aは、同一コードである。第1ドット21aは、図8(a)に示すように、シリコン表面が溶融、再結晶化される過程でベベル部の表面より隆起したものである。一方、第2ドット21bは、図8(b)に示すように、シリコン表面が溶融される過程で第1ベベル部13aの表面より陥没したものである。第1ドット21a及び第2ドット21bは、例えば、連続パルスレーザビームを、光学系を介して第1ベベル部13aの所定の位置に照射し、第1ベベル部13aの半導体表面を溶融することにより形成される。第1ドット21aと第2ドット21bは、照射するレーザパワーを変えることで、作り分けられる。
【0044】
図9は、横軸にレーザパワーをとり、縦軸に形成されるドット高さをとることで、レーザパワーとドット高さの関係を示す。図9において、レーザパワーに対応して、突起形状の第1ドット21aの高さが増加する領域と、この前後のレーザパワーが低い領域と高い領域に、穴形状の第2ドット21bが形成される領域が示される。
【0045】
穴形状の第2ドット21bは、レーザパワーの低い領域及び高い領域のどちらにおいても形成されるが、レーザパワーが高いほど、溶融除去されたシリコン(粒子)が飛散して半導体ウェーハ11e表面に再堆積する。飛散したパーティクルは、素子形成を阻害し、製品の品質に影響を与える恐れがあるので、レーザパワーの低い領域がより好ましい。
【0046】
第2の実施の形態係る半導体ウェーハ11eにおいて、半導体装置の製造工程で繰り返し行われるCMP工程により、隆起した突起形状の第1ドット21aが削られても、他方の陥没した穴形状の第2ドット21bは逆形状のため削られることはない。また、半導体装置の製造工程で繰り返し行われるCVDやスパッタ等の成膜工程により、陥没した穴形状の第2ドット21bが堆積物により埋没しても、他方の隆起した突起形状の第1ドット21aは逆形状のため埋没しない。
【0047】
したがって、第2の実施の形態係る半導体ウェーハ11eによれば、CMP工程により、第1のIDマーク17eの視認が困難となった場合でも、第2のIDマーク22aを読み取ることによりIDマークのコードが認識できる。また、成膜工程により、第2のIDマーク22aの視認が困難となった場合でも、第1のIDマーク17dを読み取ることによりIDマークのコードが認識でき、半導体装置の製造工程の一貫した生産管理が可能になる。
【0048】
更に、既存の第1ベベル部13aに第1のIDマーク17e及び第2のIDマーク22aを設けるため、格別な窪みを必要とせず、半導体ウェーハ11eの製作が容易となる。
【0049】
(第2の実施の形態の変形例1)
本発明の第2の実施の形態の変形例1に係る半導体ウェーハ11fは、図10に示すように、第1ベベル部13aのノッチ14に近接する部分に、第1ベベル部13aの表面より隆起した突起形状の第1ドット21aで構成された第1のIDマーク17eと、第1ベベル部13aの表面より陥没した穴形状の第2ドット21bで構成された第2のIDマーク22bを、半導体ウェーハ11fの厚み方向と周方向に位置をずらして付した点が第2の実施の形態に示した半導体ウェーハ11eと異なる。他は第2の実施の形態に示した半導体ウェーハ11eと実質的に同様であるので、重複した記載を省略する。
【0050】
第1のIDマーク17eと第2のIDマーク22bは、互いに縦方向(ウェーハ厚み方向)において約100μm、横方向(ウェーハの周方向)において約500μm離されている。ここでは、第1のIDマーク17e及び第2のIDマーク22bのサイズは、100μm×100μmである。
【0051】
第2の実施の形態の変形例1では、突起形状の第1のIDマーク17eと、穴形状の第2のIDマーク22bを、半導体ウェーハ11fの厚み方向と周方向に位置をずらして設けている。一般に、W,Al,及びCu等のメタル膜を対象としたCMP工程において、半導体ウェーハ11f表面より隆起した突起形状のドットで構成されるIDマークでは、第2主面12b側に近いほどドットが削れにくい。よって、半導体装置の製造工程で繰り返し行われるCMP工程により、隆起した突起形状の第1ドット21aが削られても、他方の陥没した穴形状の第2ドット21bは逆形状のため削られることはない。また、半導体装置の製造工程で繰り返し行われるCVDやスパッタ等の成膜工程により、陥没した穴形状の第2ドット21bが堆積物により埋没しても、他方の隆起した突起形状の第1ドット21aは埋没しない。
【0052】
したがって、第2の実施の形態の変形例1に係る半導体ウェーハ11fによれば、CMP工程により、第1のIDマーク17eの視認が困難となった場合でも、第2のIDマーク22bを読み取ることによりIDマークの認識ができる。また、成膜工程により、第2のIDマーク22bの視認が困難となった場合でも、第1のIDマーク17eを読み取ることによりIDマークの認識ができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0053】
尚、第2の実施の形態の変形例1では、第1のIDマーク17eと第2のIDマーク22bを横方向にもずらしているが、縦方向に一列に並べて設けても良い。
【0054】
(第2の実施の形態の変形例2)
本発明の第2の実施の形態の変形例2に係る半導体ウェーハ11gは、図11gに示すように、第1ベベル部13aのノッチ14に近接する部分に、第1ベベル部13aの表面より陥没した穴形状の第2のIDマーク22cを設け、この第2のIDマーク22cと相対向する第2ベベル部13bの位置に第2ベベル部13bの表面より隆起した突起形状の第1ドット21aで構成された第1のIDマーク17fを付した点が第2の実施の形態に示した半導体ウェーハ11eと異なる。他は第2の実施の形態に示した半導体ウェーハ11eと実質的に同様であるので、重複した記載を省略する。
【0055】
第2の実施の形態の変形例2に係る半導体ウェーハ11gにおいて、一般に、W,Al,及びCu等のメタル膜を対象としたCMP工程で、研磨布はウェーハ裏面に触れることはなく、裏面に設けられた突起形状の第1のIDマーク17fは削られることなく保存される。また、半導体装置の製造工程で繰り返し行われるCVDやスパッタ等の成膜工程により、表面側の穴形状の第2ドット21bが堆積物により埋没しても、裏面側の突起形状の第1ドット21aが埋没することはない。
【0056】
したがって、第2の実施の形態の変形例2に係る半導体ウェーハ11gによれば、CMP工程により、第2のIDマーク22cの視認が困難となった場合でも、第1のIDマーク17fを読み取ることによりIDマークのコードが認識できる。また、成膜工程により、第2のIDマーク22cの視認が困難となった場合でも、第1のIDマーク17fを読み取ることによりIDマークのコードが認識でき、半導体装置の製造工程の一貫した生産管理が可能となる。
【0057】
尚、第2の実施の形態の変形例2において、半導体ウェーハ11gの表面側に第1のIDマーク17fを、裏面側に第2のIDマーク22cを設けても良い。
【0058】
(第2の実施の形態の変形例3)
本発明の第2の実施の形態の変形例3に係る半導体ウェーハ11hは、図12に示すように、第1ベベル部13a及び第2ベベル部13bのノッチ14に近接した箇所に、突起形状の第1のIDマーク17gと穴形状の第2のIDマーク22dを並べて付した点が第2の実施の形態に示した半導体ウェーハ11eと異なる。他は第2の実施の形態に示した半導体ウェーハ11eと実質的に同様であるので、重複した記載を省略する。
【0059】
第2の実施の形態の変形例3に係る半導体ウェーハ11hによれば、CMP工程や成膜工程だけでなく、半導体装置のその他の製造工程の中で、第1ベベル部13a及び第2ベベル部13bへのシリコン粒子の付着、ウェーハ搬送による傷等により、4つのIDマークのうち、いずれかのIDマークが仮に認識不能となったとしても、他のいずれかのIDマークを用いればIDマークの認識が可能となる。したがって、半導体装置の一連の製造工程の中で、いかなる状況においても、IDマークの視認性が確保され、いずれかのIDマークで情報を確実に読み取ることができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0060】
(第2の実施の形態の変形例4)
本発明の第2の実施の形態の変形例4に係る半導体ウェーハ11iは、図13に示すように、ノッチ14を挟んで、一側の第1ベベル部13aのノッチ14に近接する部分に、第1のIDマーク17hを付し、これと反対側の第1ベベル部13aのノッチ14に近接する他側に第2のIDマーク22eを付した点が第2の実施の形態に示した半導体ウェーハ11eと異なる。他は第2の実施の形態に示した半導体ウェーハ11eと実質的に同様であるので、重複した記載を省略する。
【0061】
第2の実施の形態の変形例4に係る半導体ウェーハ11iによれば、仮に一方のIDマークが認識不良となっても、他方のIDマークで情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0062】
また、IDマークを付す位置は、特に限定されるものではないが、ノッチ14を挟んで連続的に設けることにより、第1のIDマーク17h及び第2のIDマーク22eを探すための光電変換装置の移動時間が短縮できる。
【0063】
(第3の実施の形態)
本発明の第3の実施の形態に係る半導体ウェーハ11jは、図14に示すように、ノッチ14に近接して、第1ベベル部13aに、中心部がベベル部の表面より隆起した突起部、その突起部周辺部にベベル部の表面より陥没した凹部を有する形状の第3ドット31で構成された第3のIDマーク32aを付した点が第2の実施の形態に示した半導体ウェーハ11eと異なる。他は第2の実施の形態に示した半導体ウェーハ11eと実質的に同様であるので、重複した記載を省略する。
【0064】
第3ドット31は、例えば、連続パルスレーザビームを光学系を介してベベル部表面に照射すると、表面の一部を溶融して、再結晶化する過程で形成される。第3ドット31が形成されるためには、レーザの照射パワーを最適化し、シリコンの表面が溶融して溶融池をできるようにする。溶融池では、溶融池の深さ、溶融池の大きさ、及びシリコン溶液の粘性等により決まる波打ち現象が起こる。第3ドット31は波打ち現象により、図15及び図17に示すように、中心部が第1ベベル部13aより隆起し突起部となり、その突起部の周辺にリング状の凹部を有する形状になる。
【0065】
図16は、横軸にレーザパワーをとり、縦軸に形成される突起部高さ及び凹部深さとることで、レーザパワーとドット高さの関係を示す。図16により、レーザパワーを高くするのに伴い、突起部は高くなる。また、レーザパワーが高くなると、凹部も深くなる。
【0066】
本発明の発明者等による実験によれば、ドットが突起部及び凹部のIDマークは、その高さ及び深さ共に100nm以上であれば安定した認識ができる。したがって、第3ドット31の突起部の高さが100nm以上で、且つ凹部の深さが100nm以上となるようにレーザパワーを制御する。レーザパワーは、図16より、250mW以上であることが好ましい。
【0067】
第3の実施の形態に係る半導体ウェーハ11jによれば、第3のIDマーク32aの突起部がCMP工程により削られても、残りの凹部を用いて第3のIDマーク32aの読み取りができる。また、凹部が成膜工程により埋没しても、残りの突起部を用いて第3のIDマーク32aの情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0068】
更に、第3の実施の形態に係る半導体ウェーハ11jによれば、レーザ照射によって同時に突起部と凹部とが形成されるので、IDマークの数を減らすことができるとともに、IDマークの製作が容易となる。
【0069】
(第3の実施の形態の変形例1)
第3の実施の形態の変形例1に係る半導体ウェーハ11kは、図18(a)及び図18(b)に示すように、ノッチ14に近接して、第3のIDマーク32aと相対向するように第2ベベル部13bにも、第3のIDマーク32bを設けた点が第3の実施の形態に示した半導体ウェーハ11jと異なる。他は第3の実施の形態に示した半導体ウェーハ11jと実質的に同様であるので、重複した記載を省略する。
【0070】
一般に、W,Al,及びCu等のメタル膜を対象としたCMP工程において、研磨布は第2主面12bに触れることはないので、第3のIDマーク32bは削られることなく保存される。したがって、本発明の第3の実施の形態の変形例1に係る半導体ウェーハ11kによれば、仮に、第1主面12aに付された第3のIDマーク32aが削られて認識不良となっても、第2主面12bに付された第3のIDマーク32bを用いれば、確実に情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0071】
(第4の実施の形態)
第4の実施の形態に係る半導体ウェーハ11lは、図19に示すように、第1ベベル部13aのノッチ14に近接する部分に、突起形状の第1ドット21aと穴形状の第2ドット21bとの組み合わせで構成された第4のIDマーク41を付した点が第3の実施の形態に示した半導体ウェーハ11jと異なる。他は第3の実施の形態に示した半導体ウェーハ11lと実質的に同様であるので、重複した記載を省略する。
【0072】
第4のIDマーク41は、図20(a)及び図20(b)に示すように、第1ドット21aと第2ドット21bとが反転したパターン関係に配列される。本発明の発明者等による実験によれば、ドットが突起形状及び穴形状のそれぞれのIDマークは、突起の高さ及び穴の深さが共に100nm以上であれば安定した認識ができることが確認されている。
【0073】
第4の実施の形態に係る半導体ウェーハ11lによれば、CMP工程により突起形状の第1ドット21aが削られて、IDマークの認識が困難となった場合には、残りの穴形状の第2ドット21bでIDマークの情報の読み取りができる。また、成膜工程により穴形状の第2ドット21bが埋没して、IDマークの認識が困難となった場合には、残りの突起形状の第1ドット21aでIDマークの情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【0074】
(第5の実施の形態)
第5の実施の形態に係る半導体ウェーハ11mは、図21に示すように、第1ベベル部13aのノッチ14に近接する平滑面51に第1のIDマーク17iを付した点が第1の実施の形態に示した半導体ウェーハ11aと異なる。他は第1の実施の形態に示した半導体ウェーハ11aと実質的に同様であるので、重複した記載を省略する。
【0075】
平滑面51は、連続パルスレーザビームを第1ベベル部13aの所望の領域に照射し、微小ドット群を形成することで平滑な面とみなす。本発明の発明者等による実験によれば、微小ドット群に形成される微小ドットの高さが、100nm以下、好ましくは50nm以下である時に平滑面51とみなされる。微小ドット群に形成される微小ドットの互いの間隔は、3μm程度が好ましい。また、平滑面51に形成される第1のIDマーク17iの第1ドット21aの高さは、100nm以上、好ましくは400nm以上であれば安定した認識ができる。
【0076】
横軸にレーザパワーをとり、縦軸に形成されるドット高さをとる、レーザパワーとドット高さの関係を示す図22のグラフに示すように、平滑面51を形成する場合のレーザパワーは、100mW〜130mWとする。また、第1のIDマーク17aを形成する場合のレーザパワーは、160mW〜320mWとする。
【0077】
以下に、第1のIDマーク17iを半導体ウェーハ11mに付す方法を図23(a)〜図23(c)を参照しながら説明する。
【0078】
(イ)図23(a)に示すように、第1ベベル部13aに誤ったコードの誤りIDマーク53が刻印されている、又は第1ベベル部13aのラフネスが100nm以上ある半導体ウェーハ11mを用意する。
【0079】
(ロ)次に、図23(b)に示すように、第1ベベル部13aの平滑面51としたい箇所に連続パルスレーザビームがレーザパワーを100mW〜130mWに制御して照射する。
【0080】
(ハ)次に、図23(c)に示すように、平滑面51に連続パルスレーザビームがレーザパワーを160mW〜320mWに制御して照射する。以上の工程で第1のIDマーク17iが形成される。
【0081】
第5の実施の形態に係る半導体ウェーハ11mによれば、オペレータミス、及びマシントラブル等により誤ったコードの誤りIDマーク53が付された場合でも、誤りIDマーク53を平滑化することで消去し、正しい内容の第1のIDマーク17iを新たに付すことができる。また、第1ベベル部13aのラフネスが大きい半導体ウェーハ11mを用いる場合でも、第1ベベル部13aを平滑化することで認識性の優れた第1のIDマーク17iを付すことができる。
【0082】
(その他の実施の形態)
上記のように、本発明は第1〜第5の実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
【0083】
第1の実施の形態に係る半導体ウェーハ11aは、第1のIDマーク17aを第1ベベル部13aに付すように記載したが、第2ベベル部13bにのみ付しても構わない。
【0084】
また、第5の実施の形態においては、誤ったコードの誤りIDマーク53を平滑化した後に、同じ箇所に正しい内容の第1のIDマーク17iを刻印した。しかし、図24(a)に示すように、半導体ウェーハ11nに誤りIDマーク53を付した場合、図24(b)に示すように、誤りIDマーク53の領域に連続パルスレーザビームを照射し、微少なドット群を形成する。この際、誤りIDマーク53のマーキング条件とレーザビーム出力、ドット間隔を同等に設定することにより、誤りIDマーク53が認識不能となる。その後に、図24(c)に示すように、誤りIDマーク53が付されていた箇所とは違う箇所に、正しいコードの第1の第1のIDマーク17jを付しても良い。
【0085】
また、第1〜5の実施の形態に係る半導体ウェーハ11a〜mには、ウェーハの基準位置を示す基準物としてノッチ14を設けたが、特に限定されるものではなく、基準位置としては、オリエンテーションフラットや光電変換装置が認識できるものであれば微細刻印などでも構わない。
【0086】
また、第1〜5の実施の形態に係る半導体ウェーハ11a〜mはシリコンの場合について説明したが、ガリウムヒ素(GaAs)、インジウム燐(InP)、シリコンカーバイド(SiC)、アルミニウムオキサイド(Al2O3)、及び窒化ガリウム(GaN)等をウェーハに適用しても構わない。
【0087】
また、第5の実施の形態に係る半導体ウェーハ11mとして、第1ベベル部13aを平滑化した後に第1のIDマーク17iを形成することを示したが、第1〜4の実施の形態に係る半導体ウェーハ11a〜lに適用しても構わない。即ち、第1の実施の形態で示した第1の窪み16a底面を平滑面51としても良く、第2〜4の実施の形態で示したIDマークを平滑面51上に付しても良い。
【0088】
つまり、第1〜5の実施の形態に係る半導体ウェーハ11a〜mのそれぞれの要件は、他の実施の形態の要件を組み合わせて用いることができる。
【0089】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【0090】
【発明の効果】
本発明の半導体ウェーハによれば、IDマークの高い視認性を維持でき、半導体装置の製造工程の一貫した生産管理が可能となる半導体ウェーハ及び半導体ウェーハ製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体ウェーハを示す図であり、図1(a)は外観図、図1(b)は、図1(a)のA−A線に沿う断面図である。
【図2】本発明の第1の実施の形態に係る半導体ウェーハの製造工程を示すフローチャートである。
【図3】本発明の第1の実施の形態に係る半導体ウェーハの製造工程における窪みの形成方法を説明するための概念図である。
【図4】本発明の第1の実施の形態の変形例1に係る半導体ウェーハを示す外観図である。
【図5】本発明の第1の実施の形態の変形例2に係る半導体ウェーハを示す図で、図5(a)は外観図、図5(b)は、図5(a)のB−B線に沿う断面図である。
【図6】本発明の第1の実施の形態の変形例3に係る半導体ウェーハを示す外観図である。
【図7】本発明の第2の実施形態に係る半導体ウェーハを示す外観図である。
【図8】本発明の第2の実施の形態に係るIDマークを構成するドットの形状を示す断面図である。
【図9】半導体ウェーハに形成するドットの形状とレーザパワーの関係を示すグラフ(その1)である。
【図10】本発明の第2の実施の形態の変形例1に係る半導体ウェーハを示す外観図である。
【図11】本発明の第2の実施の形態の変形例2に係る半導体ウェーハの要部を示す断面図である。
【図12】本発明の第2の実施の形態の変形例3に係る半導体ウェーハの要部を示す断面図である。
【図13】本発明の第2の実施の形態の変形例4に係る半導体ウェーハを示す外観図である。
【図14】本発明の第3の実施の形態に係る半導体ウェーハを示す外観図である。
【図15】本発明の第3の実施の形態に係るIDマークを構成するドットの形状を示す断面図である。
【図16】半導体ウェーハに形成するドットの形状とレーザパワーの関係を示すグラフ(その2)である。
【図17】本発明の第3の実施の形態に係るドットの形状を示すAFM像である。
【図18】本発明の第3の実施の形態の変形例1に係る半導体ウェーハを示す図であり、図18(a)は外観図、図18(b)は、図18(a)のC−C線に沿う断面図である。
【図19】本発明の第4の実施の形態に係る半導体ウェーハを示す外観図である。
【図20】本発明の第4の実施の形態に係るIDマークを示す図であり、図20(a)はドットのパターン図、図20(b)は図20(a)のD−D線に沿う断面図である。
【図21】本発明の第5の実施の形態に係る半導体ウェーハを示す外観図である。
【図22】半導体ウェーハに形成するドットの形状とレーザパワーの関係を示すグラフ(その3)である。
【図23】本発明の第5の実施の形態に係る半導体ウェーハを形成するための工程断面図である。
【図24】その他の実施の形態に係る半導体ウェーハの工程外観図である。
【符号の説明】
11a〜11n…半導体ウェーハ
12a…第1主面
12b…第2主面
13a…第1ベベル部
13b…第2ベベル部
14…ノッチ(基準位置)
15…半導体素子
16a…第1の窪み
16b…第2の窪み
16c…第3の窪み
17a〜17j…第1のIDマーク
18…グラインダー棒
21a…第1ドット
21b…第2ドット
22a〜22e…第2のIDマーク
31…第3ドット
32a,32b…第3のIDマーク
41…第4のIDマーク
51…平滑面
53…誤りIDマーク
Claims (36)
- 相対向する第1及び第2主面と、
前記第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、
前記第1ベベル部の一部分に設けられた第1の窪みと、
前記第1の窪みの底面に付され、突起形状の第1ドットで構成された第1のIDマーク
とを備えることを特徴とする半導体ウェーハ。 - 前記第1の窪みの底面が、前記第1主面に対して30乃至60度の範囲の角度で傾斜していることを特徴とする請求項1に記載の半導体ウェーハ。
- 前記第1の窪みの底面に、ウェーハの厚み方向と周方向の少なくとも一方向に、位置を変えて付された複数の前記第1のIDマークを有することを特徴とする請求項1又は2に記載の半導体ウェーハ。
- 前記第1のIDマークが、前記第1の窪みの底面に設けられた平滑面に付されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体ウェーハ。
- 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項4に記載の半導体ウェーハ。
- 前記微小ドット群の高さは50nm以下で、且つ前記第1ドットの高さは100nm以上であることを特徴とする請求項4又は5に記載の半導体ウェーハ。
- 前記第2ベベル部に設けられた第2の窪みを更に備え、
前記第1のIDマークが、前記第2の窪み底面に更に付されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体ウェーハ。 - 前記ウェーハの外周部に設けられた基準位置を挟んで、一側の前記第1ベベル部に前記第1の窪みを備え、他側の前記第1ベベル部に第3の窪みを備え、
前記第1及び第3の窪みの底面に前記第1のIDマークが、それぞれ付されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体ウェーハ。 - 前記基準位置は、結晶方位を示す基準物又は基準記号であることを特徴とする請求項8に記載の半導体ウェーハ。
- 前記基準位置は、オリエンテーションフラット、ノッチ又は微細刻印であることを特徴とする請求項9に記載の半導体ウェーハ。
- 相対向する第1及び第2主面と、
前記第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、
前記第1及び第2ベベル部の少なくとも一方に付され、突起形状の第1ドットで構成された第1のIDマークと、
前記第1及び第2ベベル部の少なくとも一方に付され、穴形状の第2ドットで構成された第2のIDマーク
とを備えることを特徴とする半導体ウェーハ。 - 前記第2のIDマークは、前記第1のIDマークからウェーハの厚み方向と周方向の少なくとも一方向に、位置を変えて付されることを特徴とする請求項11記載の半導体ウェーハ。
- 前記ウェーハの外周部に設けられた基準位置を挟んで、一側の前記第1ベベル部に前記第1のIDマークが付され、他側の前記第1ベベル部に前記第2のIDマークが付されていることを特徴とする請求項11又は12に記載の半導体ウェーハ。
- 前記基準位置は、結晶方位を示す基準物又は基準記号であることを特徴とする請求項13に記載の半導体ウェーハ。
- 前記基準位置は、オリエンテーションフラット、ノッチ又は微細刻印であることを特徴とする請求項14に記載の半導体ウェーハ。
- 前記第1及び第2のIDマークのそれぞれは、前記第1及び第2ベベル部の少なくとも一方に設けられた平滑面に付されていることを特徴とする請求項11〜15のいずれか1項に記載の半導体ウェーハ。
- 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項16に記載の半導体ウェーハ。
- 前記微小ドット群の高さは50nm以下で、且つ前記第1ドットの高さは100nm以上であることを特徴とする請求項16又は17に記載の半導体ウェーハ。
- 相対向する第1及び第2主面と、
前記第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、
前記第1ベベル部に付され、隆起した中心部と該中心部の外周部に凹みを有する第3ドットで構成される第3のIDマーク
とを備えることを特徴とする半導体ウェーハ。 - 前記中心部の高さが100nm以上で、且つ前記凹みの深さが100nm以上であることを特徴とする請求項19に記載の半導体ウェーハ。
- 前記第2のベベル部に、前記第3のIDマークが更に付されていることを特徴とする請求項19又は20に記載の半導体ウェーハ。
- 前記第3のIDマークは、前記第1及び第2ベベル部の少なくとも一方に設けられた平滑面に付されていることを特徴とする請求項19〜21のいずれか1項に記載の半導体ウェーハ。
- 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項22に記載の半導体ウェーハ。
- 前記微小ドット群の高さは50nm以下で、且つ前記第1ドットの高さは100nm以上であることを特徴とする請求項22又は23に記載の半導体ウェーハ。
- 相対向する第1及び第2主面と、
前記第1及び第2主面の外周部に、それぞれ形成された第1及び第2ベベル部と、
前記第1ベベル部に付され、突起形状の第1ドットと穴形状の第2ドットで構成された第4のIDマーク
とを備えることを特徴とする半導体ウェーハ。 - 前記第1ドットと前記第2ドットは、反転したパターン関係にあることを特徴とする請求項25に記載の半導体ウェーハ。
- 前記第1ドットの高さが100nm以上で、且つ前記第2ドット深さが100nm以上であることを特徴とする請求項25及び26に記載の半導体ウェーハ。
- 前記第4のIDマークは、前記第1ベベル部に設けられた平滑面に付されていることを特徴とする請求項25〜27のいずれか1項に記載の半導体ウェーハ。
- 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項28に記載の半導体ウェーハ。
- 前記微小ドット群の高さは50nm以下で、且つ前記第1ドットの高さは100nm以上であることを特徴とする請求項28又は29に記載の半導体ウェーハ。
- ウェーハの第1及び第2主面の外周部に、第1及び第2ベベル部をそれぞれ形成するステップと、
前記第1及び第2ベベル部の少なくとも一方にIDマークを形成するステップ
とを含むことを特徴とする半導体ウェーハ製造方法。 - 前記IDマークを形成するステップの前に、前記第1ベベル部に第1の窪みを形成するステップを更に含み、
前記IDマークを形成するステップは、前記第1の窪みの底面に、IDマークを形成することを特徴とする請求項31に記載の半導体ウェーハ製造方法。 - 前記IDマークを形成するステップの前に、前記第2ベベル部に第2の窪みを形成するステップを更に含み、
前記IDマークを形成するステップは、前記第2の窪みの底面に、前記IDマークを形成することを特徴とする請求項31又は32に記載の半導体ウェーハ製造方法。 - 前記IDマークを形成するステップの前に、前記第1及び第2主面の外周部の一部に設けられた基準位置を前記第1の窪みとで挟むように、第3の窪みを形成するステップを更に含み、
前記IDマークを形成するステップは、前記第3の窪みの底面に、前記IDマークを形成することを特徴とする請求項32に記載の半導体ウェーハ製造方法。 - 前記IDマークを形成するステップの前に、前記第1及び第2ベベル部の少なくとも一方に平滑面を形成するステップを更に含み、
前記IDマークを形成するステップは、前記平滑面に前記IDマークを形成することを特徴とする請求項31〜34のいずれか1項に記載の半導体ウェーハ製造方法。 - 前記IDマークを形成するステップで形成した前記IDマークが誤りIDマークであった場合、
レーザ照射によって前記誤りIDマークを認識不能にするステップと、
前記第1及び第2ベベル部の少なくとも一方に新たなIDマークを形成するステップ
とを更に含むことを特徴とする請求項31〜35のいずれか1項に記載の半導体ウェーハ製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092737A JP4034682B2 (ja) | 2002-10-21 | 2003-03-28 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
TW092129014A TWI233632B (en) | 2002-10-21 | 2003-10-20 | Semiconductor wafer and manufacturing method for the same |
US10/687,705 US7015566B2 (en) | 2002-10-21 | 2003-10-20 | Semiconductor wafer and a method for manufacturing a semiconductor wafer |
US11/077,039 US7268053B2 (en) | 2002-10-21 | 2005-03-11 | Semiconductor wafer and a method for manufacturing a semiconductor wafer |
US11/319,545 US7253500B2 (en) | 2002-10-21 | 2005-12-29 | Semiconductor wafer and a method for manufacturing a semiconductor wafer |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002305330 | 2002-10-21 | ||
JP2003092737A JP4034682B2 (ja) | 2002-10-21 | 2003-03-28 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200635A true JP2004200635A (ja) | 2004-07-15 |
JP4034682B2 JP4034682B2 (ja) | 2008-01-16 |
Family
ID=32684163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003092737A Expired - Fee Related JP4034682B2 (ja) | 2002-10-21 | 2003-03-28 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7015566B2 (ja) |
JP (1) | JP4034682B2 (ja) |
TW (1) | TWI233632B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084918A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 半導体装置のマーク形成方法 |
JP2010093199A (ja) * | 2008-10-10 | 2010-04-22 | Nikon Corp | 積層半導体装置の製造方法 |
WO2010067814A1 (ja) | 2008-12-11 | 2010-06-17 | 住友電気工業株式会社 | 基板および基板の製造方法 |
JP2013191893A (ja) * | 2013-07-02 | 2013-09-26 | Nikon Corp | 積層半導体装置の製造方法 |
JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4947248B2 (ja) * | 2001-09-14 | 2012-06-06 | Dowaエレクトロニクス株式会社 | ノッチ付き化合物半導体ウエハ |
JP4034682B2 (ja) * | 2002-10-21 | 2008-01-16 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
US7786551B2 (en) * | 2005-09-16 | 2010-08-31 | Stats Chippac Ltd. | Integrated circuit system with wafer trimming |
TWI293194B (en) * | 2005-12-16 | 2008-02-01 | Promos Technologies Inc | Structure analysis method of deep trench |
KR101106970B1 (ko) * | 2007-07-03 | 2012-01-20 | 가부시키가이샤 아드반테스트 | 프로브, 프로브 카드 및 프로브의 제조방법 |
JP2009064801A (ja) * | 2007-09-04 | 2009-03-26 | Disco Abrasive Syst Ltd | ウエーハ |
JP2009283617A (ja) * | 2008-05-21 | 2009-12-03 | Sumco Corp | 半導体ウェーハ |
JP2009283615A (ja) * | 2008-05-21 | 2009-12-03 | Sumco Corp | 半導体ウェーハ |
JP2010092975A (ja) * | 2008-10-06 | 2010-04-22 | Hitachi Cable Ltd | 窒化物半導体基板 |
JP5293074B2 (ja) * | 2008-10-20 | 2013-09-18 | 日立電線株式会社 | 窒化物半導体基板及び窒化物半導体基板の製造方法 |
US20100300259A1 (en) * | 2009-05-29 | 2010-12-02 | Applied Materials, Inc. | Substrate side marking and identification |
GB2483430B (en) * | 2010-08-27 | 2014-08-20 | Disco Corp | Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer |
US8570514B2 (en) * | 2011-06-20 | 2013-10-29 | Kla-Tencor Corporation | Optical system polarizer calibration |
KR20130026883A (ko) * | 2011-09-06 | 2013-03-14 | 삼성전자주식회사 | 전자 장치 및 그 외부 심볼 제작 방법 |
CN102769068B (zh) * | 2012-05-09 | 2015-12-16 | 镇江环太硅科技有限公司 | 太阳能电池用多晶硅片的编码方法 |
FR3036845B1 (fr) * | 2015-05-28 | 2017-05-26 | Soitec Silicon On Insulator | Procede de transfert d'une couche d'un substrat monocristallin |
KR102468793B1 (ko) * | 2016-01-08 | 2022-11-18 | 삼성전자주식회사 | 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법 |
JP6802672B2 (ja) * | 2016-08-31 | 2020-12-16 | 太陽誘電株式会社 | 受動電子部品 |
US10643951B2 (en) * | 2017-07-14 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mini identification mark in die-less region of semiconductor wafer |
US11132787B2 (en) * | 2018-07-09 | 2021-09-28 | Instrumental, Inc. | Method for monitoring manufacture of assembly units |
WO2023069463A1 (en) * | 2021-10-20 | 2023-04-27 | Lam Research Corporation | Adaptive positioning systems and routines using an autocalibration wafer and a calibration wafer with cutouts |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207621A (ja) | 1982-05-28 | 1983-12-03 | Hitachi Ltd | 半導体ウエ−ハ |
JPH0963938A (ja) | 1995-08-29 | 1997-03-07 | Hitachi Ltd | 半導体製造方法および装置 |
JPH10256105A (ja) | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | レーザマークを付けたウェーハ |
JP3242632B2 (ja) | 1998-11-25 | 2001-12-25 | 株式会社小松製作所 | レーザビームによる微小ドットマーク形態、そのマーキング方法 |
JP4109371B2 (ja) | 1999-01-28 | 2008-07-02 | Sumco Techxiv株式会社 | 半導体ウェハ |
JP2001101337A (ja) | 1999-07-26 | 2001-04-13 | Komatsu Ltd | ドットマークの読取り装置と読取り方法 |
JP2001118757A (ja) | 1999-10-20 | 2001-04-27 | Komatsu Ltd | 微小ドットマークを有する半導体基材 |
FR2802213B1 (fr) | 1999-12-14 | 2003-11-28 | Univ Aix Marseille Ii | Bacterie "rickettsia pulicis" methode d'isolement en culture et de diagnostic serologique |
US20010038153A1 (en) * | 2000-01-07 | 2001-11-08 | Kiyofumi Sakaguchi | Semiconductor substrate and process for its production |
JP4614502B2 (ja) | 2000-06-08 | 2011-01-19 | 株式会社東芝 | 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ |
JP4071476B2 (ja) * | 2001-03-21 | 2008-04-02 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハの製造方法 |
JP4034682B2 (ja) * | 2002-10-21 | 2008-01-16 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
-
2003
- 2003-03-28 JP JP2003092737A patent/JP4034682B2/ja not_active Expired - Fee Related
- 2003-10-20 TW TW092129014A patent/TWI233632B/zh not_active IP Right Cessation
- 2003-10-20 US US10/687,705 patent/US7015566B2/en not_active Expired - Fee Related
-
2005
- 2005-03-11 US US11/077,039 patent/US7268053B2/en not_active Expired - Fee Related
- 2005-12-29 US US11/319,545 patent/US7253500B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084918A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 半導体装置のマーク形成方法 |
JP2010093199A (ja) * | 2008-10-10 | 2010-04-22 | Nikon Corp | 積層半導体装置の製造方法 |
WO2010067814A1 (ja) | 2008-12-11 | 2010-06-17 | 住友電気工業株式会社 | 基板および基板の製造方法 |
JP2013191893A (ja) * | 2013-07-02 | 2013-09-26 | Nikon Corp | 積層半導体装置の製造方法 |
JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
Also Published As
Publication number | Publication date |
---|---|
JP4034682B2 (ja) | 2008-01-16 |
US20050167857A1 (en) | 2005-08-04 |
TW200425256A (en) | 2004-11-16 |
US7015566B2 (en) | 2006-03-21 |
US7268053B2 (en) | 2007-09-11 |
TWI233632B (en) | 2005-06-01 |
US20040129940A1 (en) | 2004-07-08 |
US20060118916A1 (en) | 2006-06-08 |
US7253500B2 (en) | 2007-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004200635A (ja) | 半導体ウェーハ及び半導体ウェーハ製造方法 | |
US10576585B1 (en) | Laser-assisted method for parting crystalline material | |
KR102185659B1 (ko) | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 | |
KR100697899B1 (ko) | 반도체 웨이퍼 | |
JP2002353080A (ja) | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 | |
US9076800B2 (en) | Method for forming identification marks on silicon carbide single crystal substrate, and silicon carbide single crystal substrate | |
US20090057847A1 (en) | Gallium nitride wafer | |
JP6155866B2 (ja) | 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板 | |
WO2014030520A1 (ja) | 加工対象物切断方法 | |
JP2010188385A (ja) | 半導体ウェーハの製造方法 | |
TW201304067A (zh) | 使用具有電漿蝕刻之混合式電流雷射劃線製程的晶圓切割 | |
US7851343B2 (en) | Methods of forming ohmic layers through ablation capping layers | |
JP6455166B2 (ja) | 半導体ウエハおよび半導体チップの製造方法 | |
JP4518733B2 (ja) | 窒化ガリウム系半導体レーザ素子の製造方法 | |
JP4799465B2 (ja) | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 | |
WO2015045693A1 (ja) | パターン付ロール及びその製造方法 | |
JP6580344B2 (ja) | 積層体の製造方法、及びモールドの製造方法 | |
US20100291718A1 (en) | Method of fabricating semiconductor laser | |
JP2001230165A (ja) | 半導体装置及びその製造方法 | |
JP2001219386A (ja) | レーザマーク付き半導体ウエーハ製造方法 | |
JP2002164264A (ja) | ソフトレーザーマーク印字方法及び装置 | |
JP4614502B2 (ja) | 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ | |
JPS60167426A (ja) | 半導体結晶ウエハ− | |
JPH04199659A (ja) | 半導体装置の製造方法 | |
KR100552264B1 (ko) | 반도체 기판 및 반도체 기판 식별 정보 표시 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |