JP2009064801A - ウエーハ - Google Patents

ウエーハ Download PDF

Info

Publication number
JP2009064801A
JP2009064801A JP2007228812A JP2007228812A JP2009064801A JP 2009064801 A JP2009064801 A JP 2009064801A JP 2007228812 A JP2007228812 A JP 2007228812A JP 2007228812 A JP2007228812 A JP 2007228812A JP 2009064801 A JP2009064801 A JP 2009064801A
Authority
JP
Japan
Prior art keywords
wafer
outer peripheral
wafer substrate
identification code
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007228812A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2007228812A priority Critical patent/JP2009064801A/ja
Priority to US12/199,895 priority patent/US20090057841A1/en
Priority to KR1020080085213A priority patent/KR20090024627A/ko
Priority to TW097133749A priority patent/TW200935575A/zh
Priority to CN2008101714874A priority patent/CN101383339B/zh
Publication of JP2009064801A publication Critical patent/JP2009064801A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ウエーハを特定するための識別コードが裏面の研削によって消失することがなく、デバイス領域を制限することがないとともに、印字された識別コードを誤認識することなく読み取ることができるウエーハを提供する。
【解決手段】円形状のウエーハ基板の表面に複数のデバイスが形成されるデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えたウエーハであって、ウエーハ基板の外周余剰領域の外周端部には表面から裏面にわたって断面形状が円弧面をなす面取り部が形成されており、面取り部にウエーハ基板の結晶方位を示すマークとして表面および裏面に直交する平坦面が形成され、平坦面にウエーハ基板を特定するための識別コードが印字されている。
【選択図】図２

Description

本発明は、ウエーハ基板の表面にＩＣ、ＬＳＩ等のデバイスが形成される半導体ウエーハ等のウエーハに関する。
半導体デバイス製造工程においては、略円板形状であるウエーハ基板の表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成することにより半導体ウエーハを構成する。このように構成された半導体ウエーハは、ストリートに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。また、サファイヤ基板の表面に窒化ガリウム系化合物半導体等が積層された光デバイスウエーハもストリートに沿って切断することにより個々の発光ダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。
上述したように分割されるウエーハは、ストリートに沿って切断する前に裏面を研削またはエッチングによって所定の厚さに形成される。近年、電気機器の軽量化、小型化を達成するためにウエーハの厚さを５０μm以下に形成することが要求されている。
しかるに、ウエーハの厚さを５０μm以下に形成すると破損し易くなり、ウエーハの搬送等の取り扱いが困難になるという問題がある。
上述した問題を解消するために本出願人は、ウエーハの裏面におけるデバイス領域に対応する領域を研削してデバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における外周部を残存させて環状の補強部を形成することにより、剛性を有するウエーハを形成することができるウエーハの加工方法を提案した。（例えば、特許文献１参照。）
特開２００７−１９４６１号公報
しかるに、ウエーハの外周にはウエーハの結晶方位を示すノッチが形成されており、ウエーハの裏面におけるデバイス領域と対応する領域を研削してウエーハの裏面における外周部を残存させて環状の補強部を形成してもノッチ部が極めて薄くなり十分な強度を確保することが困難となる。
上述した問題を解消するために、本出願人はウエーハの外周面に形成される円弧面からなる面取り部を利用して、該面取り部にウエーハの結晶方位を示すマークとして表面および裏面に直交する平坦面を形成したウエーハを提案した。（例えば、特許文献２参照。）
特開２００７−１８９０９３号公報
一方、ウエーハには製造過程でウエーハを特定するためのバーコート等からなる識別コードが印字される。この識別コードは、ウエーハの表面、裏面または外周面に印字される。（例えば、特許文献３参照。）
特開平１１−１３５３９０号公報
而して、識別コードをウエーハの裏面に印字した場合には、ウエーハを所定の厚みに形成するためにウエーハの裏面を研削すると、印字された識別コードは消失してしまうという問題がある。
また、識別コードをウエーハの表面に印字すると、デバイスを形成する領域が制限されるとともに、ウエーハを所定の厚みに形成するためにウエーハの裏面を研削する際に、ウエーハの表面にBGテープと呼ばれる保護テープを貼着すると、識別コードを認識することができないという問題がある。
また、ウエーハの外周面に識別コードを印字すると、ウエーハの外周面は円弧面からなる面取り部が形成されているので、識別コードの印字が難しいとともに、識別コードを読み取る際に誤認識する虞がある。
なお、ウエーハの外周に形成された結晶方位を示すオリエンテーションフラットに識別コードを印字すると、上述した問題は解消されるが、オリエンテーションフラットが向けられたウエーハはデバイスを形成する領域が減少するために、生産性の面で問題がある。特に、ウエーハの裏面におけるデバイス領域に対応する領域を研削してデバイス領域の厚さを所定厚さに形成するとともに、ウエーハの裏面における外周部を残存させて環状の補強部を形成する場合には、オリエンテーションフラットに達しない範囲で環状の補強部を形成する必要があるため、デバイス領域が小さくなり形成できるデバイスが減少することになる。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、ウエーハを特定するための識別コードが裏面の研削によって消失することがなく、デバイス領域を制限することがないとともに、印字された識別コードを誤認識することなく読み取ることができるウエーハを提供することにある。
上記主たる技術課題を解決するため、本発明によれば、円形状のウエーハ基板の表面に複数のデバイスが形成されるデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えたウエーハであって、
ウエーハ基板の該外周余剰領域の外周端部には表面から裏面にわたって断面形状が円弧面をなす面取り部が形成されており、該面取り部にウエーハ基板の結晶方位を示すマークとして表面および裏面に直交する平坦面が形成され、該平坦面にウエーハ基板を特定するための識別コードが印字されている、
ことを特徴とするウエーハが提供される。
上記識別コードは、上記平坦面におけるウエーハ基板の厚み方向中心から表面側に印字されていることが望ましい。
本発明によるウエーハは、結晶方位認識マークとしての平坦面がウエーハ基板における外周余剰領域の外周端部に形成された面取り部に形成されるので、従来の結晶方位認識マークであるノッチやオリエンテーションフラットと比較して外周面からの切り込み量が極めて小さいため、デバイス領域を広くしても外周余剰領域の幅を十分に確保することができる。従って、デバイス領域を拡大できるので、デバイスの生産数を増大することができる。また、結晶方位認識マークとしての平坦面は、ウエーハ基板の表面および裏面に直交する面をなしているので、側方から入射する光線を的確に反射するため、確実に認識することができ結晶方位認識マークとして十分に機能を果たすことができる。更に、上記平坦面にウエーハ基板を特定するための識別コードが印字されるので、印字が容易であるとともに、印字された識別コードを読み取る際に誤認識することもない。また、ウエーハ基板を特定するための識別コードはウエーハ基板における外周余剰領域の外周端部に形成された面取り部に形成された結晶方位認識マークとしての平坦面に印字されているので、ウエーハ基板の裏面を研削しても消失することがない。
以下、本発明に従って構成されたウエーハの好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明によって構成されたウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、例えば厚さが７００μmのシリコンからなるウエーハ基板２０の表面２ａに複数のストリート２１が格子状に配列されているとともに、該複数のストリート２１によって区画された複数の領域にIC、LSI等のデバイス２２が形成されている。このように形成されるウエーハ基板２０は、複数のデバイス２２が形成されるデバイス領域２２０と、該デバイス領域２２０を囲繞する外周余剰領域２３０を備えている。また、ウエーハ基板２０の外周端部、即ち外周余剰領域２３０の外周端部には、不用意に受ける衝撃によって割れや欠けが発生することを防ぐために、図２の(a)に示すように表面２ａから裏面２bにわたって断面形状が円弧面をなす面取り部２３１が形成されている。この面取り部２３１には、図２の(b)に示すように所定個所にウエーハ基板２０の結晶方位を示す結晶方位認識マークとしての平坦面２３２が形成されている。
上記結晶方位認識マークとしての平坦面２３２は、ウエーハ基板２０における外周余剰領域２３０の外周端部に形成された面取り部２３１の範囲において形成され、ウエーハ基板２０の表面２０ａおよび裏面２ｂに直交して形成されている。この平坦面２３２は、例えばウエーハ基板２０の外径が２００mmの場合、最外周からの深さ(H)が０．５mmの位置においては長径（Ｄ）が約１０mmの楕円形となる。このように、結晶方位認識マークとしての平坦面２３２は、ウエーハ基板２０における外周余剰領域２３０の外周端部に形成された面取り部２３１の範囲において形成されるので、従来の結晶方位認識マークであるノッチやオリエンテーションフラットと比較して外周面からの切り込み量が極めて小さいため、デバイス領域２２２を広くしても外周余剰領域２３０の幅を十分に確保することができる。従って、デバイス領域２２２を拡大できるので、デバイスの生産数を増大することができる。また、結晶方位認識マークとしての平坦面２３２は、ウエーハ基板２０の表面２０ａおよび裏面２０ｂに直交する面をなしているので、側方から入射する光線を的確に反射するため、確実に認識することができ結晶方位認識マークとして十分に機能を果たすことができる。このように結晶方位認識マークとしての平坦面２３２が形成されたウエーハ基板２０の表面２０ａに上述した複数のデバイス２２が形成されるが、この際には格子状のストリート２１が平坦面２３２と平行または直交する方向となるように形成される。
ここで、上述したウエーハ基板２０の外周端部、即ち外周余剰領域２３０の外周端部に形成される結晶方位認識マークとしての平坦面２３２の形成方法の一実施形態について説明する。
ウエーハ基板２０は、シリコン等の半導体材料からなる円柱状のインゴットを輪切りにスライスして製造されるが、スライスをする前のインゴットの外周面における結晶方位に対応した結晶方位認識マークを形成すべき周方向の所定個所に、軸方向に沿って帯状に延びる平坦面を所定の幅（上述した例では、約１０mm）で形成する。次に、インゴットをスライスして円形状のウエーハ基板を形成した後、該ウエーハ基板の外周端部を面取り加工して断面形状が円弧面をなす面取り部２３１に形成する。この結果、円形状のウエーハ基板の外周面に形成された帯状の平坦面は、楕円形となる。
上述したように形成されたウエーハ基板２０の外周端部、即ち外周余剰領域２３０の外周端部に形成された結晶方位認識マークとしての平坦面２３２には、図２の(b)に示すようにウエーハ基板を特定するためのバーコート等からなる識別コード２４が従来周知の印字方法によって印字される。このように、識別コード２４は平坦面２３２に印字されるので、印字が容易であるとともに、印字された識別コード２４を読み取る際に誤認識することもない。また、識別コード２４は、図２の(b)に示すように上記平坦面２３２におけるウエーハ基板２０の厚み方向中心から表面２０a側に印字することが望ましい。
このようにしてウエーハ基板２０の外周端部、即ち外周余剰領域２３０の外周端部に形成された結晶方位認識マークとしての平坦面２３２にウエーハを特定するための識別コード２４を印字した後に、ウエーハ基板２０の表面２０ａに上述した複数のデバイス２２が形成される。
次に、上記のように構成された半導体ウエーハ２のウエーハ基板２０の裏面２０bに、デバイス領域２２０に対応する全ての領域を研削して所定の厚さに形成するとともに、外周余剰領域２３０に対応する領域に環状の補強部を形成する加工方法について説明する。
先ず、図３に示すように半導体ウエーハ２のウエーハ基板２０の表面２０ａに保護部材３を貼着する（保護部材貼着工程）。従って、半導体ウエーハ２はウエーハ基板２０の裏面２０bが露出する形態となる。
保護部材貼着工程を実施したならば、ウエーハ基板２０の裏面２０bにおけるデバイス領域２２０に対応する領域を研削してデバイス領域２２０の厚さを所定厚さに形成するとともに、ウエーハ基板２０の裏面２０bにおける外周余剰領域２３０に対応する領域を残存させて環状の補強部を形成する補強部形成工程を実施する。この補強部形成工程は、図４に示す研削装置によって実施する。
図４に示す研削装置４は、被加工物としてのウエーハを保持するチャックテーブル４１と、該チャックテーブル４１に保持されたウエーハの加工面を研削する研削手段４２を具備している。チャックテーブル４１は、上面にウエーハを吸引保持し図４において矢印４１aで示す方向に回転せしめられる。研削手段４２は、スピンドルハウジング４２１と、該スピンドルハウジング４２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル４２２と、該回転スピンドル４２２の下端に装着されたマウンター４２３と、該マウンター４２３の下面に取り付けられた研削ホイール４２４とを具備している。この研削ホイール４２４は、円板状の基台４２５と、該基台４２５の下面に環状に装着された研削砥石４２６とからなっており、基台４２５がマウンター４２３の下面に取り付けられている。
上述した研削装置４を用いて補強部形成工程を実施するには、チャックテーブル４１の上面（保持面）に図示しないウエーハ搬入手段によって搬送された上記半導体ウエーハ２の保護部材３側を載置し、半導体ウエーハ２をチャックテーブ４１上に吸引保持する。ここで、チャックテーブル４１に保持された半導体ウエーハ２と研削ホイール４２４を構成する環状の研削砥石４２６の関係について、図５を参照して説明する。チャックテーブル４１の回転中心P1と環状の研削砥石４２６の回転中心P2は偏芯しており、環状の研削砥石４２６の外径は、半導体ウエーハ２を構成するウエーハ基板２０のデバイス領域２２０と余剰領域２３０との境界線２５０の直径より小さく境界線２５０の半径より大きい寸法に設定され、環状の研削砥石４２６がチャックテーブル４１の回転中心P1（半導体ウエーハ２の中心）を通過するようになっている。
次に、図４および図５に示すようにチャックテーブル４１を矢印４１aで示す方向に３００ｒｐｍで回転しつつ、研削ホイール４２４を矢印４２４aで示す方向に６０００ｒｐｍで回転せしめるとともに、研削ホイール４２４を下方に移動して研削砥石４２６をウエーハ基板２０の上面（裏面）に接触させる。そして、研削ホイール４２４を所定の研削送り速度で下方に所定量研削送りする。この結果、ウエーハ基板２０の裏面には、図６に示すようにデバイス領域２２０に対応する領域が研削除去されて所定厚さ（例えば３０μm）の円形状の凹部２２０bに形成されるとともに、外周余剰領域２３０に対応する領域が残存されて環状の補強部２３０bに形成される。
上述したように裏面外周部に環状の補強部２３０bが形成されたウエーハ基板２０においては、デバイス領域２２０に形成されたデバイス２２の全てが所定厚さ形成された円形状の凹部２２０bと対応した領域に存在することになる。従って、デバイス領域２２０に形成されたデバイス２２は環状の補強部２３０bと対応する位置に存在しないので、全てのデバイス２２を製品とすることができるため、歩留まりを向上することができる。このようにして補強部形成工程が実施された半導体ウエーハ２のウエーハ基板２０は、図７に示すように外周余剰領域２３０に対応する領域が環状の補強部２３０bとして残存しているので、外周余剰領域２３０の外周端部に形成された結晶方位認識マークとしての平坦面２３２に印字されている識別コード２４が消失することなく残存しているため、識別コード２４を確認することができる。
なお、上述した補強部形成工程をウエーハ基板２０の厚みが例えば７００μｍの状態から実施すると可なりの作業時間を要する。従って、ウエーハ基板２０の裏面２０aを全面研削して厚みを例えば半分の３５０μｍに形成した後に補強部形成工程を実施してもよい。この場合、図８に示すようにウエーハ基板２０の厚みは半分となり、外周余剰領域２３０の外周端部に形成された結晶方位認識マークとしての平坦面２３２は半分が研削されて除去されるが、上記図２の(b)に示すように識別コード２４が平坦面２３２におけるウエーハ基板２０の厚み方向中心から表面２０a側に印字されていれば識別コード２４は残存し確認することができる。
以上のようにして補強部形成工程が実施された半導体ウエーハ２は、環状の補強部２３０bが適宜の切断工程によって除去され、更にデバイス領域２２０に形成されたデバイス２２をストリート２１に沿って分割する分割工程に送られる。
本発明によって構成されたウエーハとしての半導体ウエーハの斜視図 図１に示す半導体ウエーハの要部を拡大して示す断面図および側面図。 図１に示す半導体ウエーハの表面に保護部材を貼着した状態を示す斜視図。 図１に示す半導体ウエーハの裏面を研削するための研削装置の斜視図。 図４に示す研削装置によって実施する補強部形成工程の説明図。 図５に示す補強部形成工程が実施された半導体ウエーハの断面図。 図５に示す補強部形成工程が実施された半導体ウエーハの斜視図。 図１に示す半導体ウエーハの裏面を研削して厚みを半分に形成した後に図５に示す補強部形成工程が実施された半導体ウエーハの斜視図。
符号の説明
２：半導体ウエーハ
２０：ウエーハ基板
２１：ストリート
２２：デバイス
２２０：デバイス領域
２３０：外周余剰領域
２３１：面取り部
２３２：結晶方位認識マークとしての平坦面
２２０b：円形状の凹部
２３０b：環状の補強部
２４：識別コード
３：保護部材
４：研削装置
４１：研削装置のチャックテーブル
４２：研削手段
４２３：研削ホイール
４２５：研削砥石

Claims (2)

  1. 円形状のウエーハ基板の表面に複数のデバイスが形成されるデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えたウエーハであって、
    ウエーハ基板の該外周余剰領域の外周端部には表面から裏面にわたって断面形状が円弧面をなす面取り部が形成されており、該面取り部にウエーハ基板の結晶方位を示すマークとして表面および裏面に直交する平坦面が形成され、該平坦面にウエーハ基板を特定するための識別コードが印字されている、
    ことを特徴とするウエーハ。
  2. 該識別コードは、該平坦面におけるウエーハ基板の厚み方向中心から表面側に印字されている、請求項１記載のウエーハ。
JP2007228812A 2007-09-04 2007-09-04 ウエーハ Pending JP2009064801A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007228812A JP2009064801A (ja) 2007-09-04 2007-09-04 ウエーハ
US12/199,895 US20090057841A1 (en) 2007-09-04 2008-08-28 Wafer
KR1020080085213A KR20090024627A (ko) 2007-09-04 2008-08-29 웨이퍼
TW097133749A TW200935575A (en) 2007-09-04 2008-09-03 Wafer
CN2008101714874A CN101383339B (zh) 2007-09-04 2008-09-04 晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007228812A JP2009064801A (ja) 2007-09-04 2007-09-04 ウエーハ

Publications (1)

Publication Number Publication Date
JP2009064801A true JP2009064801A (ja) 2009-03-26

Family

ID=40406102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007228812A Pending JP2009064801A (ja) 2007-09-04 2007-09-04 ウエーハ

Country Status (5)

Country Link
US (1) US20090057841A1 (ja)
JP (1) JP2009064801A (ja)
KR (1) KR20090024627A (ja)
CN (1) CN101383339B (ja)
TW (1) TW200935575A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055139A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウエーハ及び識別マーク形成方法
JP2017084919A (ja) * 2015-10-27 2017-05-18 株式会社ディスコ Ｌｅｄ基板の形成方法
US11626301B2 (en) 2019-09-24 2023-04-11 Nichia Corporation Method for manufacturing semiconductor element

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2483430B (en) * 2010-08-27 2014-08-20 Disco Corp Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
JP6672053B2 (ja) * 2016-04-18 2020-03-25 株式会社ディスコ ウェーハの加工方法
US10109475B2 (en) 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
JP7068064B2 (ja) * 2018-06-22 2022-05-16 株式会社ディスコ 被加工物の加工方法
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
CN111430333B (zh) * 2020-05-14 2023-06-09 上海果纳半导体技术有限公司 晶圆刻号及其形成方法
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
US20220108903A1 (en) * 2020-10-01 2022-04-07 Disco Corporation Processing apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278809A (ja) * 1989-04-20 1990-11-15 Hitachi Ltd 半導体ウェハ
JPH03248523A (ja) * 1990-02-27 1991-11-06 Sony Corp ウェハー
JP2000003889A (ja) * 1998-03-30 2000-01-07 Toshiba Corp 半導体ウエハおよび半導体装置の製造方法
JP2001196281A (ja) * 1999-10-26 2001-07-19 Komatsu Electronic Metals Co Ltd マーキングが施された流通用半導体ウエハ
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
KR100732571B1 (ko) * 1999-10-26 2007-06-27 사무코 테크시부 가부시키가이샤 반도체 웨이퍼의 마킹방법
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
SG122749A1 (en) * 2001-10-16 2006-06-29 Inst Data Storage Method of laser marking and apparatus therefor
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278809A (ja) * 1989-04-20 1990-11-15 Hitachi Ltd 半導体ウェハ
JPH03248523A (ja) * 1990-02-27 1991-11-06 Sony Corp ウェハー
JP2000003889A (ja) * 1998-03-30 2000-01-07 Toshiba Corp 半導体ウエハおよび半導体装置の製造方法
JP2001196281A (ja) * 1999-10-26 2001-07-19 Komatsu Electronic Metals Co Ltd マーキングが施された流通用半導体ウエハ
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055139A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウエーハ及び識別マーク形成方法
JP2017084919A (ja) * 2015-10-27 2017-05-18 株式会社ディスコ Ｌｅｄ基板の形成方法
US11626301B2 (en) 2019-09-24 2023-04-11 Nichia Corporation Method for manufacturing semiconductor element

Also Published As

Publication number Publication date
CN101383339B (zh) 2013-03-27
CN101383339A (zh) 2009-03-11
TW200935575A (en) 2009-08-16
KR20090024627A (ko) 2009-03-09
US20090057841A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP2009064801A (ja) ウエーハ
JP6230422B2 (ja) ウエーハの加工方法
US7994025B2 (en) Wafer processing method without occurrence of damage to device area
JP2005101290A (ja) 半導体ウエーハの分割方法
JP2008053341A (ja) ウエーハの加工方法
JP5068705B2 (ja) 加工装置のチャックテーブル
JP2007258450A (ja) ウエーハの保持機構
CN110634736B (zh) 被加工物的加工方法
JP2007059829A (ja) ウエーハの加工方法およびウエーハの加工方法に用いる粘着テープ
JP4833629B2 (ja) ウエーハの加工方法および研削装置
JP2007189093A (ja) 半導体ウエーハ
JP5881504B2 (ja) ウエーハの加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP5441587B2 (ja) ウエーハの加工方法
JP2007196326A (ja) 切削ブレードの切り込み確認方法
US6797585B1 (en) Nonintrusive wafer marking
JP5318537B2 (ja) ウエーハの加工方法
JP5356803B2 (ja) ウエーハの加工装置
JP6045426B2 (ja) ウェーハの転写方法および表面保護部材
JP2018098295A (ja) ウェーハの加工方法
JP5384258B2 (ja) 切削方法
JP6422804B2 (ja) ウエーハの加工方法
JP2007266250A (ja) ウエーハ
JP5886522B2 (ja) ウェーハ生産方法
JP5441579B2 (ja) 被加工物の支持シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910