JP4034682B2 - 半導体ウェーハ及び半導体ウェーハ製造方法 - Google Patents

半導体ウェーハ及び半導体ウェーハ製造方法 Download PDF

Info

Publication number
JP4034682B2
JP4034682B2 JP2003092737A JP2003092737A JP4034682B2 JP 4034682 B2 JP4034682 B2 JP 4034682B2 JP 2003092737 A JP2003092737 A JP 2003092737A JP 2003092737 A JP2003092737 A JP 2003092737A JP 4034682 B2 JP4034682 B2 JP 4034682B2
Authority
JP
Japan
Prior art keywords
mark
semiconductor wafer
dot
wafer according
bevel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003092737A
Other languages
English (en)
Other versions
JP2004200635A (ja
Inventor
政雄 岩瀬
壮一 灘原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003092737A priority Critical patent/JP4034682B2/ja
Priority to TW092129014A priority patent/TWI233632B/zh
Priority to US10/687,705 priority patent/US7015566B2/en
Publication of JP2004200635A publication Critical patent/JP2004200635A/ja
Priority to US11/077,039 priority patent/US7268053B2/en
Priority to US11/319,545 priority patent/US7253500B2/en
Application granted granted Critical
Publication of JP4034682B2 publication Critical patent/JP4034682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウェーハに係り、特に、外周部に半導体装置の製造工程の一貫した生産管理を行うのに好適な、視認性の良いＩＤマークを備えた半導体ウェーハ及び半導体ウェーハ製造方法に関する。
【０００２】
【従来の技術】
通常、半導体装置の一連の製造工程の中で、製造条件などを管理する必要がある工程は数百工程にも及ぶ。半導体装置の製造工程においては、各工程毎に厳密な製造条件を設定する必要がある。これらの製造工程における管理は、半導体ウェーハの主面の一部分に付された、数字、文字、或いはバーコード等からなるＩＤマークを用いて行われる。
【０００３】
ＩＤマークは、半導体ウェーハを識別するために、通常、製造履歴を示す番号又は記号から構成されている。また、ＩＤマークとしては、半導体ウェーハの表面に刻印するソフトマークと裏面に刻印するハードマークとが一般的に知られているが、いずれもレーザビームを照射してシリコンを局所的に除去させて形成される複数の凹（穴）形状のドットで構成されている。
【０００４】
即ち、ＩＤマークは、連続パルスレーザビームを光学系を介して半導体ウェーハ表面上に照射することによって形成されるが、作業者の視認性を確保するため、現状では数ｍｍ×数ｃｍのＩＤマークが刻印されており、素子形成領域面積のロスが大きい。
【０００５】
また、ドットは、一般的に、高エネルギーのレーザビームを照射して、半導体ウェーハ表面の一部をスポット状に溶融除去して形成される。この場合に、溶融除去されたシリコン（粒子）がドット周辺に飛散して半導体ウェーハ表面に再堆積する。この粒子は、素子形成を阻害し、製品の品質に大きな影響を与える。
【０００６】
このような半導体ウェーハ表面に形成されるソフトマークは、最近の半導体製造工程で多用され、繰り返し行われる化学的機械的研磨工程（以下、「ＣＭＰ工程」という）により平坦化され、認識率が低下してしまう。また、半導体ウェーハ裏面に形成されるハードマークは、ハードマークを検出するための半導体ウェーハを裏返す作業を増やし、半導体ウェーハ裏面に僅かな凹凸を形成してリソグラフィにおける焦点ぼけを誘発する。
【０００７】
リソグラフィにおける焦点ぼけを防ぎ、半導体ウェーハの素子形成領域を阻害しないために、半導体ウェーハ外周部のベベル部に、マークパターンを用いてレーザを照射し、マークを結像させて、ベベル部の表面に隆起する突起形状の極微小ドットを形成している（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開２０００−２２３３８２号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、ベベル部に形成された突起形状の極微小ドットからなるＩＤマークは、ＣＭＰ工程の際に、研磨布がベベル部に接触する毎に次第に削られて消失する。これにより、ＩＤマークの視認性が著しく低下する。そして、次の製造工程のプロセス条件等に、視認性が低下したＩＤマークの情報をフィードバックするため、プロセス条件の誤設定や、プロセス装置の誤動作を招き、得られる製品の品質に致命的な欠陥をもたらす。したがって、半導体装置の製造工程の一貫した生産管理が成しえない。
【００１０】
そこで、本発明は上記課題を解決するためになされたものであって、ＩＤマークの高い視認性を維持でき、半導体装置の製造工程の一貫した生産管理が可能となる半導体ウェーハ及び半導体ウェーハ製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）相対向する第１及び第２主面と、（ロ）第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、（ハ）第１ベベル部の一部分に設けられた第１の窪みと、（ニ）第１の窪みの底面に付され、突起形状の第１ドットで構成された第１のＩＤマークとを備える半導体ウェーハであることを要旨とする。
【００１２】
本発明の第２の特徴は、（イ）相対向する第１及び第２主面と、（ロ）第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、（ハ）第１及び第２ベベル部の少なくとも一方に付され、突起形状の第１ドットで構成された第１のＩＤマークと、（ニ）第１及び第２ベベル部の少なくとも一方に付され、穴形状の第２ドットで構成された第２のＩＤマークとを備える半導体ウェーハであることを要旨とする。
【００１３】
本発明の第３の特徴は、（イ）相対向する第１及び第２主面と、（ロ）第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、（ハ）第１ベベル部に付され、隆起した中心部とその中心部の外周部に凹みを有する第３ドットで構成される第３のＩＤマークとを備える半導体ウェーハであることを要旨とする。
【００１４】
本発明の第４の特徴は、（イ）相対向する第１及び第２主面と、（ロ）第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、（ハ）第１ベベル部に付され、突起形状の第１ドットと穴形状の第２ドットで構成された第４のＩＤマークとを備える半導体ウェーハであることを要旨とする。
【００１５】
本発明の第５の特徴は、（イ）ウェーハの第１及び第２主面の外周部に、第１及び第２ベベル部をそれぞれ形成するステップと、（ロ）第１及び第２ベベル部の少なくとも一方にＩＤマークを形成するステップとを含む半導体ウェーハの製造方法であることを要旨とする。
【００１６】
【発明の実施の形態】
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。尚、以下で説明する第１〜第４のＩＤマークそれぞれは、同じコードを有する「ＩＤマーク」である。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体ウェーハ１１ａは、図１（ａ）及び図１（ｂ）に示すように、相対向する第１主面（表面）１２ａ及び第２主面（裏面）１２ｂと、第１主面１２ａ及び第２主面１２ｂの外周部にそれぞれ設けられた第１ベベル部１３ａ及び第２ベベル部１３ｂと、第１ベベル部１３ａに第１ドット２１ａで構成される第１のＩＤマーク１７ａとを備える。第１主面１２ａには、複数の半導体素子１５が形成される。半導体ウェーハ１１ａの外周部の一部には、基準位置を示すノッチ１４が設けられている。第１ベベル部１３ａには、ノッチ１４に近接して、第１の窪み１６が形成される。
【００１８】
第１のＩＤマーク１７ａは、第１の窪み１６の底面に付されている。第１のＩＤマーク１７ａは、製造物に対応するロット番号、製造順番、及び機能等に関する情報を表すもので、英数字、バーコード、及び二次元コード等からなる。例えば、第１のＩＤマーク１７ａが二次元コードの場合には、縦１６ケ×横１６ケ、或いは縦８ケ×横３２ケで構成される。第１のＩＤマーク１７ａは、例えば、幅６μｍ、高さ０．５μｍの微小ドットにより構成される。第１のＩＤマーク１７ａは、ＣＣＤカメラ等の光電変換装置を用いてモニタされ視認される。
【００１９】
第１の窪み１６の底面は平滑である。第１の窪み１６の底面の第１主面１２ａに対する傾斜角は、３０度乃至６０度の範囲に設定する。この範囲は、第１主面１２ａと第１ベベル部１３ａのなす角（凡そ２２度）より大きく、且つ本来のベベル部の目的を損なわないための好ましい範囲である。更に、第１の窪み１６は、ノッチ１４から１０ｍｍ以内の距離に近接して設けられていることが望ましい。この距離は、本来、特に限定されるものではないが、ノッチ１４に近接していれば、第１のＩＤマーク１７ａを視認するための光電変換装置の移動時間を短縮できるからである。
【００２０】
以下に、第１の実施の形態に係る半導体ウェーハ１１ａの製造方法を、図２及び図３を参照して説明する。
【００２１】
（イ）まず、図２に示す、ステップＳ０１において、例えば、抵抗率５−１０Ωｃｍのボロンドープｐ型（１００）シリコン単結晶インゴットを引き上げる。次に、ステップＳ０２において、シリコン単結晶インゴットの外周を研削処理して、所望の直径のインゴットにする。その後、ステップＳ０３において、インゴットに半導体ウェーハの面内結晶方位を示す（通常は［１１０］方位を示す）ノッチ１４を形成する。そして、ステップＳ０４のブロック切断処理、及びステップＳ０５のスライス加工処理をインゴットに施してウェーハ状に切り出す。
【００２２】
（ロ）次に、ステップＳ０６において、このウェーハの第１主面１２ａ及び第２主面１２ｂの外周部に、それぞれベベル加工を施して第１及び第２ベベル部１３ａ，１３ｂを形成する。次に、ステップＳ０７において、第１ベベル部１３ａの一部分に第１の窪み１６を形成する。この際、第１の窪み１６は、図３に示すように、グラインダー棒１８を回転させながら第１ベベル部１３ａの一部分に押し当て、第１ベベル部１３ａの円周の一部分を削り取ることにより形成される。
【００２３】
（ハ）次に、ステップＳ０８において、ウェーハの第１及び第２主面１２ａ、１２ｂ並びに第１及び第２ベベル部１３ａ、１３ｂに対してラッピング加工を施す。
【００２４】
（ニ）次に、ステップＳ０９において、ウェーハの第１及び第２主面１２ａ、１２ｂの大きなうねりを除去することを主要な目的とするエッチング処理を施す。エッチング処理には、アルカリ溶液を用いたアルカリエッチングと、酸溶液を用いた酸エッチングとが含まれる。そして、ステップＳ１０において、ウェーハの第１主面１２ａ、第１ベベル部１３ａ及び第１の窪み１６に、鏡面研磨処理を施す。その後、ステップＳ１１において、ウェーハ洗浄及び検査を行う。
【００２５】
（ホ）最後に、ステップＳ１２において、第１の窪み１６の底面に、図１に示した、第１のＩＤマーク１７ａを付す。この際、第１のＩＤマーク１７ａを構成するドットは、例えばガウシアン形状のエネルギー密度分布を持つＨｅ−Ｎｅレーザ光を第１の窪み１６の底面に結像した状態で照射することにより、シリコン表面が溶融、再結晶化される過程で形成する。
【００２６】
第１の実施の形態に係る半導体ウェーハ１１ａによれば、第１ベベル部１３ａに第１の窪み１６を設け、この第１の窪み１６の底面に第１のＩＤマーク１７ａを付しているので、ＣＭＰ工程の際に研磨布が第１の窪み１６の底面に接触しなくなり、第１のＩＤマーク１７ａが削られるのを防止できる。そのため、第１のＩＤマーク１７ａの高い視認性が維持され、半導体装置の製造工程の一貫した生産管理が可能となる。
【００２７】
尚、第１の実施の形態では、第１の窪み１６の底面に１つの第１のＩＤマーク１７ａを付した場合について説明したが、複数のＩＤマークを形成しても良い。
【００２８】
（第１の実施の形態の変形例１）
本発明の第１の実施の形態の変形例１に係る半導体ウェーハ１１ｂは、図４に示すように、ノッチ１４に近接して、第１ベベル部１３ａの一部分に設けられた第１の窪み１６の底面に、第１のＩＤマーク１７ａと同一コードの第１のＩＤマーク１７ｂを更に付した点が第１の実施の形態と異なる。他は第１の実施の形態に示した半導体ウェーハ１１ａと実質的に同様であるので、重複した記載を省略する。
【００２９】
第１のＩＤマーク１７ａ，１７ｂは、互いに縦方向（ウェーハ厚み方向）において約１００μｍ、横方向（ウェーハの周方向）において約５００μｍ離れて付されている。第１のＩＤマーク１７ａ，１７ｂは、１００μｍ×１００μｍで、第１の窪み１６の底面より隆起した突起形状のドットで構成されている。
【００３０】
第１の実施の形態の変形例１では、同一コードの２つの第１のＩＤマーク１７ａ，１７ｂを半導体ウェーハ１１ｂの厚み方向と周方向に位置をずらして設けている。一般に、タングステン（Ｗ），アルミニウム（Ａｌ），及び銅（Ｃｕ）等のメタル膜を対象としたＣＭＰ工程において、ＩＤマークを構成する突起形状のドットは、第２主面１２ｂ側に近いほど削れにくい傾向にある。
【００３１】
したがって、第１の実施の形態の変形例１に係る半導体ウェーハ１１ｂによれば、第１主面１２ａ側の第１のＩＤマーク１７ｂが、万一認識不良となっても、第２主面１２ｂ側の第１のＩＤマーク１７ａで確実な情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００３２】
尚、第１の実施の形態の変形例１では、第１のＩＤマーク１７ａ，１７ｂは、半導体ウェーハ１１ｂの厚み方向と周方向に位置をずらして設けているが、厚み方向のみ、又は周方向のみにずらして設けても良い。
【００３３】
（第１の実施の形態の変形例２）
本発明の第１の実施の形態の変形例２に係る半導体ウェーハ１１ｃは、図５（ａ）及び図５（ｂ）に示すように、第２ベベル部１３ｂのノッチ１４に近接する部分に第の２窪み１６ｂを設け、この第の２窪み１６ｂの底面に、第１のＩＤマーク１７ａと同一コードの第１のＩＤマーク１７ｃを更に付した点が第１の実施の形態に示した半導体ウェーハ１１ａと異なる。他は第１の実施の形態に示した半導体ウェーハ１１ｃと実質的に同様であるので、重複した記載を省略する。
【００３４】
第２の窪み１６ｂは、第１の窪み１６ａを形成した後、半導体ウェーハ１１ｃを反転して、図３に示すようにグラインダー棒１８を回転させながら、第１の窪み１６ａと相対向する第２ベベル部１３ｂの部分に押し当てて、その部分のシリコンを削り取ることにより形成される。
【００３５】
第２の窪み１６ｂを設ける位置は、特に限定されるものではないが、第１の窪み１６ａに相対向する位置に設けることにより、窪みの加工が容易になる。また、設けられた第１のＩＤマーク１７ａ，１７ｃの互いの間隔が短くなるので、第１のＩＤマーク１７ａ，１７ｃを読み取るための光電変換装置の移動時間が短縮できる。
【００３６】
第１の実施の形態の変形例２では、同一コードの第１のＩＤマーク１７ｃを半導体ウェーハ１１ｃの第２主面１２ｂ側にも設けている。一般に、Ｗ，Ａｌ，及びＣｕ等のメタル膜を対象としたＣＭＰ工程において、研磨布は半導体ウェーハ１１ｃの裏面（第２主面１２ｂ）に触れることはなく、第１のＩＤマーク１７ｃは、削られることなく保存される。したがって、第１の実施の形態の変形例２に係る半導体ウェーハ１１ｃによれば、第１主面１２ａ側の第１のＩＤマーク１７ａが仮に認識不良となっても、第２主面１２ｂ側の第１のＩＤマーク１７ｃを用いれば、確実に情報を読み取ることができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００３７】
尚、第１の実施の形態の変形例２では、第１の窪み１６ａと第２の窪み１６ｂとを相対向する位置に設けているが、横方向にずれた位置に設けても良い。
【００３８】
（第１の実施の形態の変形例３）
第１の実施の形態の変形例３に係る半導体ウェーハ１１ｄは、図６に示すように、ノッチ１４を挟んで、第１の窪み１６ａと反対側の、ノッチ１４に近接した第１ベベル部１３ａの一部分に第３の窪み１６ｃが設けられ、この第３の窪み１６ｃの底面に、第１のＩＤマーク１７ａと同一コードの第１のＩＤマーク１７ｄを更に付した点が第１の実施の形態に示した半導体ウェーハ１１ａと異なる。他は第１の実施の形態に示した半導体ウェーハ１１ａと実質的に同様であるので、重複した記載を省略する。
【００３９】
第３の窪み１６ｃは、図３に示すように第１の窪み１６ａと第３の窪み１６ｃを含む領域にグラインダー棒１８を回転させながら押し当て、第１ベベル部１３ａの外周部の一部のシリコンを削り取ることにより形成される。
【００４０】
第３の窪み１６ｃを設ける位置は、特に限定されるものではないが、ノッチ１４を挟んで連続的に設けることにより、窪みの加工が容易になる。また、ノッチ１４に第１のＩＤマーク１７ａ，１７ｄが互いに近いことで、読み取るための光電変換装置の移動時間が短縮できる。したがって、第１の実施の形態の変形例３に係る半導体ウェーハ１１ｄによれば、一方のＩＤマークが認識不良となっても、他方のＩＤマークで情報を読み取ることができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００４１】
尚、第１の実施の形態の変形例３において、第１の窪み１６ａ及び第３の窪み１６ｃに、上記第１の実施の形態の変形例１に示すように、２つのＩＤマークを縦と横方向にずらして設けても良く、また、縦方向又は横方向に一列に並べて設けても良い。
【００４２】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体ウェーハ１１ｅは、図７に示すように、第１ベベル部１３ａのノッチ１４に近接した部分に、第１ベベル部１３ａの表面より隆起した突起形状の第１ドット２１ａで構成された第１のＩＤマーク１７ｅと、ベベル部の表面より陥没した穴形状の第２ドット２１ｂで構成された第２のＩＤマーク２２ａを並べて付した点が第１の実施の形態と異なる。更に、第２の実施の形態に係る半導体ウェーハ１１ｅは、図１に示した窪み１６ａを形成していない点も異なる。他は第１の実施の形態に示した半導体ウェーハ１１ａと実質的に同様であるので、重複した記載を省略する。
【００４３】
第１のＩＤマーク１７ｅと第２のＩＤマーク２２ａは、同一コードである。第１ドット２１ａは、図８（ａ）に示すように、シリコン表面が溶融、再結晶化される過程でベベル部の表面より隆起したものである。一方、第２ドット２１ｂは、図８（ｂ）に示すように、シリコン表面が溶融される過程で第１ベベル部１３ａの表面より陥没したものである。第１ドット２１ａ及び第２ドット２１ｂは、例えば、連続パルスレーザビームを、光学系を介して第１ベベル部１３ａの所定の位置に照射し、第１ベベル部１３ａの半導体表面を溶融することにより形成される。第１ドット２１ａと第２ドット２１ｂは、照射するレーザパワーを変えることで、作り分けられる。
【００４４】
図９は、横軸にレーザパワーをとり、縦軸に形成されるドット高さをとることで、レーザパワーとドット高さの関係を示す。図９において、レーザパワーに対応して、突起形状の第１ドット２１ａの高さが増加する領域と、この前後のレーザパワーが低い領域と高い領域に、穴形状の第２ドット２１ｂが形成される領域が示される。
【００４５】
穴形状の第２ドット２１ｂは、レーザパワーの低い領域及び高い領域のどちらにおいても形成されるが、レーザパワーが高いほど、溶融除去されたシリコン（粒子）が飛散して半導体ウェーハ１１ｅ表面に再堆積する。飛散したパーティクルは、素子形成を阻害し、製品の品質に影響を与える恐れがあるので、レーザパワーの低い領域がより好ましい。
【００４６】
第２の実施の形態係る半導体ウェーハ１１ｅにおいて、半導体装置の製造工程で繰り返し行われるＣＭＰ工程により、隆起した突起形状の第１ドット２１ａが削られても、他方の陥没した穴形状の第２ドット２１ｂは逆形状のため削られることはない。また、半導体装置の製造工程で繰り返し行われるＣＶＤやスパッタ等の成膜工程により、陥没した穴形状の第２ドット２１ｂが堆積物により埋没しても、他方の隆起した突起形状の第１ドット２１ａは逆形状のため埋没しない。
【００４７】
したがって、第２の実施の形態係る半導体ウェーハ１１ｅによれば、ＣＭＰ工程により、第１のＩＤマーク１７ｅの視認が困難となった場合でも、第２のＩＤマーク２２ａを読み取ることによりＩＤマークのコードが認識できる。また、成膜工程により、第２のＩＤマーク２２ａの視認が困難となった場合でも、第１のＩＤマーク１７ｄを読み取ることによりＩＤマークのコードが認識でき、半導体装置の製造工程の一貫した生産管理が可能になる。
【００４８】
更に、既存の第１ベベル部１３ａに第１のＩＤマーク１７ｅ及び第２のＩＤマーク２２ａを設けるため、格別な窪みを必要とせず、半導体ウェーハ１１ｅの製作が容易となる。
【００４９】
（第２の実施の形態の変形例１）
本発明の第２の実施の形態の変形例１に係る半導体ウェーハ１１ｆは、図１０に示すように、第１ベベル部１３ａのノッチ１４に近接する部分に、第１ベベル部１３ａの表面より隆起した突起形状の第１ドット２１ａで構成された第１のＩＤマーク１７ｅと、第１ベベル部１３ａの表面より陥没した穴形状の第２ドット２１ｂで構成された第２のＩＤマーク２２ｂを、半導体ウェーハ１１ｆの厚み方向と周方向に位置をずらして付した点が第２の実施の形態に示した半導体ウェーハ１１ｅと異なる。他は第２の実施の形態に示した半導体ウェーハ１１ｅと実質的に同様であるので、重複した記載を省略する。
【００５０】
第１のＩＤマーク１７ｅと第２のＩＤマーク２２ｂは、互いに縦方向（ウェーハ厚み方向）において約１００μｍ、横方向（ウェーハの周方向）において約５００μｍ離されている。ここでは、第１のＩＤマーク１７ｅ及び第２のＩＤマーク２２ｂのサイズは、１００μｍ×１００μｍである。
【００５１】
第２の実施の形態の変形例１では、突起形状の第１のＩＤマーク１７ｅと、穴形状の第２のＩＤマーク２２ｂを、半導体ウェーハ１１ｆの厚み方向と周方向に位置をずらして設けている。一般に、Ｗ，Ａｌ，及びＣｕ等のメタル膜を対象としたＣＭＰ工程において、半導体ウェーハ１１ｆ表面より隆起した突起形状のドットで構成されるＩＤマークでは、第２主面１２ｂ側に近いほどドットが削れにくい。よって、半導体装置の製造工程で繰り返し行われるＣＭＰ工程により、隆起した突起形状の第１ドット２１ａが削られても、他方の陥没した穴形状の第２ドット２１ｂは逆形状のため削られることはない。また、半導体装置の製造工程で繰り返し行われるＣＶＤやスパッタ等の成膜工程により、陥没した穴形状の第２ドット２１ｂが堆積物により埋没しても、他方の隆起した突起形状の第１ドット２１ａは埋没しない。
【００５２】
したがって、第２の実施の形態の変形例１に係る半導体ウェーハ１１ｆによれば、ＣＭＰ工程により、第１のＩＤマーク１７ｅの視認が困難となった場合でも、第２のＩＤマーク２２ｂを読み取ることによりＩＤマークの認識ができる。また、成膜工程により、第２のＩＤマーク２２ｂの視認が困難となった場合でも、第１のＩＤマーク１７ｅを読み取ることによりＩＤマークの認識ができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００５３】
尚、第２の実施の形態の変形例１では、第１のＩＤマーク１７ｅと第２のＩＤマーク２２ｂを横方向にもずらしているが、縦方向に一列に並べて設けても良い。
【００５４】
（第２の実施の形態の変形例２）
本発明の第２の実施の形態の変形例２に係る半導体ウェーハ１１ｇは、図１１ｇに示すように、第１ベベル部１３ａのノッチ１４に近接する部分に、第１ベベル部１３ａの表面より陥没した穴形状の第２のＩＤマーク２２ｃを設け、この第２のＩＤマーク２２ｃと相対向する第２ベベル部１３ｂの位置に第２ベベル部１３ｂの表面より隆起した突起形状の第１ドット２１ａで構成された第１のＩＤマーク１７ｆを付した点が第２の実施の形態に示した半導体ウェーハ１１ｅと異なる。他は第２の実施の形態に示した半導体ウェーハ１１ｅと実質的に同様であるので、重複した記載を省略する。
【００５５】
第２の実施の形態の変形例２に係る半導体ウェーハ１１ｇにおいて、一般に、Ｗ，Ａｌ，及びＣｕ等のメタル膜を対象としたＣＭＰ工程で、研磨布はウェーハ裏面に触れることはなく、裏面に設けられた突起形状の第１のＩＤマーク１７ｆは削られることなく保存される。また、半導体装置の製造工程で繰り返し行われるＣＶＤやスパッタ等の成膜工程により、表面側の穴形状の第２ドット２１ｂが堆積物により埋没しても、裏面側の突起形状の第１ドット２１ａが埋没することはない。
【００５６】
したがって、第２の実施の形態の変形例２に係る半導体ウェーハ１１ｇによれば、ＣＭＰ工程により、第２のＩＤマーク２２ｃの視認が困難となった場合でも、第１のＩＤマーク１７ｆを読み取ることによりＩＤマークのコードが認識できる。また、成膜工程により、第２のＩＤマーク２２ｃの視認が困難となった場合でも、第１のＩＤマーク１７ｆを読み取ることによりＩＤマークのコードが認識でき、半導体装置の製造工程の一貫した生産管理が可能となる。
【００５７】
尚、第２の実施の形態の変形例２において、半導体ウェーハ１１ｇの表面側に第１のＩＤマーク１７ｆを、裏面側に第２のＩＤマーク２２ｃを設けても良い。
【００５８】
（第２の実施の形態の変形例３）
本発明の第２の実施の形態の変形例３に係る半導体ウェーハ１１ｈは、図１２に示すように、第１ベベル部１３ａ及び第２ベベル部１３ｂのノッチ１４に近接した箇所に、突起形状の第１のＩＤマーク１７ｇと穴形状の第２のＩＤマーク２２ｄを並べて付した点が第２の実施の形態に示した半導体ウェーハ１１ｅと異なる。他は第２の実施の形態に示した半導体ウェーハ１１ｅと実質的に同様であるので、重複した記載を省略する。
【００５９】
第２の実施の形態の変形例３に係る半導体ウェーハ１１ｈによれば、ＣＭＰ工程や成膜工程だけでなく、半導体装置のその他の製造工程の中で、第１ベベル部１３ａ及び第２ベベル部１３ｂへのシリコン粒子の付着、ウェーハ搬送による傷等により、４つのＩＤマークのうち、いずれかのＩＤマークが仮に認識不能となったとしても、他のいずれかのＩＤマークを用いればＩＤマークの認識が可能となる。したがって、半導体装置の一連の製造工程の中で、いかなる状況においても、ＩＤマークの視認性が確保され、いずれかのＩＤマークで情報を確実に読み取ることができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００６０】
（第２の実施の形態の変形例４）
本発明の第２の実施の形態の変形例４に係る半導体ウェーハ１１ｉは、図１３に示すように、ノッチ１４を挟んで、一側の第１ベベル部１３ａのノッチ１４に近接する部分に、第１のＩＤマーク１７ｈを付し、これと反対側の第１ベベル部１３ａのノッチ１４に近接する他側に第２のＩＤマーク２２ｅを付した点が第２の実施の形態に示した半導体ウェーハ１１ｅと異なる。他は第２の実施の形態に示した半導体ウェーハ１１ｅと実質的に同様であるので、重複した記載を省略する。
【００６１】
第２の実施の形態の変形例４に係る半導体ウェーハ１１ｉによれば、仮に一方のＩＤマークが認識不良となっても、他方のＩＤマークで情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００６２】
また、ＩＤマークを付す位置は、特に限定されるものではないが、ノッチ１４を挟んで連続的に設けることにより、第１のＩＤマーク１７ｈ及び第２のＩＤマーク２２ｅを探すための光電変換装置の移動時間が短縮できる。
【００６３】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体ウェーハ１１ｊは、図１４に示すように、ノッチ１４に近接して、第１ベベル部１３ａに、中心部がベベル部の表面より隆起した突起部、その突起部周辺部にベベル部の表面より陥没した凹部を有する形状の第３ドット３１で構成された第３のＩＤマーク３２ａを付した点が第２の実施の形態に示した半導体ウェーハ１１ｅと異なる。他は第２の実施の形態に示した半導体ウェーハ１１ｅと実質的に同様であるので、重複した記載を省略する。
【００６４】
第３ドット３１は、例えば、連続パルスレーザビームを光学系を介してベベル部表面に照射すると、表面の一部を溶融して、再結晶化する過程で形成される。第３ドット３１が形成されるためには、レーザの照射パワーを最適化し、シリコンの表面が溶融して溶融池をできるようにする。溶融池では、溶融池の深さ、溶融池の大きさ、及びシリコン溶液の粘性等により決まる波打ち現象が起こる。第３ドット３１は波打ち現象により、図１５及び図１７に示すように、中心部が第１ベベル部１３ａより隆起し突起部となり、その突起部の周辺にリング状の凹部を有する形状になる。
【００６５】
図１６は、横軸にレーザパワーをとり、縦軸に形成される突起部高さ及び凹部深さとることで、レーザパワーとドット高さの関係を示す。図１６により、レーザパワーを高くするのに伴い、突起部は高くなる。また、レーザパワーが高くなると、凹部も深くなる。
【００６６】
本発明の発明者等による実験によれば、ドットが突起部及び凹部のＩＤマークは、その高さ及び深さ共に１００ｎｍ以上であれば安定した認識ができる。したがって、第３ドット３１の突起部の高さが１００ｎｍ以上で、且つ凹部の深さが１００ｎｍ以上となるようにレーザパワーを制御する。レーザパワーは、図１６より、２５０ｍＷ以上であることが好ましい。
【００６７】
第３の実施の形態に係る半導体ウェーハ１１ｊによれば、第３のＩＤマーク３２ａの突起部がＣＭＰ工程により削られても、残りの凹部を用いて第３のＩＤマーク３２ａの読み取りができる。また、凹部が成膜工程により埋没しても、残りの突起部を用いて第３のＩＤマーク３２ａの情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００６８】
更に、第３の実施の形態に係る半導体ウェーハ１１ｊによれば、レーザ照射によって同時に突起部と凹部とが形成されるので、ＩＤマークの数を減らすことができるとともに、ＩＤマークの製作が容易となる。
【００６９】
（第３の実施の形態の変形例１）
第３の実施の形態の変形例１に係る半導体ウェーハ１１ｋは、図１８（ａ）及び図１８（ｂ）に示すように、ノッチ１４に近接して、第３のＩＤマーク３２ａと相対向するように第２ベベル部１３ｂにも、第３のＩＤマーク３２ｂを設けた点が第３の実施の形態に示した半導体ウェーハ１１ｊと異なる。他は第３の実施の形態に示した半導体ウェーハ１１ｊと実質的に同様であるので、重複した記載を省略する。
【００７０】
一般に、Ｗ，Ａｌ，及びＣｕ等のメタル膜を対象としたＣＭＰ工程において、研磨布は第２主面１２ｂに触れることはないので、第３のＩＤマーク３２ｂは削られることなく保存される。したがって、本発明の第３の実施の形態の変形例１に係る半導体ウェーハ１１ｋによれば、仮に、第１主面１２ａに付された第３のＩＤマーク３２ａが削られて認識不良となっても、第２主面１２ｂに付された第３のＩＤマーク３２ｂを用いれば、確実に情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００７１】
（第４の実施の形態）
第４の実施の形態に係る半導体ウェーハ１１ｌは、図１９に示すように、第１ベベル部１３ａのノッチ１４に近接する部分に、突起形状の第１ドット２１ａと穴形状の第２ドット２１ｂとの組み合わせで構成された第４のＩＤマーク４１を付した点が第３の実施の形態に示した半導体ウェーハ１１ｊと異なる。他は第３の実施の形態に示した半導体ウェーハ１１ｌと実質的に同様であるので、重複した記載を省略する。
【００７２】
第４のＩＤマーク４１は、図２０（ａ）及び図２０（ｂ）に示すように、第１ドット２１ａと第２ドット２１ｂとが反転したパターン関係に配列される。本発明の発明者等による実験によれば、ドットが突起形状及び穴形状のそれぞれのＩＤマークは、突起の高さ及び穴の深さが共に１００ｎｍ以上であれば安定した認識ができることが確認されている。
【００７３】
第４の実施の形態に係る半導体ウェーハ１１ｌによれば、ＣＭＰ工程により突起形状の第１ドット２１ａが削られて、ＩＤマークの認識が困難となった場合には、残りの穴形状の第２ドット２１ｂでＩＤマークの情報の読み取りができる。また、成膜工程により穴形状の第２ドット２１ｂが埋没して、ＩＤマークの認識が困難となった場合には、残りの突起形状の第１ドット２１ａでＩＤマークの情報の読み取りができ、半導体装置の製造工程の一貫した生産管理が可能となる。
【００７４】
（第５の実施の形態）
第５の実施の形態に係る半導体ウェーハ１１ｍは、図２１に示すように、第１ベベル部１３ａのノッチ１４に近接する平滑面５１に第１のＩＤマーク１７ｉを付した点が第１の実施の形態に示した半導体ウェーハ１１ａと異なる。他は第１の実施の形態に示した半導体ウェーハ１１ａと実質的に同様であるので、重複した記載を省略する。
【００７５】
平滑面５１は、連続パルスレーザビームを第１ベベル部１３ａの所望の領域に照射し、微小ドット群を形成することで平滑な面とみなす。本発明の発明者等による実験によれば、微小ドット群に形成される微小ドットの高さが、１００ｎｍ以下、好ましくは５０ｎｍ以下である時に平滑面５１とみなされる。微小ドット群に形成される微小ドットの互いの間隔は、３μｍ程度が好ましい。また、平滑面５１に形成される第１のＩＤマーク１７ｉの第１ドット２１ａの高さは、１００ｎｍ以上、好ましくは４００ｎｍ以上であれば安定した認識ができる。
【００７６】
横軸にレーザパワーをとり、縦軸に形成されるドット高さをとる、レーザパワーとドット高さの関係を示す図２２のグラフに示すように、平滑面５１を形成する場合のレーザパワーは、１００ｍＷ〜１３０ｍＷとする。また、第１のＩＤマーク１７ａを形成する場合のレーザパワーは、１６０ｍＷ〜３２０ｍＷとする。
【００７７】
以下に、第１のＩＤマーク１７ｉを半導体ウェーハ１１ｍに付す方法を図２３（ａ）〜図２３（ｃ）を参照しながら説明する。
【００７８】
（イ）図２３（ａ）に示すように、第１ベベル部１３ａに誤ったコードの誤りＩＤマーク５３が刻印されている、又は第１ベベル部１３ａのラフネスが１００ｎｍ以上ある半導体ウェーハ１１ｍを用意する。
【００７９】
（ロ）次に、図２３（ｂ）に示すように、第１ベベル部１３ａの平滑面５１としたい箇所に連続パルスレーザビームがレーザパワーを１００ｍＷ〜１３０ｍＷに制御して照射する。
【００８０】
（ハ）次に、図２３（ｃ）に示すように、平滑面５１に連続パルスレーザビームがレーザパワーを１６０ｍＷ〜３２０ｍＷに制御して照射する。以上の工程で第１のＩＤマーク１７ｉが形成される。
【００８１】
第５の実施の形態に係る半導体ウェーハ１１ｍによれば、オペレータミス、及びマシントラブル等により誤ったコードの誤りＩＤマーク５３が付された場合でも、誤りＩＤマーク５３を平滑化することで消去し、正しい内容の第１のＩＤマーク１７ｉを新たに付すことができる。また、第１ベベル部１３ａのラフネスが大きい半導体ウェーハ１１ｍを用いる場合でも、第１ベベル部１３ａを平滑化することで認識性の優れた第１のＩＤマーク１７ｉを付すことができる。
【００８２】
（その他の実施の形態）
上記のように、本発明は第１〜第５の実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
【００８３】
第１の実施の形態に係る半導体ウェーハ１１ａは、第１のＩＤマーク１７ａを第１ベベル部１３ａに付すように記載したが、第２ベベル部１３ｂにのみ付しても構わない。
【００８４】
また、第５の実施の形態においては、誤ったコードの誤りＩＤマーク５３を平滑化した後に、同じ箇所に正しい内容の第１のＩＤマーク１７ｉを刻印した。しかし、図２４（ａ）に示すように、半導体ウェーハ１１ｎに誤りＩＤマーク５３を付した場合、図２４（ｂ）に示すように、誤りＩＤマーク５３の領域に連続パルスレーザビームを照射し、微少なドット群を形成する。この際、誤りＩＤマーク５３のマーキング条件とレーザビーム出力、ドット間隔を同等に設定することにより、誤りＩＤマーク５３が認識不能となる。その後に、図２４（ｃ）に示すように、誤りＩＤマーク５３が付されていた箇所とは違う箇所に、正しいコードの第１の第１のＩＤマーク１７ｊを付しても良い。
【００８５】
また、第１〜５の実施の形態に係る半導体ウェーハ１１ａ〜ｍには、ウェーハの基準位置を示す基準物としてノッチ１４を設けたが、特に限定されるものではなく、基準位置としては、オリエンテーションフラットや光電変換装置が認識できるものであれば微細刻印などでも構わない。
【００８６】
また、第１〜５の実施の形態に係る半導体ウェーハ１１ａ〜ｍはシリコンの場合について説明したが、ガリウムヒ素（ＧａＡｓ）、インジウム燐（ＩｎＰ）、シリコンカーバイド（ＳｉＣ）、アルミニウムオキサイド（Ａｌ2Ｏ3）、及び窒化ガリウム（ＧａＮ）等をウェーハに適用しても構わない。
【００８７】
また、第５の実施の形態に係る半導体ウェーハ１１ｍとして、第１ベベル部１３ａを平滑化した後に第１のＩＤマーク１７ｉを形成することを示したが、第１〜４の実施の形態に係る半導体ウェーハ１１ａ〜ｌに適用しても構わない。即ち、第１の実施の形態で示した第１の窪み１６ａ底面を平滑面５１としても良く、第２〜４の実施の形態で示したＩＤマークを平滑面５１上に付しても良い。
【００８８】
つまり、第１〜５の実施の形態に係る半導体ウェーハ１１ａ〜ｍのそれぞれの要件は、他の実施の形態の要件を組み合わせて用いることができる。
【００８９】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００９０】
【発明の効果】
本発明の半導体ウェーハによれば、ＩＤマークの高い視認性を維持でき、半導体装置の製造工程の一貫した生産管理が可能となる半導体ウェーハ及び半導体ウェーハ製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る半導体ウェーハを示す図であり、図１（ａ）は外観図、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿う断面図である。
【図２】 本発明の第１の実施の形態に係る半導体ウェーハの製造工程を示すフローチャートである。
【図３】 本発明の第１の実施の形態に係る半導体ウェーハの製造工程における窪みの形成方法を説明するための概念図である。
【図４】 本発明の第１の実施の形態の変形例１に係る半導体ウェーハを示す外観図である。
【図５】 本発明の第１の実施の形態の変形例２に係る半導体ウェーハを示す図で、図５（ａ）は外観図、図５（ｂ）は、図５（ａ）のＢ−Ｂ線に沿う断面図である。
【図６】 本発明の第１の実施の形態の変形例３に係る半導体ウェーハを示す外観図である。
【図７】 本発明の第２の実施形態に係る半導体ウェーハを示す外観図である。
【図８】 本発明の第２の実施の形態に係るＩＤマークを構成するドットの形状を示す断面図である。
【図９】 半導体ウェーハに形成するドットの形状とレーザパワーの関係を示すグラフ（その１）である。
【図１０】 本発明の第２の実施の形態の変形例１に係る半導体ウェーハを示す外観図である。
【図１１】 本発明の第２の実施の形態の変形例２に係る半導体ウェーハの要部を示す断面図である。
【図１２】 本発明の第２の実施の形態の変形例３に係る半導体ウェーハの要部を示す断面図である。
【図１３】 本発明の第２の実施の形態の変形例４に係る半導体ウェーハを示す外観図である。
【図１４】 本発明の第３の実施の形態に係る半導体ウェーハを示す外観図である。
【図１５】 本発明の第３の実施の形態に係るＩＤマークを構成するドットの形状を示す断面図である。
【図１６】 半導体ウェーハに形成するドットの形状とレーザパワーの関係を示すグラフ（その２）である。
【図１７】 本発明の第３の実施の形態に係るドットの形状を示すＡＦＭ像である。
【図１８】 本発明の第３の実施の形態の変形例１に係る半導体ウェーハを示す図であり、図１８（ａ）は外観図、図１８（ｂ）は、図１８（ａ）のＣ−Ｃ線に沿う断面図である。
【図１９】 本発明の第４の実施の形態に係る半導体ウェーハを示す外観図である。
【図２０】 本発明の第４の実施の形態に係るＩＤマークを示す図であり、図２０（ａ）はドットのパターン図、図２０（ｂ）は図２０（ａ）のＤ−Ｄ線に沿う断面図である。
【図２１】 本発明の第５の実施の形態に係る半導体ウェーハを示す外観図である。
【図２２】 半導体ウェーハに形成するドットの形状とレーザパワーの関係を示すグラフ（その３）である。
【図２３】 本発明の第５の実施の形態に係る半導体ウェーハを形成するための工程断面図である。
【図２４】 その他の実施の形態に係る半導体ウェーハの工程外観図である。
【符号の説明】
１１ａ〜１１ｎ…半導体ウェーハ
１２ａ…第１主面
１２ｂ…第２主面
１３ａ…第１ベベル部
１３ｂ…第２ベベル部
１４…ノッチ（基準位置）
１５…半導体素子
１６ａ…第１の窪み
１６ｂ…第２の窪み
１６ｃ…第３の窪み
１７ａ〜１７ｊ…第１のＩＤマーク
１８…グラインダー棒
２１ａ…第１ドット
２１ｂ…第２ドット
２２ａ〜２２ｅ…第２のＩＤマーク
３１…第３ドット
３２ａ，３２ｂ…第３のＩＤマーク
４１…第４のＩＤマーク
５１…平滑面
５３…誤りＩＤマーク

Claims (35)

  1. 相対向する第１及び第２主面と、
    前記第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、
    前記第１ベベル部の一部分に設けられた第１の窪みと、
    前記第１の窪みの底面に付され、製造物に対応するロット番号、製造順番、及び機能に関する情報を表す突起形状の第１ドットで構成された第１のＩＤマーク
    とを備えることを特徴とする半導体ウェーハ。
  2. 前記第１の窪みの底面が、前記第１主面に対して３０乃至６０度の範囲の角度で傾斜していることを特徴とする請求項１に記載の半導体ウェーハ。
  3. 前記第１の窪みの底面に、ウェーハの厚み方向と周方向の少なくとも一方向に、位置を変えて付された複数の前記第１のＩＤマークを有することを特徴とする請求項１又は２に記載の半導体ウェーハ。
  4. 前記第１のＩＤマークが、前記第１の窪みの底面に設けられた平滑面に付されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体ウェーハ。
  5. 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項４に記載の半導体ウェーハ。
  6. 前記微小ドット群の高さは５０ｎｍ以下で、且つ前記第１ドットの高さは１００ｎｍ以上であることを特徴とする請求項４又は５に記載の半導体ウェーハ。
  7. 相対向する第１及び第２主面と、
    前記第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、
    前記第１ベベル部の一部分に設けられた第１の窪みと、
    前記第２ベベル部の一部分に設けられた第２の窪みと、
    前記第１の窪み及び前記第２の窪みの底面に付され、突起形状の第１ドットで構成された第１のＩＤマーク
    とを備えることを特徴とする半導体ウェーハ。
  8. 前記第１の窪みの底面が、前記第１主面に対して３０乃至６０度の範囲の角度で傾斜していることを特徴とする請求項７に記載の半導体ウェーハ。
  9. 前記第１の窪みの底面に、ウェーハの厚み方向と周方向の少なくとも一方向に、位置を変えて付された複数の前記第１のＩＤマークを有することを特徴とする請求項７又は８に記載の半導体ウェーハ。
  10. 前記第１のＩＤマークが、前記第１の窪みの底面に設けられた平滑面に付されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体ウェーハ。
  11. 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項１０に記載の半導体ウェーハ。
  12. 前記微小ドット群の高さは５０ｎｍ以下で、且つ前記第１ドットの高さは１１０ｎｍ以上であることを特徴とする請求項４又は５に記載の半導体ウェーハ。
  13. 相対向する第１及び第２主面と、
    前記第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、
    ウェーハの前記第１及び第２主面の外周部に設けられた基準位置を挟んで、一側の前記第１ベベル部に前記第１の窪みを備え、他側の前記第１ベベル部に第３の窪みを備え、
    前記第１及び第３の窪みの底面に突起形状の第１ドットで構成された第１のＩＤマークが、それぞれ付されていることを特徴とする半導体ウェーハ。
  14. 前記基準位置は、結晶方位を示す基準物又は基準記号であることを特徴とする請求項１３に記載の半導体ウェーハ。
  15. 前記基準位置は、オリエンテーションフラット、ノッチ又は微細刻印であることを特徴とする請求項１４に記載の半導体ウェーハ。
  16. 相対向する第１及び第２主面と、
    前記第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、
    前記第１及び第２ベベル部の少なくとも一方に付され、突起形状の第１ドットで構成された第１のＩＤマークと、
    前記第１及び第２ベベル部の少なくとも一方に付され、穴形状の第２ドットで構成された第２のＩＤマーク
    とを備えることを特徴とする半導体ウェーハ。
  17. 前記第２のＩＤマークは、前記第１のＩＤマークからウェーハの厚み方向と周方向の少なくとも一方向に、位置を変えて付されることを特徴とする請求項１６記載の半導体ウェーハ。
  18. 前記ウェーハの外周部に設けられた基準位置を挟んで、一側の前記第１ベベル部に前記第１のＩＤマークが付され、他側の前記第１ベベル部に前記第２のＩＤマークが付されていることを特徴とする請求項１６又は１７に記載の半導体ウェーハ。
  19. 前記基準位置は、結晶方位を示す基準物又は基準記号であることを特徴とする請求項１８に記載の半導体ウェーハ。
  20. 前記基準位置は、オリエンテーションフラット、ノッチ又は微細刻印であることを特徴とする請求項１９に記載の半導体ウェーハ。
  21. 前記第１及び第２のＩＤマークのそれぞれは、前記第１及び第２ベベル部の少なくとも一方に設けられた平滑面に付されていることを特徴とする請求項１６〜２０のいずれか１項に記載の半導体ウェーハ。
  22. 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項２１に記載の半導体ウェーハ。
  23. 前記微小ドット群の高さは５０ｎｍ以下で、且つ前記第１ドットの高さは１００ｎｍ以上であることを特徴とする請求項２１又は２２に記載の半導体ウェーハ。
  24. 相対向する第１及び第２主面と、
    前記第１及び第２主面の外周部に、それぞれ形成された第１及び第２ベベル部と、
    前記第１ベベル部に付され、突起形状の第１ドットと穴形状の第２ドットで構成された第４のＩＤマーク
    とを備えることを特徴とする半導体ウェーハ。
  25. 前記第１ドットと前記第２ドットは、反転したパターン関係にあることを特徴とする請求項２４に記載の半導体ウェーハ。
  26. 前記第１ドットの高さが１００ｎｍ以上で、且つ前記第２ドット深さが１００ｎｍ以上であることを特徴とする請求項２４及び２５に記載の半導体ウェーハ。
  27. 前記第４のＩＤマークは、前記第１ベベル部に設けられた平滑面に付されていることを特徴とする請求項２４〜２６のいずれか１項に記載の半導体ウェーハ。
  28. 前記平滑面は、微小ドット群により構成されていることを特徴とする請求項２７に記載の半導体ウェーハ。
  29. 前記微小ドット群の高さは５０ｎｍ以下で、且つ前記第１ドットの高さは１００ｎｍ以上であることを特徴とする請求項２７又は２８に記載の半導体ウェーハ。
  30. ウェーハの第１及び第２主面の外周部に、第１及び第２ベベル部をそれぞれ形成するステップと、
    前記第１ベベル部及び前記第２ベベル部に第１の窪み及び第２の窪みをそれぞれ形成するステップと、
    前記第１及び第２の窪みの底面に、ＩＤマークを形成するステップ
    とを含むことを特徴とする半導体ウェーハ製造方法。
  31. 前記ＩＤマークを形成するステップの前に、前記第１及び第２の窪みの少なくとも一方に平滑面を形成するステップを更に含み、
    前記ＩＤマークを形成するステップは、前記平滑面に前記ＩＤマークを形成することを特徴とする請求項３０に記載の半導体ウェーハ製造方法。
  32. 前記ＩＤマークを形成するステップで形成した前記ＩＤマークが誤りＩＤマークであった場合、
    レーザ照射によって前記誤りＩＤマークを認識不能にするステップと、
    前記第１及び第２の窪みの少なくとも一方に新たなＩＤマークを形成するステップ
    とを更に含むことを特徴とする請求項３０又は３１に記載の半導体ウェーハ製造方法。
  33. ウェーハの第１及び第２主面の外周部に、第１及び第２ベベル部をそれぞれ形成するステップと、
    前記第１ベベル部に第１の窪みを形成するステップと、
    前記第１及び第２主面の外周部の一部に設けられた基準位置を前記第１の窪みとで挟むように、第３の窪みを形成するステップと、
    前記第１及び第３の窪みの底面に、ＩＤマークを形成するステップ
    とを含むことを特徴とする半導体ウェーハ製造方法。
  34. 前記ＩＤマークを形成するステップの前に、前記第１及び第３の窪みの少なくとも一方に平滑面を形成するステップを更に含み、
    前記ＩＤマークを形成するステップは、前記平滑面に前記ＩＤマークを形成することを特徴とする請求項３３に記載の半導体ウェーハ製造方法。
  35. 前記ＩＤマークを形成するステップで形成した前記ＩＤマークが誤りＩＤマークであった場合、
    レーザ照射によって前記誤りＩＤマークを認識不能にするステップと、
    前記第１及び第３の窪みの少なくとも一方に新たなＩＤマークを形成するステップ
    とを更に含むことを特徴とする請求項３３又は３４に記載の半導体ウェーハ製造方法。
JP2003092737A 2002-10-21 2003-03-28 半導体ウェーハ及び半導体ウェーハ製造方法 Expired - Fee Related JP4034682B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003092737A JP4034682B2 (ja) 2002-10-21 2003-03-28 半導体ウェーハ及び半導体ウェーハ製造方法
TW092129014A TWI233632B (en) 2002-10-21 2003-10-20 Semiconductor wafer and manufacturing method for the same
US10/687,705 US7015566B2 (en) 2002-10-21 2003-10-20 Semiconductor wafer and a method for manufacturing a semiconductor wafer
US11/077,039 US7268053B2 (en) 2002-10-21 2005-03-11 Semiconductor wafer and a method for manufacturing a semiconductor wafer
US11/319,545 US7253500B2 (en) 2002-10-21 2005-12-29 Semiconductor wafer and a method for manufacturing a semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002305330 2002-10-21
JP2003092737A JP4034682B2 (ja) 2002-10-21 2003-03-28 半導体ウェーハ及び半導体ウェーハ製造方法

Publications (2)

Publication Number Publication Date
JP2004200635A JP2004200635A (ja) 2004-07-15
JP4034682B2 true JP4034682B2 (ja) 2008-01-16

Family

ID=32684163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003092737A Expired - Fee Related JP4034682B2 (ja) 2002-10-21 2003-03-28 半導体ウェーハ及び半導体ウェーハ製造方法

Country Status (3)

Country Link
US (3) US7015566B2 (ja)
JP (1) JP4034682B2 (ja)
TW (1) TWI233632B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7786551B2 (en) * 2005-09-16 2010-08-31 Stats Chippac Ltd. Integrated circuit system with wafer trimming
TWI293194B (en) * 2005-12-16 2008-02-01 Promos Technologies Inc Structure analysis method of deep trench
JP2008084918A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 半導体装置のマーク形成方法
CN101720438A (zh) * 2007-07-03 2010-06-02 株式会社爱德万测试 探针、探针卡及探针的制造方法
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2009283617A (ja) * 2008-05-21 2009-12-03 Sumco Corp 半導体ウェーハ
JP2009283615A (ja) * 2008-05-21 2009-12-03 Sumco Corp 半導体ウェーハ
JP2010092975A (ja) * 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
JP5315913B2 (ja) * 2008-10-10 2013-10-16 株式会社ニコン 積層半導体装置の製造方法
JP5293074B2 (ja) * 2008-10-20 2013-09-18 日立電線株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法
JP2010141124A (ja) 2008-12-11 2010-06-24 Sumitomo Electric Ind Ltd 基板および基板の製造方法
WO2010138764A2 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
GB2483430B (en) * 2010-08-27 2014-08-20 Disco Corp Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer
US8570514B2 (en) * 2011-06-20 2013-10-29 Kla-Tencor Corporation Optical system polarizer calibration
KR20130026883A (ko) * 2011-09-06 2013-03-14 삼성전자주식회사 전자 장치 및 그 외부 심볼 제작 방법
CN102769068B (zh) * 2012-05-09 2015-12-16 镇江环太硅科技有限公司 太阳能电池用多晶硅片的编码方法
JP2013191893A (ja) * 2013-07-02 2013-09-26 Nikon Corp 積層半導体装置の製造方法
KR102185659B1 (ko) * 2014-02-11 2020-12-03 삼성전자주식회사 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
KR102468793B1 (ko) * 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
JP6802672B2 (ja) * 2016-08-31 2020-12-16 太陽誘電株式会社 受動電子部品
US10643951B2 (en) * 2017-07-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mini identification mark in die-less region of semiconductor wafer
US11132787B2 (en) * 2018-07-09 2021-09-28 Instrumental, Inc. Method for monitoring manufacture of assembly units
WO2023069463A1 (en) * 2021-10-20 2023-04-27 Lam Research Corporation Adaptive positioning systems and routines using an autocalibration wafer and a calibration wafer with cutouts

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207621A (ja) 1982-05-28 1983-12-03 Hitachi Ltd 半導体ウエ−ハ
JPH0963938A (ja) 1995-08-29 1997-03-07 Hitachi Ltd 半導体製造方法および装置
JPH10256105A (ja) 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JP3242632B2 (ja) 1998-11-25 2001-12-25 株式会社小松製作所 レーザビームによる微小ドットマーク形態、そのマーキング方法
JP4109371B2 (ja) 1999-01-28 2008-07-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハ
JP2001101337A (ja) 1999-07-26 2001-04-13 Komatsu Ltd ドットマークの読取り装置と読取り方法
JP2001118757A (ja) 1999-10-20 2001-04-27 Komatsu Ltd 微小ドットマークを有する半導体基材
FR2802213B1 (fr) 1999-12-14 2003-11-28 Univ Aix Marseille Ii Bacterie "rickettsia pulicis" methode d'isolement en culture et de diagnostic serologique
TW587332B (en) * 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
JP4614502B2 (ja) 2000-06-08 2011-01-19 株式会社東芝 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法

Also Published As

Publication number Publication date
US7253500B2 (en) 2007-08-07
US20060118916A1 (en) 2006-06-08
TWI233632B (en) 2005-06-01
US20050167857A1 (en) 2005-08-04
TW200425256A (en) 2004-11-16
US20040129940A1 (en) 2004-07-08
JP2004200635A (ja) 2004-07-15
US7268053B2 (en) 2007-09-11
US7015566B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
JP4034682B2 (ja) 半導体ウェーハ及び半導体ウェーハ製造方法
TWI409233B (zh) The brittle material is a scribing wheel, a scribing method using the scribing wheel and a scribing device, and a scribing tool
KR101548397B1 (ko) 가공대상물 절단방법
US6777820B2 (en) Semiconductor wafer
KR102185659B1 (ko) 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
US20040164061A1 (en) Finishing machine using laser beam
WO2014030520A1 (ja) 加工対象物切断方法
US7396780B2 (en) Method for laser processing of wafer
TW201304067A (zh) 使用具有電漿蝕刻之混合式電流雷射劃線製程的晶圓切割
US8164753B2 (en) Alignment mark arrangement and alignment mark structure
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP4799465B2 (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
KR102587182B1 (ko) 판상물의 가공 방법
CN109148260B (zh) 激光标记的刻印方法、带激光标记的硅晶片及其制造方法
JP5034634B2 (ja) パターン形成体の製造方法
JP2001230165A (ja) 半導体装置及びその製造方法
CN115871116A (zh) 碳化硅半导体晶圆的切割
JPS6045011A (ja) 半導体ウエ−ハ及びその製造方法
JP2001219386A (ja) レーザマーク付き半導体ウエーハ製造方法
US20060099774A1 (en) Method of laser processing a gallium nitride substrate
JP2020141070A (ja) レーザーによる半導体基板上の被膜除去方法及び被膜除去装置
JP2020141069A (ja) 半導体基板の分断方法及び分断装置
JPH1197798A (ja) Ｉｉｉ−ｖ族半導体レーザ用基板およびその製造方法
JPH04199659A (ja) 半導体装置の製造方法
JP2005012059A (ja) 半導体ウエーハ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees