KR102185659B1 - 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 - Google Patents
웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 Download PDFInfo
- Publication number
- KR102185659B1 KR102185659B1 KR1020140015631A KR20140015631A KR102185659B1 KR 102185659 B1 KR102185659 B1 KR 102185659B1 KR 1020140015631 A KR1020140015631 A KR 1020140015631A KR 20140015631 A KR20140015631 A KR 20140015631A KR 102185659 B1 KR102185659 B1 KR 102185659B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- mark
- depth
- laser
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼를 제공한다. 이 방법에서는 표면 연마를 하기 전에 결정방위를 나타내는 깊은 제 1 레이저 마크를 최소의 갯수로 형성하고 표면 연마 후에 웨이퍼 정보를 나타내는 상기 제 1 레이저 마크보다 얕은 제 2 레이저 마크를 형성한다.
Description
본 발명은 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼에 관한 것이다.
일반적으로 반도체 소자를 제작하기 위한 반도체 웨이퍼는 먼저, 초크랄스키(Czozhralski) 방법으로 형성한 반도체 단결정 잉곳을 슬라이싱(slicing)한 후, 가장자리 그라인딩(grinding)과 표면 연마(polishing)와 같은 공정들을 거쳐 형성된다. 이후, 반도체 웨이퍼에 여러 공정을 실시하여 반도체 칩을 제조한다. 이때 반도체 제조 공정이 효과적으로 진행되기 위해서는 다수의 반도체 웨이퍼들이 고정된 방향에 미리 배열되거나 위치되도록 하는 것이 필요하다. 따라서, 반도체 웨이퍼의 결정 격자 방향 및 반도체 웨이퍼 정렬(align)을 위한 기준점으로서 반도체 웨이퍼에 플랫존(flat zone)을 형성한 플랫형 웨이퍼 또는 반도체 웨이퍼의 외주 중 일부에 노치(notch)를 형성한 노치형 웨이퍼가 있다. 그러나 이런 플랫존이나 노치에 의해 반도체 칩이 형성될 영역이 줄어들며, 박막 증착 공정에서 디펙(defect)이나 파티클(particle) 문제가 유발될 수 있다.
본 발명이 해결하고자 하는 과제는 공정불량을 유발하지 않는 레이저 마크를 포함하는 웨이퍼의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 공정 불량을 유발하지 않는 레이저 마크를 포함하는 웨이퍼를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 웨이퍼의 제조 방법은, 결정 방위를 아는 웨이퍼를 준비하는 단계; 상기 웨이퍼에 제 1 깊이의 제 1 마크를 적어도 하나 형성하는 단계; 상기 웨이퍼의 표면을 연마하는 단계; 및 상기 웨이퍼에 상기 제 1 깊이보다 얕은 제 2 깊이의 제 2 마크를 적어도 하나 형성하는 단계를 포함한다.
상기 웨이퍼의 표면을 연마하는 단계는 상기 제 1 마크가 형성된 표면을 상기 제 1 깊이보다 작은 제 1 두께로 제거하는 단계를 포함할 수 있다.
상기 제 2 마크는 상기 제 1 마크보다 이격되도록 형성될 수 있다.
일 예에 있어서, 상기 제 2 깊이는 상기 제 1 깊이에서 상기 제 1 두께를 뺀 값보다 크며, 상기 웨이퍼의 표면을 2차 연마하여 상기 제 1 마크를 제거하되 상기 제 2 마크를 남기는 단계를 더 포함할 수 있다.
상기 웨이퍼는 전면, 후면 및 측면을 포함하되, 상기 제 1 마크와 상기 제 2 마크는 각각 상기 전면, 후면 및 측면 중 적어도 하나에 형성될 수 있다.
다른 예에 있어서, 상기 제 1 마크는 상기 웨이퍼의 후면에 형성되고, 상기 제 2 마크는 상기 웨이퍼의 전면에 형성되고, 상기 웨이퍼의 표면을 연마하는 단계는, 상기 웨이퍼의 전면과 후면을 연마하는 단계를 포함할 수 있다.
상기 방법은, 상기 제 2 마크를 형성한 후에, 상기 제 1 마크를 제거하는 단계를 더 포함할 수 있다.
상기 방법은, 상기 제 2 마크를 형성하는 단계 후에, 상기 웨이퍼를 세정하는 단계를 더 포함할 수 있다.
바람직하게는 상기 제 1 깊이는 5㎛ 보다 크며, 상기 제 2 깊이는 5㎛ 이하일 수 있다.
또 다른 예에 있어서, 상기 제 2 마크는 상기 제 1 마크와 평면적으로 중첩되도록 형성될 수 있다.
상기 제 1 마크는 제 1 레이저 마킹에 의해 형성되며, 상기 제 2 마크는 제 2 레이저 마킹에 의해 형성될 수 있다.
상기 제 1 마크는 상기 웨이퍼의 결정방위에 대응되는 위치에 형성될 수 있다.
상기 제 2 마크는 상기 웨이퍼의 정보를 나타내기 위해 형성될 수 있다.
상기 제 1 마크는 상기 웨이퍼의 표면을 연마하기 전에 형성되며, 상기 제 2 마크는 상기 웨이퍼의 표면을 연마한 후에 형성될 수 있다.
일 예에 있어서, 상기 결정 방위를 아는 웨이퍼를 준비하는 단계는, 반도체 단결정 잉곳을 형성하는 단계; X선 회절법으로 상기 반도체 단결정 잉곳의 결정방위를 알아내는 단계; 상기 결정 방위에 대응되는 위치의 상기 반도체 단결정 잉곳의 외벽에 플랫존이나 노치를 형성하는 단계; 및 상기 반도체 단결정 잉곳을 웨이퍼 단위로 절단하는 단계를 포함할 수 있다.
다른 예에 있어서, 상기 결정 방위를 아는 웨이퍼를 준비하는 단계는, 반도체 단결정 잉곳을 형성하는 단계; X선 회절법으로 상기 반도체 단결정 잉곳의 결정방위를 알아내는 단계; 상기 결정 방위에 대응되는 위치의 상기 반도체 단결정 잉곳의 외벽에 서포트를 부착하는 단계; 및 상기 반도체 단결정 잉곳과 상기 서포트를 웨이퍼 단위로 절단하는 단계를 포함할 수 있다.
또 다른 예에 있어서, 상기 결정 방위를 아는 웨이퍼를 준비하는 단계는, 반도체 단결정 잉곳을 형성하는 단계; 상기 반도체 단결정 잉곳을 웨이퍼 단위로 절단하는 단계; 및 X선 회절법으로 상기 웨이퍼의 결정방위를 알아내는 단계를 포함할 수 있다.
상기 방법은, 상기 제 1 깊이보다 얕은 깊이로 상기 웨이퍼에 제 3 마크를 형성하는 단계를 더 포함할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 웨이퍼는, 서로 깊이가 다른 제 1 마크와 제 2 마크를 포함한다.
상기 제 1 마크와 상기 제 2 마크의 깊이 차이는 바람직하게는 10㎛ 이상일 수 있다.
상기 제 1 마크와 상기 제 2 마크는 각각 상기 웨이퍼의 전면, 하부면 및 측면 중 적어도 하나에 배치될 수 있다.
일 예에 있어서, 상기 웨이퍼는 상기 제 1 마크와 상기 제 2 마크가 배치되는 마크 영역을 포함하며, 상기 제 1 마크와 상기 제 2 마크는 복수개로 배치되어 평면적으로 문자, 기호, 일련번호, QR(Quick Respose)코드, 또는 바코드(bar code)의 형태를 구성할 수 있다. 이때 상기 제 1 마크들은 상기 제 2 마크들 보다 깊으며, 이웃하는 상기 제 1 마크들 간의 간격은 이웃하는 상기 제 2 마크들 간의 간격보다 넓을 수 있다.
상기 웨이퍼는 노치(notch)나 플랫존(flat zone)을 포함하지 않을 수 있다.
상기 제 1 마크는 상기 제 2 마크 보다 깊으며, 상기 제 2 마크는 5㎛ 이하의 깊이를 가질 수 있다.
다른 예에 있어서, 상기 제 2 마크는 복수개로 배치되어 평면적으로 문자, 기호, 일련번호, QR(Quick Respose)코드, 또는 바코드(bar code)의 형태를 구성할 수 있다.
본 발명의 일 예에 따른 웨이퍼는 5㎛ 이하의 깊이를 가지는 적어도 하나의 제 1 마크를 포함한다. 상기 웨이퍼는 상기 제 1 마크보다 깊은 제 2 마크를 더 포함할 수 있다.
본 발명의 일 예에 따른 웨이퍼의 제조 방법에서는 표면 연마를 하기 전에 결정방위를 나타내는 깊은 제 1 마크를 최소의 갯수로 형성하고 표면 연마 후에 웨이퍼 정보를 나타내는 상기 제 1 마크보다 얕은 제 2 마크를 형성한다. 상기 제 2 마크는 5㎛ 이하의 깊이를 가진다. 이로써 상기 웨이퍼에는 5㎛ 보다 큰 제 1 마크가 없거나 최소의 갯수로 존재하므로 후속의 반도체 제조 공정에서, 깊은 제 1 마크에 의한 웨이퍼의 깨짐, 디펙(defect) 또는 파티클(particle) 등과 같은 공정 불량을 방지할 수 있다.
도 1은 본 발명의 일 예에 따른 웨이퍼 제조 방법을 나타내는 순서도이다.
도 2a 및 도 2b는 본 발명의 일 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 2c는 엣지 그라인딩(edge grinding) 공정 후의 웨이퍼의 단면도이다.
도 3a 및 도 3b는 본 발명의 다른 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 4a 및 도 4b는 본 발명의 다른 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따라 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따라 제조된 웨이퍼의 평면도들이다.
도 7a 내지 도 7c는 본 발명의 레이저 마크들로 구성된 문자들의 평면도들을 나타낸다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따라 제조된 웨이퍼의 평면도들이다.
도 9a 및 도 10a는 본 발명의 예들에 따른 일련번호들을 나타낸다.
도 9b 및 도 10b는 본 발명의 예들에 따른 QR 코드들을 나타낸다.
도 9c 및 도 9d는 본 발명의 일 예에 따른 바코드들을 나타낸다.
도 11a 내지 11d는 본 발명의 다른 실시예에 따라 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 12a 내지 12e는 본 발명의 또 다른 실시예에 따라 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 13은 본 발명의 또 다른 실시예에 따른 웨이퍼의 부분 단면도를 나타낸다.
도 14a 내지 도 14c는 본 발명의 또 다른 실시예들에 따른 웨이퍼의 단면도들을 나타낸다.
도 2a 및 도 2b는 본 발명의 일 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 2c는 엣지 그라인딩(edge grinding) 공정 후의 웨이퍼의 단면도이다.
도 3a 및 도 3b는 본 발명의 다른 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 4a 및 도 4b는 본 발명의 다른 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따라 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따라 제조된 웨이퍼의 평면도들이다.
도 7a 내지 도 7c는 본 발명의 레이저 마크들로 구성된 문자들의 평면도들을 나타낸다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따라 제조된 웨이퍼의 평면도들이다.
도 9a 및 도 10a는 본 발명의 예들에 따른 일련번호들을 나타낸다.
도 9b 및 도 10b는 본 발명의 예들에 따른 QR 코드들을 나타낸다.
도 9c 및 도 9d는 본 발명의 일 예에 따른 바코드들을 나타낸다.
도 11a 내지 11d는 본 발명의 다른 실시예에 따라 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 12a 내지 12e는 본 발명의 또 다른 실시예에 따라 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 13은 본 발명의 또 다른 실시예에 따른 웨이퍼의 부분 단면도를 나타낸다.
도 14a 내지 도 14c는 본 발명의 또 다른 실시예들에 따른 웨이퍼의 단면도들을 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 예에 따른 웨이퍼 제조 방법을 나타내는 순서도이다.
도 1을 참조하여, 본 발명에 따른 웨이퍼 제조 방법은 먼저 결정 방위를 아는 웨이퍼를 준비한다(S10). 상기 웨이퍼에 제 1 깊이의 제 1 레이저 마크를 적어도 하나 형성한다(S20). 상기 웨이퍼의 표면을 연마한다(S30). 그리고 상기 웨이퍼에 상기 제 1 깊이보다 얕은 제 2 깊이의 제 2 레이저 마크를 적어도 하나 형성한다(S40). 상기 제 1 레이저 마크는 제 1 마크로도 명명될 수 있다. 상기 제 2 레이저 마크는 제 2 마크로도 명명될 수 있다.
상기 웨이퍼의 결정 방위를 알고 표시하는 방법에 따라 상기 웨이퍼의 표면을 연마하는 단계(S30) 전까지의 과정은 세부적으로 다를 수 있다.
먼저, 상기 웨이퍼에는 플랫존이나 노치를 이용하여 결정방위를 표시할 수 있다.
도 2a 및 도 2b는 본 발명의 일 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다. 도 2c는 엣지 그라인딩(edge grinding) 공정 후의 웨이퍼의 단면도이다.
도 2a를 참조하여, 초크랄스키(Czozhralski) 방법으로 반도체 단결정 잉곳(1)을 형성한다. 상기 반도체 단결정 잉곳(1)의 원뿔 모양의 양 단부를 잘라 원기둥 형태로 만든다. X선 회절법 등의 방법으로 상기 반도체 단결정 잉곳(1)의 결정 방위를 알아낼 수 있다. 이렇게 알아낸 상기 반도체 단결정 잉곳(1)의 결정 방위를 나타내기 위하여 상기 반도체 단결정 잉곳(1)의 일부 외벽을 따라 플랫존 또는 노치(5)를 형성할 수 있다. 상기 노치(5)는 예를 들면 [011] 결정 방위 상에 형성될 수 있다.
도 2b를 참조하여, 상기 반도체 단결정 잉곳(1)을 웨이퍼(10) 단위로 자른다(slice). 절단 방법으로는 박판의 외주 부분에 다이아몬드 입자를 고착시켜 단결정 잉곳을 절단하는 ODS(Out Diameter Saw) 방식, 도넛형의 박판의 내주에 다이아몬드 입자를 고착시켜 단결정 잉곳을 절단하는 IDS(Inner Diameter Saw) 방식, 및 피아노 선 또는 고장력 와이어를 빠른 속도로 주행시키면서 그 와이어에 슬러리 용액을 분사하면서 와이어에 묻은 슬러리와 단결정 잉곳의 마찰에 의해 잉곳을 절단하는 WS(Wire Saw) 방식 등이 있다. 상기 웨이퍼(10)의 상/하부면에는 예를 들면 [100] 결정면이 노출될 수 있다.
도 2c를 참조하여, 엣지 그라인딩(edge grinding) 공정을 진행하여 상기 플랫 존이나 노치(5)가 형성된 웨이퍼(10)의 외주면을 둥글게 연마할 수 있다. 후속으로 상기 웨이퍼(10)에 상기 제 1 레이저 마크를 형성한다(S20).
그러나 이런 플랫존이나 노치(5)에 의해 반도체 칩이 형성될 영역이 줄어들며, 박막 증착 공정에서 디펙(defect)이나 파티클(particle) 문제가 유발될 수 있으므로, 플랫존이나 노치를 형성하지 않을 수 있다. 이러한 방법 중 하나를 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 다른 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
도 3a를 참조하여, 상기 반도체 단결정 잉곳(1)의 결정 방위를 조사한 후에, 이를 나타내기 위해 상기 반도체 단결정 잉곳(1)의 일부 외벽을 따라 서포트(6)를 부착시킨다. 예를 들면 상기 서포트(6)의 중심이 상기 반도체 단결정 잉곳(1)의 [011] 결정 방위 상에 위치하도록 부착될 수 있다. 상기 서포트(6)는 예를 들면 탄화규소(SiC)로 형성될 수 있다.
도 3b를 참조하여, 상기 서포트(6)를 부착시킨 후에 상기 반도체 단결정 잉곳(1)을 웨이퍼(10) 단위로 절단한다. 상기 웨이퍼(10)의 상/하부면에는 예를 들면 [100] 결정면이 노출될 수 있다. 이때 상기 서포트(6)도 같이 잘려 서포트 조각(6a)이 될 수 있다. 그리고 상기 서포트 조각(6a)이 부착된 상태에서 상기 웨이퍼(10)에 상기 제 1 레이저 마크를 형성한다(S20). 그리고 상기 서포트 조각(6a)을 제거하고, 엣지 그라인딩(edge grinding) 공정을 진행하여 상기 웨이퍼(10)의 외주면을 둥글게 한다.
도 4a 및 도 4b는 본 발명의 다른 예에 따른 웨이퍼 제조 과정의 일부를 나타내는 사시도들이다.
상기 플랫존이나 노치(5)를 형성하지 않는 경우 다른 방법으로, 도 4a 및 도 4b를 참조하여, 반도체 단결정 잉곳(1)을 형성한 후에 바로 웨이퍼(10) 단위로 절단한다. 이때 상기 웨이퍼(10)의 상/하부면에는 예를 들면 [100] 결정면이 노출될 수 있다. 엣지 그라인딩(edge grinding) 공정을 진행하여 상기 웨이퍼(10)의 외주면을 둥글게 한다. 그리고 낱장의 웨이퍼(10)에 대해 X선 회절법 등으로 결정 방위를 알아낸 직후 바로 상기 웨이퍼(10)의 표면에 제 1 레이저 마크를 형성한다(S20). 예를 들면 상기 제 1 레이저 마크(M1)는 상기 웨이퍼(10)의 중심으로부터 [011] 결정 방위 선 상에 위치하도록 형성될 수 있다. 이러한 작업은 낱장의 웨이퍼들(10)에 대해 일일이 행해질 수 있다.
상기 제 1 레이저 마크의 제 1 깊이는 5 ㎛보다 클 수 있다. 상기 제 1 레이저 마크는 하드 레이저 마킹(hard laser marking)으로 형성될 수 있다. 상기 제 1 레이저 마크는 상기 웨이퍼(10)의 전면, 후면 및 측면 중 적어도 한 곳에 위치할 수 있다. 상기 제 1 레이저 마크는 결정 방위를 나타내는 역할을 할 수 있다.
상기 플랫존이나 노치가 형성된 경우, 상기 플랫존이나 노치의 문제점을 없애기 위해, 상기 제 1 레이저 마크를 형성한 후에 엣지 그라인딩(edge grinding) 공정을 추가로 진행하여 상기 플랫존이나 노치를 제거할 수도 있다. 또는 엣지 그라인딩 공정은 모두 상기 표면 연마 공정 후에 진행될 수도 있다.
상기 표면 연마(polishing) 공정(S30)은 상기 웨이퍼(10)의 전면과 후면 모두에 대하여 진행될 수 있다. 상기 표면 연마 공정은 연마 패드 위에 연마 슬러리를 공급하면서 웨이퍼를 캐리어로 고정시킨 상태에서 웨이퍼를 상기 연마 패드의 표면에 마찰시킨다. 상기 표면 연마 공정으로 상기 웨이퍼(10)의 두께가 얇아질 수 있다. 상기 표면 연마 공정은 상기 웨이퍼 단위로 자르는 과정에서 발생된 웨이퍼의 두께 편차를 최소화하고 고 평탄도의 웨이퍼를 제조하기 위함이다.
상기 제 2 레이저 마크의 제 2 깊이는 5 ㎛이하일 수 있다. 상기 제 2 레이저 마크는 소프트 레이저 마킹(soft laser marking)으로 형성될 수 있다. 상기 제 2 레이저 마크는 상기 웨이퍼(10)의 전면, 후면 및 측면 중 적어도 한 곳에 위치할 수 있다. 상기 제 2 레이저 마크는 상기 제 1 레이저 마크와 중첩될 수도 있다. 상기 제 2 레이저 마크는 웨이퍼 정보를 나타내는 문자, 기호, 일련번호, QR(Quick Respose)코드, 또는 바코드(bar code)의 형태를 구성할 수 있다. 상기 제 2 레이저 마크로 결정 방위를 나타낼 수도 있다.
상기 제 2 레이저 마크를 형성한(S40) 후에 상기 제 1 레이저 마크를 제거할 수도 있다. 상기 제 2 레이저 마크를 형성한 후에 세정 공정을 진행한다.
다음은 보다 구체적인 실시예들에 관해 설명하기로 한다. 이하 실시예들에서는 도 1의 제 2 단계(S20) 부터 제 4 단계(S40)까지를 보다 구체적으로 설명하기로 한다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 5a를 참조하면, 웨이퍼(10)는 서로 대향되는 제 1 면(11a)과 제 2 면(11b)을 포함한다. 상기 웨이퍼(10)는 제 1 영역(A)과 제 2 영역(B)을 포함한다. 상기 제 1 면(11a)과 상기 제 2 면(11b) 중 하나는 전면이고 다른 하나는 후면에 해당될 수 있다. 상기 웨이퍼(10)의 결정방위는 위에서 설명한 방법으로 이미 조사된 상태이다.
도 5b를 참조하면, 상기 웨이퍼(10)의 결정방위를 나타내도록 상기 웨이퍼(10)에 제 1 레이저 마크(M1)를 형성한다. 예를 들면 상기 레이저 마크(M1)는 상기 웨이퍼(10)의 중심으로부터 [011] 결정 방위 선 상에 위치하도록 형성될 수 있다. 또는 상기 제 1 레이저 마크(M1)는 상기 노치(5)나 서포트 조각(6a)의 중심으로부터 소정 각도 회전된 위치에 형성될 수 있다. 상기 제 1 레이저 마크(M1)의 위치에 의해 상기 웨이퍼(10)의 결정 방위를 알 수 있다.
상기 제 1 레이저 마크(M1)는 제 1 영역(A)에 형성되며 상기 제 1 면(11a)에 인접하도록 형성될 수 있다. 상기 제 1 레이저 마크(M1)는 제 1 레이저 발생기(13)를 이용하여 형성될 수 있다. 상기 제 1 레이저 발생기(13)는 하드 레이저 마킹에 해당하는 에너지의 레이저 빔을 발생시킬 수 있다. 상기 제 1 레이저 마크(M1)는 제 1 깊이(D1)로 형성된다. 상기 제 1 깊이(D1)은 바람직하게는 5㎛보다 크며 더욱 바람직하게는 45㎛이상이다. 상기 제 1 레이저 마크(M1)는 상기 웨이퍼(10)의 일부를 상기 레이저로 녹이면서 형성되는 것이며 이로써 상기 제 1 레이저 마크(M1)의 주변의 상기 제 1 면(11a)에는 돌출부(P1)가 형성된다. 상기 제 1 레이저 마크(M1)의 갯수는 적어도 1개이며 위치 인식 설비에서 인식할 수 있는 최소의 갯수에 해당될 수 있다.
도 5b 및 도 5c를 참조하면, 표면 연마 공정(S30)을 진행하여 상기 웨이퍼(10)의 상기 제 1 면(11a)에 인접한 부분을 제 1 두께(T1) 만큼 제거한다. 이로써 상기 제 1 레이저 마크(M1)의 깊이는 제 1 잔여 깊이(D1r)로 얕아지게 된다. 상기 제 1 잔여 깊이(D1r)은 바람직하게는 35㎛이상일 수 있다.
도 5d를 참조하면, 상기 웨이퍼(10)에 제 2 레이저 마크(M2)를 형성한다. 상기 제 2 레이저 마크(M2)의 위치는 상기 제 1 레이저 마크(M1)의 위치를 기준으로 결정된다. 상기 제 2 레이저 마크(M2)는 상기 제 2 영역(B)에서 상기 제 1 면(11a)에 인접하도록 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 제 2 레이저 발생기(15)를 이용하여 형성될 수 있다. 상기 제 2 레이저 발생기(15)는 소프트 레이저 마킹에 해당하는 에너지의 레이저 빔을 발생시킬 수 있다. 상기 제 2 레이저 마크(M2)는 제 2 깊이(D2)로 형성된다. 상기 제 2 깊이(D2)은 바람직하게는 5㎛이하이다. 상기 제 2 레이저 발생기(15)는 상기 제 1 레이저 발생기(13)와 동일할 수도 있으며, 이때에는 레이저 발생 조건을 바꿔 사용될 수 있다. 상기 제 2 레이저 마크(M2)는 상기 제 1 레이저 마크(M1)보다 낮은 에너지의 레이저로 형성되므로 상기 돌출부(P1)가 거의 형성되지 않는다. 후속으로 세정 공정을 진행한다.
상기 제 1 레이저 마크(M1)는 도트 패턴으로 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 도트 패턴으로 주로 형성되나 연속적인 라인 패턴으로도 형성될 수 있다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따라 제조된 웨이퍼들의 평면도들을 나타낸다.
도 6a를 참조하면, 본 예에 따른 웨이퍼(10)에서 제 1 레이저 마크(M1)와 제 2 레이저 마크(M2)는 서로 인접하도록 배치될 수 있다. 예를 들면 직각 좌표계(rectangular coordinate)의 밀러 표시법(miller)에 의하여 상기 웨이퍼(10)의 상부면은 [100] 결정면을 노출한다. 상기 제 1 레이저 마크(M1)는 상기 웨이퍼(10)의 중심으로부터 [011] 결정 방위 선상에 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 상기 제 1 레이저 마크(M1)로부터 제 1 각도(α) 만큼 이동된 위치에 형성될 수 있다.
또는 도 6b를 참조하면, 본 예에 따른 웨이퍼(10)에서 제 1 레이저 마크(M1)는 일 단부에 인접하고 제 2 레이저 마크(M2)는 상기 제 1 레이저 마크(M1)와 반대되는 위치의 단부에 인접하도록 배치될 수 있다. 예를 들면 상기 제 1 레이저 마크(M1)는 상기 웨이퍼(10)의 중심으로부터 [011] 결정 방위 선상에 형성되고 상기 제 2 레이저 마크(M2)는 상기 제 1 레이저 마크(M1)로부터 180도 만큼 회전 이동된 위치에 형성될 수 있다.
또는 도 6c를 참조하면, 본 예에 따른 웨이퍼(10)에서 두 개의 제 1 레이저 마크들(M1) 사이에 세 개의 제 2 레이저 마크들(M2)이 나란히 배치될 수 있다.
도 7a 내지 도 7c는 본 발명의 레이저 마크들로 구성된 문자들의 평면도들을 나타낸다.
상기 제 1 레이저 마크(M1)와 상기 제 2 레이저 마크(M2)는 도 7a처럼 알파벳 I자, 도 7b처럼 알파벳 A자 그리고 도 7c처럼 숫자 1과 같이 다양한 문자를 구성할 수 있다. 상기 제 1 레이저 마크(M1)가 두개 이상 존재할 경우 이웃하는 두 개의 제 1 레이저 마크들(M1) 간의 간격은 이웃하는 두 개의 제 2 레이저 마크들(M2) 간의 간격보다 넓다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따라 제조된 웨이퍼의 평면도들이다.도 9a 및 도 10a는 본 발명의 예들에 따른 일련번호들을 나타낸다. 도 9b 및 도 10b는 본 발명의 예들에 따른 QR 코드들을 나타낸다. 도 9c 및 도 9d는 본 발명의 일 예에 따른 바코드들을 나타낸다.
웨이퍼(10)에는 도 8a와 같이 레이저 마크 영역(A1)이 배치될 수 있다. 상기 레이저 마크 영역(A1)에는 상기 제 1 레이저 마크들(M1)과 상기 제 2 레이저 마크들(M2)이 배치되어 도 9a처럼 일련번호나 로트(lot) 번호를 구성하거나 도 9b처럼 QR(Quick Respose)코드 또는 도 9c 및 도 9d처럼 바코드(bar code) 등의 형태를 구성할 수 있다. 상기 제 2 레이저 마크들(M2)은 도 9c처럼 도트 형태 또는 도 9d 처럼 라인 형태로 형성될 수 있다.
또는 도 8b처럼 웨이퍼(10)에 레이저 마크 영역(A1)과 제 1 레이저 마크(M1)은 서로 이격되어 배치될 수도 있다. 상기 레이저 마크 영역(A1)에는 제 2 레이저 마크들(M2)만 배치되어 도 10a처럼 일련번호나 로트(lot) 번호를 구성하거나 도 10b처럼 QR(Quick Respose)코드 등을 구성할 수 있다. 상기 일련번호, QR 코드나 바코드에 의해 상기 웨이퍼의 정보를 인식할 수 있다. 이때 웨이퍼의 정보란 예를 들면 웨이퍼의 제조 년도, 일자, 제조 회사와 같은 제조 이력, 제조 조건, 웨이퍼의 특성, 웨이퍼의 직경, 두께, 면저항, 도핑타입, 로트(lot) 번호 등에 해당될 수 있다.
이와 같이 깊이가 깊은 제 1 레이저 마크(M1)를 최소의 갯수로 형성하고 표면 연마 후에 웨이퍼 정보를 나타내며 상기 제 1 레이저 마크(M1)보다 얕은 제 2 레이저 마크를 형성한다. 상기 제 2 레이저 마크는 5㎛ 이하의 깊이를 가진다. 5㎛ 보다 깊은 제 1 레이저 마크(M1)의 갯수가 많을 수록 표면 연마 공정(S30)에서 상기 캐리어가 상기 웨이퍼를 누르는 압력에 의해 상기 제 1 레이저 마크(M1)를 시작으로 상기 웨이퍼(10)가 깨질 가능성이 커진다. 또한 상기 웨이퍼(10)가 증착, 식각 및 세정과 같은 여러 반도체 제조 공정을 거치면서 이러한 깊은 제 1 레이저 마크(M1) 안에 파티클이 낀다거나 막이 균일하게 형성되지 못하는 등의 여러 공정 불량이 발생할 수 있다. 그러나 상기 제 1 레이저 마크(M1)는 결정 방위를 나타내기 위해 필요하다. 제 2 레이저 마크(M2)는 상대적으로 얕은 깊이를 가지므로 웨이퍼(10)의 깨짐이나 파티클과 같은 공정 불량을 유발하지 않는다. 따라서 본 발명에서는 제 1 레이저 마크(M1)의 갯수를 최소로 형성하고 제 2 레이저 마크들(M2)로 웨이퍼 정보를 나타내므로 공정 불량을 방지할 수 있다.
후속으로 상기 웨이퍼(10)에 대해 반도체 제조 공정을 진행한다. 즉, 상기 웨이퍼(10) 상에 포토레지스트막을 형성하고 노광 공정을 진행하여 포토레지스트 패턴을 형성한다. 최초의 노광 공정에서는 상기 제 2 레이저 마크들(M2)을 인식할 수 있다. 최초의 노광 공정에서 정렬 마크가 형성된다. 반도체 제조 공정을 반복적으로 진행하여 상기 웨이퍼(10) 상에 다층의 막들이 쌓여 상기 제 2 레이저 마크들(M2)을 인식하기 어렵더라도 노광 공정들에서 정렬마크가 계속 형성되므로 웨이퍼(10)의 위치를 인식하는데는 문제가 없다.
상기 제 2 레이저 마크(M2)의 위치에 의해 상기 웨이퍼의 결정방위를 추적할 수도 있다. 또는 상기 제 2 레이저 마크(M2)는 상기 웨이퍼의 결정방위와는 무관하게 단순히 웨이퍼의 정보만을 나타낼 수 있다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 11a를 참조하면, 상기 웨이퍼(10)의 결정방위를 나타내도록 상기 웨이퍼(10)에 제 1 레이저 마크(M1)를 형성한다. 제 1 면(11a)과 제 2 면(11b) 중 하나는 전면이고 다른 하나는 후면에 해당될 수 있다. 상기 제 1 레이저 마크(M1)는 제 1 영역(A)에 형성되며 상기 제 1 면(11a)에 인접하도록 형성될 수 있다. 상기 제 1 레이저 마크(M1)는 하드 레이저 마킹에 해당하는 에너지의 레이저 빔에 의해 형성될 수 있다. 상기 제 1 레이저 마크(M1)는 제 1 깊이(D1)로 형성된다. 상기 제 1 깊이(D1)은 바람직하게는 5㎛보다 크며 더욱 바람직하게는 45㎛이상이다. 상기 제 1 레이저 마크(M1)는 상기 웨이퍼(10)의 일부를 상기 레이저로 녹이면서 형성되는 것이며 이로써 상기 제 1 레이저 마크(M1)의 주변의 상기 제 1 면(11a)에는 돌출부(P1)가 형성된다. 상기 제 1 레이저 마크(M1)의 갯수는 적어도 1개이며 위치 인식 설비에서 인식할 수 있는 최소의 갯수에 해당될 수 있다.
도 11a 및 도 11b를 참조하면, 상기 제 1 면(11a)에 대하여 1차 표면 연마 공정(S30)을 진행하여 상기 웨이퍼(10)의 상기 제 1 면(11a)에 인접한 부분을 제 1 두께(T1) 만큼 제거한다. 이로써 상기 제 1 레이저 마크(M1)의 깊이는 제 1 잔여 깊이(D1r)로 얕아지게 된다. 상기 제 1 잔여 깊이(D1r)는 5㎛보다 작을 수 있다.
도 11c를 참조하면, 상기 웨이퍼(10)에 제 2 레이저 마크(M2)를 형성한다. 상기 제 2 레이저 마크(M2)는 상기 제 2 영역(B)에서 상기 제 1 면(11a)에 인접하도록 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 소프트 레이저 마킹에 해당하는 에너지의 레이저 빔으로 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 제 2 깊이(D2)로 형성된다. 상기 제 2 깊이(D2)은 상기 제 1 잔여 깊이(D1r) 보다는 클 수 있다. 상기 제 2 레이저 마크(M2)는 상기 제 1 레이저 마크(M1)보다 낮은 에너지의 레이저로 형성되므로 상기 돌출부(P1)가 거의 형성되지 않는다.
도 11c 및 도 11d를 참조하면, 상기 제 1 면(11a)에 대하여 2차 표면 연마 공정(S30)을 진행하여 상기 제 1 잔여 깊이(D1r) 보다는 크고 상기 제 2 깊이(D2) 보다는 작은 제 2 두께(T2)의 웨이퍼(10)를 제거한다. 이로써 상기 제 1 레이저 마크(M1)는 제거되고 제 2 잔여 깊이(D2r)에 해당하는 제 2 레이저 마크(M2)만 남게 된다.
이때 상기 제 2 잔여 깊이(D2r)는 5㎛ 이하일 수 있다. 이때 상기 제 2 레이저 마크(M2)는 도 10a 및 도 10b를 참조하여 설명한 바와 같이 다양한 형태를 가질 수 있으며 결정 방위를 나타내는 기능도 할 수 있다.
도 12a 내지 도 12e는 본 발명의 또 다른 실시예에 따른 웨이퍼 제조 방법을 나타내는 단면도들이다.
도 12a를 참조하면, 상기 웨이퍼(10)의 결정방위를 나타내도록 상기 웨이퍼(10)에 제 1 레이저 마크(M1)를 형성한다. 제 1 면(11a)과 제 2 면(11b) 중 하나는 전면이고 다른 하나는 후면에 해당될 수 있다. 상기 제 1 레이저 마크(M1)는 제 1 영역(A)에 형성되며 상기 제 2 면(11b)에 인접하도록 형성될 수 있다. 상기 제 1 레이저 마크(M1)는 하드 레이저 마킹에 해당하는 에너지의 레이저 빔에 의해 형성될 수 있다. 상기 제 1 레이저 마크(M1)는 제 1 깊이(D1)로 형성된다. 상기 제 1 깊이(D1)은 바람직하게는 5㎛보다 크며 더욱 바람직하게는 45㎛이상이다. 상기 제 1 레이저 마크(M1)는 상기 웨이퍼(10)의 일부를 상기 레이저로 녹이면서 형성되는 것이며 이로써 상기 제 1 레이저 마크(M1)의 주변의 상기 제 2 면(11b)에는 돌출부(P1)가 형성된다. 상기 제 1 레이저 마크(M1)의 갯수는 적어도 1개이며 위치 인식 설비에서 인식할 수 있는 최소의 갯수에 해당될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 제 2 면(11b)에 대하여 1차 표면 연마 공정(S30)을 진행하여 상기 웨이퍼(10)의 상기 제 2 면(11b)에 인접한 부분을 제 1 두께(T1) 만큼 제거한다. 이로써 상기 제 1 레이저 마크(M1)의 깊이는 제 1 잔여 깊이(D1r)로 얕아지게 된다.
도 12c를 참조하면, 상기 웨이퍼(10)에 제 2 레이저 마크(M2)를 형성한다. 상기 제 2 레이저 마크(M2)는 상기 제 2 영역(B)에서 상기 제 1 면(11a)에 인접하도록 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 소프트 레이저 마킹에 해당하는 에너지의 레이저 빔으로 형성될 수 있다. 상기 제 2 레이저 마크(M2)는 제 2 깊이(D2)로 형성된다. 상기 제 2 깊이(D2)은 5㎛ 이하일 수 있다. 상기 제 2 레이저 마크(M2)는 상기 제 1 레이저 마크(M1)보다 낮은 에너지의 레이저로 형성되므로 상기 돌출부(P1)가 거의 형성되지 않는다.
도 12d 및 도 12e를 참조하면, 상기 제 2 면(11b)에 대하여 2차 표면 연마 공정(S30)을 진행하여 상기 제 1 잔여 깊이(D1r) 보다는 큰 제 2 두께(T2)의 웨이퍼(10)를 제거한다. 이로써 상기 제 2 면(11b)에서 상기 제 1 레이저 마크(M1)는 제거되고 상기 제 1 면(11a)에서 제 2 레이저 마크(M2)만 남게 된다. 상기 제 2 레이저 마크(M2)는 도 10a 및 도 10b를 참조하여 설명한 바와 같이 다양한 형태를 가질 수 있으며 결정 방위를 나타내는 기능도 할 수 있다.
도 11a 내지 도 11d 및 도 12a 내지 도 12e를 참조하여 설명된 방법으로 제조된 웨이퍼는 제 1 레이저 마크(M1) 없이, 5㎛ 이하의 깊이를 가지는 제 2 레이저 마크(M2)만을 포함한다. 따라서 제 1 레이저 마크(M1)에 의한 웨이퍼의 깨짐, 파티클 등의 문제를 해결할 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 웨이퍼의 부분 단면도를 나타낸다.
도 13을 참조하면, 제 2 레이저 마크(M2)는 도트 형태가 아닌 라인 그루브 형태로 형성될 수 있다. 제 1 레이저 마크(M2)와 제 2 레이저 마크(M1)는 중첩될 수 있다. 도 13은 도 9d의 일부를 잘랐을때의 단면도에 해당될 수 있다.
도 14a 내지 도 14c는 본 발명의 또 다른 실시예들에 따른 웨이퍼의 단면도들을 나타낸다.
도 14a를 참조하면, 제 1 레이저 마크(M1)는 웨이퍼(10)의 측면(11c) 상에 형성되고 제 2 레이저 마크(M2)는 웨이퍼(10)의 제 1 면(11a) 상에 형성될 수 있다. 상기 제 1 레이저 마크(M1)를 측면(11c) 상에 형성한 경우 상기 측면(11c) 상에도 돌출부(P1)이 형성될 수 있다. 상기 돌출부(P1)를 제거하기 위해 엣지 그라인딩(edge grinding) 공정을 추가로 진행할 수도 있다.
또는 도 14b를 참조하면, 제 1 레이저 마크(M1)는 웨이퍼(10)의 일 측면(11c) 상에 형성되고 제 2 레이저 마크(M2)는 웨이퍼(10)의 다른 측면(11c) 상에 형성될 수 있다.
또는 도 14b를 참조하면, 제 1 레이저 마크(M1)와 제 2 레이저 마크(M2)는 웨이퍼(10)의 같은 측면(11c) 상에 형성될 수 있다.
이와 같이 설명한 방법들로 제조된 본 발명의 웨이퍼 상에 추가로 제 3 레이저 마크들을 형성할 수 있다. 이때 상기 제 3 레이저 마크들은, 상기 제 2 레이저 마크(M2)가 나타내는 웨이퍼 정보와는 다른 웨이퍼 정보를 나타내기 위한, 추가적인 일련번호, 바코드, QR 코드등을 구성할 수 있다. 이때 상기 제 3 레이저 마크들도 상기 제 1 레이저 마크(M1) 보다는 얕은 깊이로 형성되며 바람직하게는 5㎛ 이내로 형성될 수 있다.
1: 반도체 단결정 잉곳
5: 노치
10: 웨이퍼
6: 서포트
6a: 서포트 조각
11a: 제 1 면
11b: 제 2 면
11c: 측면
A: 제 1 영역
B: 제 2 영역
M1: 제 1 레이저 마크
M2: 제 2 레이저 마크
13, 15: 레이저 발생기
5: 노치
10: 웨이퍼
6: 서포트
6a: 서포트 조각
11a: 제 1 면
11b: 제 2 면
11c: 측면
A: 제 1 영역
B: 제 2 영역
M1: 제 1 레이저 마크
M2: 제 2 레이저 마크
13, 15: 레이저 발생기
Claims (20)
- 결정 방위를 아는 웨이퍼를 준비하는 단계;
상기 웨이퍼에 제 1 깊이의 제 1 마크를 적어도 하나 형성하는 단계;
상기 웨이퍼의 표면을 연마하는 단계;
상기 웨이퍼에 상기 제 1 깊이보다 얕은 제 2 깊이의 제 2 마크를 적어도 하나 형성하는 단계; 및
상기 제 2 마크를 형성한 후에, 상기 제 1 마크를 제거하는 단계를 포함하는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 웨이퍼의 표면을 연마하는 단계는 상기 제 1 마크가 형성된 표면을 상기 제 1 깊이보다 작은 제 1 두께 만큼 제거하는 단계를 포함하는 웨이퍼의 제조 방법. - 제 2 항에 있어서,
상기 제 2 마크는 상기 제 1 마크로부터 이격되도록 형성되는 웨이퍼의 제조 방법. - 제 2 항에 있어서,
상기 제 2 깊이는 상기 제 1 깊이에서 상기 제 1 두께를 뺀 값보다 크며,
상기 제 1 마크를 제거하는 단계는, 상기 웨이퍼의 표면을 2차 연마하여 상기 제 1 마크를 제거하되 상기 제 2 레이저 마크를 남기는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 웨이퍼는 전면, 후면 및 측면을 포함하되,
상기 제 1 마크와 상기 제 2 마크는 각각 상기 전면, 후면 및 측면 중 적어도 하나에 형성되는 웨이퍼의 제조 방법. - 제 1 항에 있어서
상기 제 1 마크는 상기 웨이퍼의 후면에 형성되고, 상기 제 2 마크는 상기 웨이퍼의 전면에 형성되는 웨이퍼의 제조 방법. - 삭제
- 제 1 항에 있어서,
상기 제 2 마크를 형성하는 단계 후에, 상기 웨이퍼를 세정하는 단계를 더 포함하는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 1 깊이는 5㎛ 보다 크며,
상기 제 2 깊이는 5㎛ 이하인 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 2 마크는 상기 제 1 마크와 평면적으로 중첩되도록 형성되는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 1 마크는 제 1 레이저 마킹에 의해 형성되며,
상기 제 2 마크는 제 2 레이저 마킹에 의해 형성되는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 1 마크는 상기 웨이퍼의 결정방위에 대응되는 위치에 형성되는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 2 마크는 상기 웨이퍼의 정보를 나타내기 위해 형성되는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 1 마크는 상기 웨이퍼의 표면을 연마하기 전에 형성되며,
상기 제 2 마크는 상기 웨이퍼의 표면을 연마한 후에 형성되는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 결정 방위를 아는 웨이퍼를 준비하는 단계는,
반도체 단결정 잉곳을 형성하는 단계;
X선 회절법으로 상기 반도체 단결정 잉곳의 결정방위를 알아내는 단계;
상기 결정 방위에 대응되는 위치의 상기 반도체 단결정 잉곳의 외벽에 플랫존이나 노치를 형성하는 단계; 및
상기 반도체 단결정 잉곳을 웨이퍼 단위로 절단하는 단계를 포함하는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 결정 방위를 아는 웨이퍼를 준비하는 단계는,
반도체 단결정 잉곳을 형성하는 단계;
X선 회절법으로 상기 반도체 단결정 잉곳의 결정방위를 알아내는 단계;
상기 결정 방위에 대응되는 위치의 상기 반도체 단결정 잉곳의 외벽에 서포트를 부착하는 단계; 및
상기 반도체 단결정 잉곳과 상기 서포트를 웨이퍼 단위로 절단하는 단계를 포함하는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 결정 방위를 아는 웨이퍼를 준비하는 단계는,
반도체 단결정 잉곳을 형성하는 단계;
상기 반도체 단결정 잉곳을 웨이퍼 단위로 절단하는 단계; 및
X선 회절법으로 상기 웨이퍼의 결정방위를 알아내는 단계를 포함하는 웨이퍼의 제조 방법. - 제 1 항에 있어서,
상기 제 1 깊이보다 얕은 깊이로 상기 웨이퍼에 제 3 마크를 형성하는 단계를 더 포함하는 웨이퍼의 제조 방법. - 제 1 깊이를 가지는 복수개의 제 1 마크들; 및
제 2 깊이를 가지며, 상기 제 1 마크들 사이에 배치되는 적어도 하나의 제 2 마크를 포함하되,
상기 제 1 깊이는 상기 제 2 깊이와 다른 웨이퍼. - 웨이퍼 상면으로부터 제 1 깊이를 가지는 제 1 홈;
상기 제 1 홈의 바닥에 배치되며, 상기 웨이퍼 상면으로부터 제 2 깊이를 가지는 제 2 홈을 포함하며,
상기 제 2 깊이는 상기 제 1 깊이보다 크며,
상기 제 1 홈의 폭은 상기 제 2 홈의 폭보다 넓은 웨이퍼.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140015631A KR102185659B1 (ko) | 2014-02-11 | 2014-02-11 | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 |
| US14/519,788 US9589901B2 (en) | 2014-02-11 | 2014-10-21 | Semiconductor wafers including indications of crystal orientation and methods of forming the same |
| JP2014251672A JP6663160B2 (ja) | 2014-02-11 | 2014-12-12 | ウェハー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140015631A KR102185659B1 (ko) | 2014-02-11 | 2014-02-11 | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150094876A KR20150094876A (ko) | 2015-08-20 |
| KR102185659B1 true KR102185659B1 (ko) | 2020-12-03 |
Family
ID=53775588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140015631A KR102185659B1 (ko) | 2014-02-11 | 2014-02-11 | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9589901B2 (ko) |
| JP (1) | JP6663160B2 (ko) |
| KR (1) | KR102185659B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6007889B2 (ja) * | 2013-12-03 | 2016-10-19 | 信越半導体株式会社 | 面取り加工装置及びノッチレスウェーハの製造方法 |
| US10056395B2 (en) | 2016-03-29 | 2018-08-21 | Macronix International Co., Ltd. | Method of improving localized wafer shape changes |
| JP2017220582A (ja) * | 2016-06-08 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2019029382A (ja) * | 2017-07-25 | 2019-02-21 | 株式会社ディスコ | ウエーハの生成方法およびウエーハ生成装置 |
| JP2019033134A (ja) * | 2017-08-04 | 2019-02-28 | 株式会社ディスコ | ウエーハ生成方法 |
| US10535812B2 (en) * | 2017-09-04 | 2020-01-14 | Rohm Co., Ltd. | Semiconductor device |
| JP7075293B2 (ja) * | 2018-06-22 | 2022-05-25 | 株式会社ディスコ | 被加工物の加工方法 |
| JP6717353B2 (ja) * | 2018-10-22 | 2020-07-01 | 株式会社Sumco | レーザマーク付きシリコンウェーハの製造方法 |
| US11043437B2 (en) | 2019-01-07 | 2021-06-22 | Applied Materials, Inc. | Transparent substrate with light blocking edge exclusion zone |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081190A (ja) * | 2007-09-25 | 2009-04-16 | Shin Etsu Handotai Co Ltd | ２次元コード印字ウェーハ及びその製造方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167426A (ja) * | 1984-02-10 | 1985-08-30 | Nec Corp | 半導体結晶ウエハ− |
| JPH0513290A (ja) * | 1991-07-08 | 1993-01-22 | Nec Kyushu Ltd | 半導体ウエーハ |
| JPH05343319A (ja) * | 1992-06-09 | 1993-12-24 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JPH0714756A (ja) * | 1993-06-22 | 1995-01-17 | Nippon Steel Corp | ウェハ |
| JPH08339946A (ja) * | 1995-02-17 | 1996-12-24 | Mitsubishi Electric Corp | 半導体基板およびその製造方法ならびにその使用方法 |
| JP2943673B2 (ja) | 1995-10-31 | 1999-08-30 | 日本電気株式会社 | 半導体基板の製造装置及び製造方法 |
| KR0147672B1 (ko) * | 1995-11-30 | 1998-08-01 | 김광호 | 웨이퍼를 용이하게 구별하기 위한 라벨 |
| US5932119A (en) | 1996-01-05 | 1999-08-03 | Lazare Kaplan International, Inc. | Laser marking system |
| JPH09223648A (ja) * | 1996-02-14 | 1997-08-26 | Toshiba Corp | 半導体ウェ−ハのマ−キング方法及びマ−キング装置 |
| JPH1070056A (ja) * | 1996-08-26 | 1998-03-10 | Showa Denko Kk | 半導体基板およびその製造方法 |
| JPH10256105A (ja) * | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | レーザマークを付けたウェーハ |
| JP3213563B2 (ja) | 1997-03-11 | 2001-10-02 | 株式会社スーパーシリコン研究所 | ノッチレスウェーハの製造方法 |
| JPH1158043A (ja) | 1997-07-31 | 1999-03-02 | Lsi Logic Corp | レーザ・マーキング方法及び装置 |
| JPH11145017A (ja) * | 1997-11-04 | 1999-05-28 | Oki Electric Ind Co Ltd | ウェハ書き込み方法及びウェハ読み取り方法 |
| JP4109371B2 (ja) | 1999-01-28 | 2008-07-02 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハ |
| US6420792B1 (en) | 1999-09-24 | 2002-07-16 | Texas Instruments Incorporated | Semiconductor wafer edge marking |
| JP2001230165A (ja) * | 1999-12-08 | 2001-08-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7007855B1 (en) * | 2000-03-17 | 2006-03-07 | International Business Machines Corporation | Wafer identification mark |
| JP2002164264A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | ソフトレーザーマーク印字方法及び装置 |
| JP4071476B2 (ja) * | 2001-03-21 | 2008-04-02 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハの製造方法 |
| US7371659B1 (en) | 2001-12-12 | 2008-05-13 | Lsi Logic Corporation | Substrate laser marking |
| JP4034682B2 (ja) * | 2002-10-21 | 2008-01-16 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハ製造方法 |
| KR100509422B1 (ko) * | 2003-01-30 | 2005-08-22 | 동부아남반도체 주식회사 | 반도체 제조 공정 중 정렬 키 패턴 형성방법 |
| US7041578B2 (en) | 2003-07-02 | 2006-05-09 | Texas Instruments Incorporated | Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside |
| US7020582B1 (en) | 2004-04-28 | 2006-03-28 | Altera Corporation | Methods and apparatus for laser marking of integrated circuit faults |
| JP2007103682A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ |
| US8334150B2 (en) | 2005-10-07 | 2012-12-18 | Stats Chippac Ltd. | Wafer level laser marking system for ultra-thin wafers using support tape |
| JP4930081B2 (ja) * | 2006-04-03 | 2012-05-09 | 住友電気工業株式会社 | ＧａＮ結晶基板 |
| KR20080021392A (ko) * | 2006-09-04 | 2008-03-07 | 삼성전자주식회사 | 식별부를 갖는 반도체 웨이퍼 |
| JP2008204976A (ja) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | 半導体ウェハ、半導体装置の製造装置、および半導体装置の製造方法 |
| US8389099B1 (en) * | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
| KR100965216B1 (ko) | 2007-12-26 | 2010-06-22 | 주식회사 동부하이텍 | 웨이퍼에서의 레이저 마킹 방법 |
| TW201002462A (en) | 2008-07-03 | 2010-01-16 | Advanced Semiconductor Eng | Wafer laser-marking method and die fabricated using the same |
| US8129203B2 (en) | 2009-03-18 | 2012-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Auto feedback apparatus for laser marking |
| JP2011023615A (ja) * | 2009-07-17 | 2011-02-03 | Panasonic Corp | 識別マーク |
| JP2011029355A (ja) * | 2009-07-24 | 2011-02-10 | Sumco Corp | レーザマーク付き半導体ウェーハの製造方法 |
| JP2012183549A (ja) * | 2011-03-04 | 2012-09-27 | Mitsubishi Electric Corp | ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ |
| JP5896810B2 (ja) * | 2012-03-30 | 2016-03-30 | オリンパス株式会社 | 半導体装置 |
-
2014
- 2014-02-11 KR KR1020140015631A patent/KR102185659B1/ko active IP Right Grant
- 2014-10-21 US US14/519,788 patent/US9589901B2/en active Active
- 2014-12-12 JP JP2014251672A patent/JP6663160B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081190A (ja) * | 2007-09-25 | 2009-04-16 | Shin Etsu Handotai Co Ltd | ２次元コード印字ウェーハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9589901B2 (en) | 2017-03-07 |
| JP6663160B2 (ja) | 2020-03-11 |
| KR20150094876A (ko) | 2015-08-20 |
| US20150228588A1 (en) | 2015-08-13 |
| JP2015154075A (ja) | 2015-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102185659B1 (ko) | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 | |
| US7268053B2 (en) | Semiconductor wafer and a method for manufacturing a semiconductor wafer | |
| US9716039B2 (en) | Wafer processing method | |
| JP2015133435A (ja) | ウエーハの加工方法 | |
| CN108067746B (zh) | 基板的加工方法 | |
| JP6455166B2 (ja) | 半導体ウエハおよび半導体チップの製造方法 | |
| JP5657946B2 (ja) | 分割方法 | |
| JP5881504B2 (ja) | ウエーハの加工方法 | |
| JP5692195B2 (ja) | 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法 | |
| JP7075293B2 (ja) | 被加工物の加工方法 | |
| US10414685B2 (en) | Substrate processing method | |
| JP2017022422A (ja) | スクライブ方法及びスクライブ装置 | |
| JP2006049419A (ja) | ダイシング方法 | |
| KR20070074937A (ko) | 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 | |
| JP5930840B2 (ja) | 板状物の加工方法 | |
| JP2012243927A (ja) | 半導体ウェハ及びその加工方法 | |
| TW201416205A (zh) | 積層陶瓷基板之分斷方法 | |
| JP6056575B2 (ja) | スクライブ方法及びスクライブ装置 | |
| KR101259005B1 (ko) | 웨이퍼 및 그 가공방법 | |
| JP5886522B2 (ja) | ウェーハ生産方法 | |
| TWI592271B (zh) | Scratch the brittle substrate with the rule of the substrate, the method of characterization and breaking method | |
| US20200223015A1 (en) | Wafer and wafer producing method | |
| KR20100074826A (ko) | 웨이퍼의 레이저 마크 형성 방법 | |
| CN111618439A (zh) | 半导体衬底的切割方法及装置和覆膜除去方法及装置 | |
| JP2020141070A (ja) | レーザーによる半導体基板上の被膜除去方法及び被膜除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |