KR20070074937A - 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 - Google Patents

스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 Download PDF

Info

Publication number
KR20070074937A
KR20070074937A KR1020060003096A KR20060003096A KR20070074937A KR 20070074937 A KR20070074937 A KR 20070074937A KR 1020060003096 A KR1020060003096 A KR 1020060003096A KR 20060003096 A KR20060003096 A KR 20060003096A KR 20070074937 A KR20070074937 A KR 20070074937A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
trench
dicing
semiconductor
scribe lane
Prior art date
Application number
KR1020060003096A
Other languages
English (en)
Inventor
정기권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060003096A priority Critical patent/KR20070074937A/ko
Publication of KR20070074937A publication Critical patent/KR20070074937A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의 다이싱 방법을 개시한다. 본 발명에 의하면, 반도체 웨이퍼의 뒷면을 연마하는 공정을 진행하기 전에 미리 스크라이브 레인을 따라 반도체 웨이퍼에 트렌치를 형성함으로써 반도체 웨이퍼의 뒷면 연마 시 반도체 다이들이 거의 또는 완전히 분리되도록 한다. 따라서 반도체 웨이퍼의 뒷면을 연마한 후 블레이드 커팅에 의한 다이싱 공정을 생략할 수 있어, 블레이드 커팅에 의한 금감, 쪼개짐과 같은 반도체 다이의 손상을 방지할 수 있다. 한편, 트렌치를 미세 패턴의 가공이 가능한 사진 식각 공정에 의하여 형성함으로써 스크라이브 레인의 폭을 줄일 수 있어 반도체 웨이퍼의 다이 집적도를 향상시킬 수 있다.
다이싱, 스크라이브 레인, 트렌치

Description

스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의 다이싱 방법{Method for dicing semiconductor wafer using trench along scribe lane }
도 1은 블레이드를 이용한 반도체 웨이퍼의 다이싱 공정을 보여주는 개념도이다.
도 2a는 블레이드를 이용하여 스크라이브 레인을 따라 잘라진 다이 경계의 평면 사진이다.
도 2b는 블레이드를 이용하여 스크라이브 레인을 따라 잘라진 다이 경계의 단면 사진이다.
도 3a 내지 도 3e는 본 발명에 따라 반도체 웨이퍼를 다이싱하는 방법을 공정 순서대로 보여주는 반도체 웨이퍼의 공정 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 웨이퍼 10': 반도체 다이
11 : 트렌치 20 : 포토레지스트막
21 : 포토레지스트 패턴 30 : 보호 테이프 40 : 다이싱 테이프
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 웨이퍼 상에서 반도체 다이들을 분리해 내는 다이싱(dicing)에 관한 것이다.
반도체 다이들은 이온주입, 증착, 포토리소그래피, 식각 등의 일련의 공정 단계를 거쳐 웨이퍼 상에서 제조된다. 하나의 웨이퍼 상에서 수백 개의 다이들이 동시에 제조되며, 이 다이들은 다이싱을 거쳐 각각의 다이로 분리된 후 조립되어 반도체 장치로 완성된다.
도 1은 블레이드를 이용한 웨이퍼 다이싱 공정을 보여주는 개념도이다. 도 1에 보이는 바와 같이 일반적으로 다이싱은 웨이퍼(1)를 다이(3) 사이의 경계인 스크라이브 레인(미도시:scribe lane)을 따라 고속으로 회전하는 다이아몬드 블레이드(2)로 자름으로써 이루어진다. 위와 같이 블레이드(2)에 의해 웨이퍼(1)를 자르는 것을 웨이퍼 소잉(sawing)이라고 하는데 웨이퍼 소잉은 몇가지 문제를 안고 있다.
도 2a는 블레이드를 이용하여 스크라이브 레인을 따라 잘라진 다이(3) 경계의 평면 사진이고, 도 2b는 블레이드를 이용하여 스크라이브 레인을 따라 잘라진 다이(3) 경계의 단면 사진이다. 도 2a 및 도 2b를 참조하면, 스크라이브 레인을 따라 잘라진 다이(3)의 경계가 울퉁불퉁하고, 다이(3) 경계의 단면에 금(4)이 가 있는 것이 보인다.
반도체 장치의 소형화에 따라 반도체 다이의 두께가 얇아지고, 다이 사이의 간격이 좁아지고 스크라이브 레인의 너비도 줄어들고 있다. 따라서 고속으로 회전 하는 블레이드로 웨이퍼를 자르는 경우 웨이퍼에 기계적인 힘이 가해지는데, 웨이퍼가 얇아지면 이러한 기계적인 힘에 의하여 금, 쪼개짐과 같은 손상을 입기 쉬워진다. 한편, 이러한 손상은 스크라이브 레인으로부터 발생되며 다이 사이의 간격이 좁아지면 칩 내부까지 손상이 일어날 가능성이 커진다.
본 발명의 목적은 웨이퍼의 손상없이 다이를 분리함으로써 반도체 칩의 수율을 향상시킬 수 있고, 좁은 스크라이브 레인과 다이 간격을 갖는 다이에 적용할 수 있는 웨이퍼 다이싱 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼의 다이싱 방법은 반도체 다이가 분리될 스크라이브 레인을 따라 반도체 웨이퍼에 트렌치를 형성하는 단계; 상기 트렌치가 형성된 반도체 웨이퍼의 상면에 보호 테이프를 부착하는 단계; 상기 보호 테이프가 부착된 반도체 웨이퍼의 뒷면을 패키지에 요구되는 소정의 두께로 연마하는 단계; 상기 연마된 반도체 웨이퍼를 다이싱 테이프가 부착된 다이싱 대에 안착하는 단계; 및 상기 반도체 웨이퍼가 안착된 다이싱 대의 다이싱 테이프를 신장하여 반도체 다이를 분리하는 단계를 포함한다.
본 발명에서 상기 트렌치를 형성하는 단계는 상기 반도체 웨이퍼 상에 포토레지스트막를 형성하는 단계; 상기 포토레지스트막를 패터닝하여 상기 스크라이브 레인을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 삼고 상기 반도체 웨이퍼를 식각하여 상기 스크라이브 레인을 따른 소정의 깊이의 트렌치를 형성하는 단계를 포함한다.
상기 트렌치의 깊이는 상기 반도체 웨이퍼의 뒷면을 연마한 후의 상기 반도체 웨이퍼의 두께의 절반 이상이 되도록 상기 트렌치를 형성할 수 있다. 다르게는 상기 트렌치의 깊이는 상기 반도체 웨이퍼의 뒷면을 연마한 후의 상기 반도체 웨이퍼의 두께보다 깊도록 상기 트렌치를 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3a 내지 도 3e는 본 발명에 따라 반도체 웨이퍼를 다이싱하는 방법을 공정 순서대로 보여주는 반도체 웨이퍼의 공정 단면도들이다.
도 3a를 참조하면, 반도체 소자가 형성되어 다이싱될 반도체 웨이퍼(10)에 포토레지스트막(20)을 형성한다.
도 3b를 참조하면, 상기 포토레지스트막(20)을 통상적인 노광, 현상에 의하여 패터닝하여 반도체 다이 사이의 경계가 되는 스크라이브 레인(미도시)이 노출되도록 포토레지스트 패턴(21)을 형성한다.
도 3c를 참조하면, 상기 포토레지스트 패턴(21)을 마스크로 하여 반도체 웨 이퍼(10)을 식각하여 스크라이브 레인을 따라 소정의 깊이를 갖는 트렌치(11)를 형성한다. 반도체 웨이퍼(10)의 뒷면을 연마한 후 다이로 분리될 반도체 웨이퍼(10)의 최종두께가 약 100㎛ 정도라고 하면, 상기 트렌치(11)는 100㎛에 못미치는 두께, 예를 들면 50~80㎛ 두께로 형성할 수 있다. 트렌치(11)의 깊이가 반도체 웨이퍼(10)의 최종 두께보다 얕아도 이후 다리 분리가 가능함을 뒤에서 설명한다. 다르게는 트렌치(11)를 반도체 웨이퍼(10)의 최종 두께보다 깊이 형성할 수 있으며, 이 경우에는 반도체 웨이퍼(10)의 뒷면 연마와 동시에 다이가 분리된다.
도 3d를 참조하면, 스크라이브 레인을 따라 트렌치(11)가 형성된 반도체 웨이퍼(10)의 앞면에 보호 테이프(30)를 부착한다. 상기 보호 테이프(30)는 반도체 웨이퍼(10)의 뒷면을 연마할 때 반도체 소자가 형성된 반도체 웨이퍼(10)의 앞면을 보호한다. 상기 보호 테이프(30)는 투명재질로서 UV를 조사하면 접착력이 감소하여 반도체 웨이퍼(10)로부터 쉽게 떨어질 수 있는 물질을 사용할 수 있다.
도 3e를 참조하면, 보호 테이프(30)가 부착된 반도체 웨이퍼(10)의 뒷면을 연마하여 반도체 웨이퍼(10)가 패키지에 들어갈 최종 다이의 두께를 갖도록 한다. 도 3e에서는 트렌치(11)의 깊이가 반도체 웨이퍼(10)의 연마 후 두께보다 얕으나 트렌치(11)의 깊이를 반도체 웨이퍼(10)의 연마 후 두께보다 깊게 하여 반도체 웨이퍼(10)의 연마에 의해 다이가 완전히 분리되도록 할 수도 있다. 다이가 완전히 분리된 경우라도 반도체 웨이퍼(10)의 앞면에 보호 테이프(30)가 부착되어 있으므로 다이들이 흩어지지 않는다.
도 3f를 참조하면, 연마된 반도체 웨이퍼(10)를 다이싱 테이프(40)가 부착되 어 있는 다이싱 대(미도시)에 안착시켜 반도체 웨이퍼(10)의 뒷면이 다이싱 테이프(40)에 의하여 고정되도록 한다.
도 3g를 참조하면, 다이싱 대에 안착된 반도체 웨이퍼(10)의 앞면의 보호 테이프(30)를 제거한다. 앞에서 설명한 바와 같이 UV를 조사하여 보호 테이프(30)의 접착력을 감소시킨 후 반도체 웨이퍼(10)로부터 보호 테이프(30)를 제거할 수 있다.
도 3h를 참조하면, 반도체 웨이퍼(10)에 부착된 다이싱 테이프(40)를 다이(10')가 배열된 X, Y 방향(미도시)으로 신장하여 다이(10')에 힘을 가함으로써 트렌치(11) 아래에서 연결되어있는 다이(10')들을 분리할 수 있다. 연마된 반도체 웨이퍼(10)의 두께보다 깊은 트렌치(11)에 의하여 다이(10')가 분리되어 있는 경우에는 다이싱 테이프(40)의 신장에 의하여 다이(10') 사이의 간격을 넓힘으로써 다이(10') 피업시 다이(10')들이 부딪쳐 손상되는 것을 방지할 수 있다. 이와 같은 트렌치(11)에 의한 분리된 다이(10')는 분리면이 깨끗하여 다이에 손상이 발생하지 않는다.
이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 반도체 웨이퍼(10)의 뒷면을 연마하는 공정을 진행하기 전에 미리 스크라이브 레인을 따라 반도체 웨이퍼(10)에 트렌치(11)를 형성함으로써 반도체 웨이퍼(10)의 뒷면 연마 시 반도체 다이들이 거의 또는 완전히 분리되도록 한다. 따라서 반도체 웨이퍼(10)의 뒷면을 연마한 후 블레이드 커팅에 의한 다이싱 공정을 생략할 수 있어, 블레이드 커팅에 의한 금감, 쪼개짐과 같은 반도체 다이의 손상을 방지할 수 있다. 한편, 트렌치(11)를 미세 패턴의 가공이 가능한 사진 식각 공정에 의하여 형성함으로써 스크라이브 레인의 폭을 줄일 수 있어 반도체 웨이퍼(10)의 다이 집적도를 향상시킬 수 있다.

Claims (4)

  1. 반도체 다이가 분리될 스크라이브 레인을 따라 반도체 웨이퍼에 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 반도체 웨이퍼의 상면에 보호 테이프를 부착하는 단계;
    상기 보호 테이프가 부착된 반도체 웨이퍼의 뒷면을 패키지에 요구되는 소정의 두께로 연마하는 단계;
    상기 연마된 반도체 웨이퍼를 다이싱 테이프가 부착된 다이싱 대에 안착하는 단계; 및
    상기 반도체 웨이퍼가 안착된 다이싱 대의 다이싱 테이프를 신장하여 반도체 다이를 분리하는 단계를 포함하는 반도체 웨이퍼의 다이싱 방법.
  2. 제1 항에 있어서, 상기 트렌치를 형성하는 단계는 상기 반도체 웨이퍼 상에 포토레지스트막를 형성하는 단계;
    상기 포토레지스트막를 패터닝하여 상기 스크라이브 레인을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 삼고 상기 반도체 웨이퍼를 식각하여 상기 스크라이브 레인을 따른 소정의 깊이의 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 다이싱 방법.
  3. 제2 항에 있어서, 상기 트렌치의 깊이는 상기 반도체 웨이퍼의 뒷면을 연마한 후의 상기 반도체 웨이퍼의 두께의 절반 이상이 되도록 상기 트렌치를 형성하는 것을 특징으로 하는 반도체 웨이퍼의 다이싱 방법.
  4. 제2 항에 있어서, 상기 트렌치의 깊이는 상기 반도체 웨이퍼의 뒷면을 연마한 후의 상기 반도체 웨이퍼의 두께보다 깊도록 상기 트렌치를 형성하는 것을 특징으로 하는 반도체 웨이퍼의 다이싱 방법.
KR1020060003096A 2006-01-11 2006-01-11 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 KR20070074937A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003096A KR20070074937A (ko) 2006-01-11 2006-01-11 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003096A KR20070074937A (ko) 2006-01-11 2006-01-11 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법

Publications (1)

Publication Number Publication Date
KR20070074937A true KR20070074937A (ko) 2007-07-18

Family

ID=38500160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003096A KR20070074937A (ko) 2006-01-11 2006-01-11 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법

Country Status (1)

Country Link
KR (1) KR20070074937A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785990B2 (en) 2008-03-25 2010-08-31 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR101102001B1 (ko) * 2010-03-26 2012-01-02 주식회사 하이닉스반도체 웨이퍼 형성 방법
KR101102684B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN115274424A (zh) * 2022-06-24 2022-11-01 安徽安芯电子科技股份有限公司 半导体晶片切割工艺

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785990B2 (en) 2008-03-25 2010-08-31 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR101102684B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
KR101102001B1 (ko) * 2010-03-26 2012-01-02 주식회사 하이닉스반도체 웨이퍼 형성 방법
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10510604B2 (en) 2015-02-13 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11688639B2 (en) 2015-02-13 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN115274424A (zh) * 2022-06-24 2022-11-01 安徽安芯电子科技股份有限公司 半导体晶片切割工艺
CN115274424B (zh) * 2022-06-24 2024-01-19 安徽安芯电子科技股份有限公司 半导体晶片切割工艺

Similar Documents

Publication Publication Date Title
US6521513B1 (en) Silicon wafer configuration and method for forming same
JP5390769B2 (ja) 極薄ダイおよびその製造方法
JP6704957B2 (ja) 基板加工方法
EP3018702A1 (en) Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus
US20180096892A1 (en) Device wafer processing method
JP5473879B2 (ja) 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
US6887771B2 (en) Semiconductor device and method for fabricating the same
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
CN103021962B (zh) 半导体晶片及其处理方法
US7709295B2 (en) Method of manufacturing semiconductor device
JP2006332078A (ja) 半導体チップの製造方法
JP5509057B2 (ja) 半導体チップの製造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
KR20160054415A (ko) 반도체편의 제조 방법
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
US20230118179A1 (en) Methods of forming semiconductor packages with back side metal
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
CN111490007A (zh) 背面金属光刻法图案化管芯切割系统和相关方法
CN111490008A (zh) 背面金属图案化管芯切割系统和相关方法
US7179720B2 (en) Pre-fabrication scribing
JP2004221423A (ja) 半導体装置の製造方法
JP2015065209A (ja) ウェーハの分割方法
JP2006287271A (ja) 半導体装置の製造方法
JPS6214440A (ja) 半導体ウエハ及びその分割方法
JP2009208136A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination