JP2009208136A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2009208136A
JP2009208136A JP2008055656A JP2008055656A JP2009208136A JP 2009208136 A JP2009208136 A JP 2009208136A JP 2008055656 A JP2008055656 A JP 2008055656A JP 2008055656 A JP2008055656 A JP 2008055656A JP 2009208136 A JP2009208136 A JP 2009208136A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
bonding film
die bonding
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008055656A
Other languages
English (en)
Inventor
Takahiro Kumakawa
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008055656A priority Critical patent/JP2009208136A/ja
Publication of JP2009208136A publication Critical patent/JP2009208136A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することを目的とする。
【解決手段】ダイボンド用フィルム9の加工用レーザ11のエネルギー密度を、ダイボンド用フィルム9の加工閾値より高く、半導体チップ8を構成する材料の加工閾値よりも低くすることにより、ダイボンド用フィルム9の分割に際し、半導体チップ表面及び側面にレーザ11が照射されても、半導体チップ8に影響や、ダメージを与えることなく、容易な加工でダイボンド用フィルム9の分割を行い、完成した半導体チップ8の特性を保持することができる。
【選択図】図1

Description

本発明は、複数の半導体チップに分割された半導体ウェーハの裏面に、ダイボンド用フィルムを貼付けた後、ダイボンド用フィルムを半導体チップの形状に沿ってレーザを用いて分割する工程を備える半導体チップの製造方法に関する。
携帯電話を初めとするモバイル機器において加速している、小型化、軽量化を実現するために、より薄い半導体装置への要求が高まっている。通常、半導体装置の製造方法としては、表面にスクライブレーンで区画された複数の半導体素子が形成された半導体ウェーハの表面に表面保護シートを貼付け、バックグラインド装置により、所定の厚みまで半導体ウェーハを薄く研削した後、表面保護シートを除去、半導体ウェーハ裏面側にダイシングテープを貼付け、高速回転させたダイシングブレードと呼ばれるリング状の砥石によって、スクライブレーンに沿って、半導体ウェーハの表面側から、フルカットすることで、個々の半導体チップを製作している。個々に分割された半導体チップは、ダイボンド工程で、リードフレームなどの支持体にダイボンド材を介して接着される。
しかし、半導体ウェーハをダイシングテープに保持した状態でフルカットを行うと、半導体ウェーハ裏面にはチッピングと呼ばれる微小クラックが発生する。半導体ウェーハの厚みが100μm以上であれば、特にチッピングの影響はないが、例えば、半導体ウェーハの厚みが50μm以下の場合には、チッピングの影響で半導体チップの強度が極端に弱くなり、最悪の場合半導体チップが割れてしまう。そのため、より薄い半導体装置の製造方法としては、近年、先ダイシング工法が提案、実用化されている。
先ダイシング工法とは、表面にスクライブレーンで区画された複数の半導体素子が形成された半導体ウェーハを、スクライブレーンに沿って、あらかじめダイシング装置を用いてハーフカットで加工溝を形成した後、表面保護シートを半導体ウェーハ表面に貼付け、バックグラインド装置で半導体ウェーハの裏面側から研削して、加工溝を裏面側から露出するまで半導体ウェーハを薄くしていき、個々の半導体チップに分割するものである。先ダイシング工法によれば、個々に分割される際の半導体チップ裏面のチッピングを大幅に改善することが可能である。また、先ダイシング工法の後、半導体チップの裏面側から、プラズマエッチングなどの異方性エッチングで、ハーフカット時及び、裏面研削時に発生した、微小なクラック層を除去することで、更に半導体チップの強度を向上させることも可能である。
一方、半導体チップが薄くなることで、ダイボンド材も見直しが図られている。最も一般的に使用されるダイボンド材はペースト状の材料であるが、ペースト材料を用いた場合、リードフレームなどの支持体に塗布するときのペーストの位置や、塗布量のばらつきにより、半導体チップ裏面からはみ出した余分なペースト状ダイボンド材が半導体チップ側面から這い上がる。半導体チップの厚みが厚い場合は、半導体側面の途中で這い上がりが止まるため特に問題はないが、半導体チップが薄くなる場合は、這い上がりが半導体チップ表面にまで届き、その後のワイヤーボンド工程において、ワイヤー不着などの問題を発生する。
このような問題を解決するため、薄い半導体チップにおいては、フィルム状のダイボンド材が台頭してきている。ダイボンド用フィルムを用いた、半導体装置の製造方法としては、所定の厚みまで裏面研削した半導体ウェーハの裏面に、ダイボンド用フィルムを介してダイシングテープを貼付けた後、スクライブレーンに沿って、半導体ウェーハの表面側から、ダイボンド用フィルムごとフルカットすることで、裏面にダイボンド用フィルムを備えた半導体チップを製作するものである。
しかしながら、先ダイシング工法の場合、裏面研削によって所定の厚みにされた時にはすでに、個々の半導体チップに分割がされているため、ダイボンド用フィルムを半導体ウェーハ裏面に貼り付けた後に、改めてダイボンド用フィルムを個々の半導体チップと同サイズに分割する工程が必要となる。ダイボンド用フィルムの分割は、分割された半導体チップと隣り合う半導体チップとの間の溝に沿ってレーザを照射して、ダイボンド用フィルムを破断している。
従来の先ダイシング工法におけるダイボンド用フィルムの分割方法ついて、図4,図5を引用して説明する。
図4は従来の半導体チップの個辺化工程を示す工程断面図、図5は従来のダイボンド用フィルムの分割工程におけるレーザ走査ラインの説明図である。
図4及び図5において、1は半導体ウェーハ、2は半導体ウェーハ表面に形成された半導体素子、3は個々の半導体素子を区画しているスクライブレーン、4はダイシングブレード、5はダイシングブレードで加工された加工溝、6は半導体ウェーハ表面に貼り付けられた保護シート、7は研削砥石、8は半導体ウェーハから個々に分割された半導体チップ、9はダイボンド用フィルム、10はダイシングテープ、11はレーザ、13はレーザ走査ラインである。
図4(a)に示すように、スクライブレーン3によって区画された複数の半導体素子2が表面に形成された半導体ウェーハ1を準備する。次に、図4(b)に示すように、ダイシングブレード4を用いて半導体ウェーハ1を研削し、スクライブレーン3に沿って加工溝5を形成する。次に、図4(c)に示すように、保護シート6を半導体ウェーハ1の表面に貼り付ける。次に、図4(d)に示すように、研削砥石7を用いて、半導体ウェーハ1の裏面を所定の厚みまで研削して加工溝5を貫通させ、図4(e)に示すように、半導体チップ8を形成する。その後、ダイボンド用フィルム9を介してダイシングテープ10を半導体ウェーハ1の裏面に貼り付け、さらに保護シート6を剥がして、図4(g)に示す状態とする。そして、半導体ウェーハ1の表面側から、半導体ウェーハ1の表面に照射されないように、加工溝5に沿って、レーザ11をダイボンド用フィルム9に照射してダイボンド用フィルム9を分割する(例えば、特許文献1参照)。
特開2005−19525号公報
しかしながら、従来の先ダイシング工程におけるダイボンド用フィルムの分割工程においては、以下に示す問題点がある。
図4(e)から、図4(g)に至る過程において、分割された状態の半導体チップ8は、保護シート6、及びダイシングテープ10で保持されているために、ばらばらにはならないが、個々の半導体チップ8の位置が多少動いてしまい、図5に示すように、半導体チップ8の表面にレーザが照射されないように確実に加工溝5内を走査させるには、レーザ走査ライン13のように複雑な制御を必要とする。
また、半導体チップ8のズレがさらに大きい場合には、制御しきれずに、半導体チップ表面にレーザ11を照射してしまい、半導体チップ表面が加工されることにより、半導体チップが破壊、あるいは特性劣化してしまう。
また、レーザ照射を加工溝内に収める必要があるため、レーザ11は加工溝5よりも基本的に細い領域の照射となり、図4(h)に示すように、加工後のダイボンド用フィルム9は、半導体チップ8よりも若干はみだした形状となる。はみだしたダイボンド用フィルム9は、ダイボンド材にペースト材料を使用した場合に起こる、ダイボンド材料の半導体チップ側面からの這い上がりと同様な現象が発生してしまう。
さらに、先ダイシング工程において、半導体チップ8の裏面及び側面にプラズマエッチング等のストレスリリーフ処理を行った半導体チップ8に対し、半導体チップ側面にレーザ照射がなされた場合、レーザ照射の影響により、ストレスリリーフ処理で除去されたマイクロクラック等のダメージが新たに形成されて、半導体チップの特性が悪化してしまうおそれがある。
従って、本発明は、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することを目的とする。
前記の目的を達成するため、請求項1記載の半導体チップの製造方法は、スクライブレーンにより複数の半導体素子領域に区画される半導体ウェーハを個辺化して半導体チップを製造するに際し、前記半導体ウェーハを前記半導体素子毎に個辺化する工程と、複数の半導体チップに分割された半導体ウェーハの裏面にダイボンド用フィルムを貼付ける工程と、前記半導体チップを構成する材料が加工されるエネルギー密度の閾値よりも低くかつ前記ダイボンド用フィルムが加工されるエネルギー密度の閾値よりも高いエネルギー密度のレーザで前記半導体チップの形状に沿って前記ダイボンド用フィルムを分割する工程とを有することを特徴とする。
請求項2記載の半導体チップの製造方法は、請求項1記載の半導体チップの製造方法において、前記レーザの照射領域が、隣りあう前記半導体チップ間距離よりも広いことを特徴とする。
請求項3記載の半導体チップの製造方法は、請求項2記載の半導体チップの製造方法において、前記レーザを、前記半導体チップを遮光マスクとして、前記ダイボンド用フィルムに照射することを特徴とする。
以上により、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することができる。
以上のように、ダイボンド用フィルムの加工用レーザのエネルギー密度を、ダイボンド用フィルムの加工閾値より高く、半導体チップを構成する材料の加工閾値よりも低くすることにより、ダイボンド用フィルムの分割に際し、半導体チップ表面及び側面にレーザが照射されても、半導体チップに影響や、ダメージを与えることなく、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することができる。
また、レーザの照射エリアが、半導体チップ間距離よりも広くすることにより、半導体チップの位置ずれがあった場合でも、半導体チップ間の加工溝からはずれることなく、確実にダイボンド用フィルムを加工できるため、特殊な加工溝の認識機構及び、位置制御機構等を必要とせず、完成した半導体チップの特性を保持することができる。
さらに、レーザの照射エリアが、半導体チップ間距離よりも広くすることにより、半導体チップがダイボンド用フィルムを加工するレーザの遮光マスクとなるので、半導体チップの形状に倣ったダイボンド用フィルムの加工となり、ダイボンド用フィルムの不要なはみ出しが無く、はみ出したダイボンド材料の不要な這い上がりを抑える事ができ、ワイヤー不着を抑制し、半導体チップの特性を保持することができる。
本発明の実施形態の先ダイシング工法におけるダイボンド用フィルムの分割方法について、以下、図1〜図3を参照しながら説明する。
図1は本発明の半導体チップの個辺化工程を示す工程断面図、図2は半導体チップが個々に分割された後の半導体ウェーハの状態を示す説明図、図3は本発明のダイボンド用フィルムの分割工程におけるレーザ照射領域の説明図である。
図1、図2及び図3において、1は半導体ウェーハ、2は半導体ウェーハ表面に形成された半導体素子、3は個々の半導体素子を区画しているスクライブレーン、4はダイシングブレード、5はダイシングブレードで加工された加工溝、6は半導体ウェーハ表面に貼り付けられた保護シート、7は研削砥石、8は半導体ウェーハから個々に分割された半導体チップ、9はダイボンド用フィルム、10はダイシングテープ、11はレーザ、12はレーザ照射領域である。
まず、図1(a)に示すように、スクライブレーン3によって区画された複数の半導体素子2が表面に形成された半導体ウェーハ1を準備する。このとき、半導体ウェーハ1は、例えばPやBなどの不純物が導入されたSi系材料に、Si酸化膜や、Si窒化膜、またはSiOC、FSGなどの絶縁膜や、Cu、Al系の配線材料、各層間のバリヤ膜や、密着性向上のための膜としての、Ti系膜や、Wなどから形成される。次に、図1(b)、及び図2に示すように、まず、ダイシングブレード4を用いて、半導体ウェーハ1をスクライブレーン3に沿って加工溝5を形成する。このときに用いられるダイシングブレードの厚みは、一般的に、10μm〜40μmであり、特に太い場合でも100um程度であり、形成される加工溝の幅もダイシングブレード幅相当となる。次に、図1(c)に示すように、保護シート6を半導体ウェーハ1の表面に貼り付ける。次に、図1(d)に示すように、バックグラインド装置などの研削砥石7を用いて、半導体ウェーハ1の裏面を所定の厚みまで研削して加工溝5を貫通させ、図1(e)に示すように、個々に分割された半導体チップ8を形成する。この工程の後、例えば、異方性のプラズマエッチングなどにより、半導体チップ裏面及び、側面に残っている、研削工程で発生した微細なクラック層を除去してもよい。また、微細なクラック層の除去方法として、機械的に研磨するドライエッチングや、化学的に研磨するウェットエッチング等を用いてももちろん構わない。その後、図1(f)に示すように、ダイボンド用フィルム9を介してダイシングテープ10を半導体ウェーハ1の裏面に貼り付ける。このとき、ダイボンド用フィルム9は、予めダイシングテープ10に貼り付けた状態のものを用いても構わないし、それぞれ個々に貼り付けても特に問題はない。次に、図1(g)に示すように、保護シート6を剥がす。このとき、半導体チップ8は、個々に分割された状態で、図1(e)から図1(g)の間の工程が行われるため、例えば、図3に示すように、半導体チップ8に位置ずれが発生する。このときの位置ずれ量としては、分割前の半導体チップ位置(図3における本来の加工溝中心位置)を基準とすると、約30μm程度となる場合がある。
保護シート6が例えばUV硬化型のシートであれば、本工程の前に、予め保護シート6にUV照射をしておけば、容易に保護シート6は剥離することができる。次に、図1(h)に示すように、半導体ウェーハ1の表面側から、レーザ11を照射して、ダイボンド用フィルム9を分割する。このとき、レーザ11は、半導体ウェーハ1を構成するシリコン系材料及び、CuやAlなどの金属系材料が加工されるエネルギー閾値よりも低く、かつダイボンド用フィルム9が加工されるエネルギー閾値よりも高いエネルギーとすることで、半導体ウェーハ1の表面や半導体チップ8の側面にレーザのダメージや影響を与えずに、ダイボンド用フィルム9を加工することができ、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することができる。ここで、物質の加工閾値としては、その物質がもつ物性、例えば、レーザ光に対する反射率や、透過率、物質の厚み、下地の反射率、熱伝導率、融点、沸点、密度などで変化するため、固定値とはならないが、例えば実験においては、355nm波長のパルスレーザを用いた場合、周波数が80kHz、照射エリアが直径50μmのとき、半導体ウェーハ表面の加工閾値は、0.5W〜2Wの範囲で、ダイボンド用フィルムの加工閾値は、0.03W〜0.3Wの範囲であった。すなわち、355nm波長のパルスレーザを用いた場合、周波数を80kHz、照射エリアを直径50μm、出力を0.3W以上0.5W以下のエネルギーで加工することで、半導体ウェーハ1を構成するシリコン形材料及び、CuやAlなどの金属系材料が加工されるエネルギー閾値よりも低く、かつダイボンド用フィルム9が加工されるエネルギー閾値よりも高いエネルギーとすることが可能である。もちろん、半導体ウェーハ1の層構成や材質、ダイボンド用フィルム9の材質によって、加工閾値は異なるので、本発明は、半導体ウェーハ1を構成する材料が加工されるエネルギー閾値よりも低く、かつダイボンド用フィルム9が加工されるエネルギー閾値よりも高いエネルギーであれば、上記数値に限定するものではない。
ここで、半導体ウェーハ1の表面に、保護膜として、ポリイミドなどの有機膜が形成される場合があるが、有機膜は、加工されるエネルギー閾値がダイボンド用フィルム同様低いため、レーザ11が照射されるスクライブレーン3周辺には形成しないことが望ましいが、半導体素子2の特性に影響が出ない領域であれば、特に有機膜の形成領域を制限するものではない。また、使用するレーザの種類としては、例えばパルスレーザに特に限定するものではなく、レーザ波長も355nmに限定するものでもない。
レーザ11のレーザ照射領域12としては、図3に示すように位置ズレした加工溝5を覆うことができる広さにしても構わない。レーザ照射領域12の広さを大きくすることにより、半導体チップ8の位置ずれが大きい場合であっても、レーザ11の走査を容易に行うことが可能となり、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することができる。特に、加工溝5が20μm程度の幅の場合は、位置ズレ量を考慮して、80μm以上が望ましい。このとき、レーザ照射領域12の幅は、レーザ11の焦点位置を変化させることで調整することができる。
さらに、レーザ照射領域12を広げることで、半導体チップ8を遮光マスクとして機能させることができ、半導体チップ8でマスクされていないダイボンド用フィルム9全面にレーザが照射されるため、半導体チップ8の形状に完全に倣った形状でダイボンド用フィルム9が除去される。従って、図1(h)に示すように、半導体チップ8の側面とダイボンド用フィルム9の加工後の側面はほぼ直線形状で、半導体チップの形状に倣ったダイボンド用フィルムの加工となり、ダイボンド用フィルムの不要なはみ出しが無く、はみ出したダイボンド材料の不要な這い上がりを抑える事ができるので、ワイヤー不着を抑制し、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することができる。
上記実施形態では、先ダイシング工法により半導体チップに個辺化する場合を例に説明したが、個辺化の工法はこれに限定されるものではない。
本発明は、容易な加工でダイボンド用フィルムの分割を行い、完成した半導体チップの特性を保持することができ、複数の半導体チップに分割された半導体ウェーハの裏面に、ダイボンド用フィルムを貼付けた後、ダイボンド用フィルムを半導体チップの形状に沿ってレーザを用いて分割する工程を備える半導体チップの製造方法等に有用である。
本発明の半導体チップの個辺化工程を示す工程断面図 半導体チップが個々に分割された後の半導体ウェーハの状態を示す説明図 本発明のダイボンド用フィルムの分割工程におけるレーザ照射領域の説明図 従来の半導体チップの個辺化工程を示す工程断面図 従来のダイボンド用フィルムの分割工程におけるレーザ走査ラインの説明図
符号の説明
1 半導体ウェーハ
2 半導体素子
3 スクライブレーン
4 ダイシングブレード
5 加工溝
6 保護シート
7 研削砥石
8 半導体チップ
9 ダイボンド用フィルム
10 ダイシングテープ
11 レーザ
12 レーザ照射領域
13 レーザ走査ライン

Claims (3)

  1. スクライブレーンにより複数の半導体素子領域に区画される半導体ウェーハを個辺化して半導体チップを製造するに際し、
    前記半導体ウェーハを前記半導体素子毎に個辺化する工程と、
    複数の半導体チップに分割された半導体ウェーハの裏面にダイボンド用フィルムを貼付ける工程と、
    前記半導体チップを構成する材料が加工されるエネルギー密度の閾値よりも低くかつ前記ダイボンド用フィルムが加工されるエネルギー密度の閾値よりも高いエネルギー密度のレーザで前記半導体チップの形状に沿って前記ダイボンド用フィルムを分割する工程と
    を有することを特徴とする半導体チップの製造方法。
  2. 前記レーザの照射領域が、隣りあう前記半導体チップ間距離よりも広いことを特徴とする請求項1記載の半導体チップの製造方法。
  3. 前記レーザを、前記半導体チップを遮光マスクとして、前記ダイボンド用フィルムに照射することを特徴とする請求項2記載の半導体チップの製造方法。
JP2008055656A 2008-03-06 2008-03-06 半導体チップの製造方法 Withdrawn JP2009208136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008055656A JP2009208136A (ja) 2008-03-06 2008-03-06 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008055656A JP2009208136A (ja) 2008-03-06 2008-03-06 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2009208136A true JP2009208136A (ja) 2009-09-17

Family

ID=41181797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008055656A Withdrawn JP2009208136A (ja) 2008-03-06 2008-03-06 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2009208136A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174732A (ja) * 2011-02-17 2012-09-10 Disco Abrasive Syst Ltd 半導体デバイスの製造方法およびレーザー加工装置
CN111293083A (zh) * 2018-12-06 2020-06-16 株式会社迪思科 被加工物的加工方法、器件芯片的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174732A (ja) * 2011-02-17 2012-09-10 Disco Abrasive Syst Ltd 半導体デバイスの製造方法およびレーザー加工装置
CN111293083A (zh) * 2018-12-06 2020-06-16 株式会社迪思科 被加工物的加工方法、器件芯片的制造方法
CN111293083B (zh) * 2018-12-06 2024-06-04 株式会社迪思科 被加工物的加工方法、器件芯片的制造方法

Similar Documents

Publication Publication Date Title
US9601437B2 (en) Plasma etching and stealth dicing laser process
US8148240B2 (en) Method of manufacturing semiconductor chips
CN109309047B (zh) 处理衬底的方法
JP2004031526A (ja) 3族窒化物系化合物半導体素子の製造方法
JP4342832B2 (ja) 半導体装置およびその製造方法
JP2005032903A (ja) 半導体装置及びその製造方法
JP2007258236A (ja) 半導体基板の分断方法およびその分断方法で作製された半導体チップ
US20140145294A1 (en) Wafer separation
JP2007096115A (ja) 半導体装置の製造方法
JP2007165371A (ja) 半導体装置の製造方法
CN107634032B (zh) 晶片及晶片制造方法
US9490103B2 (en) Separation of chips on a substrate
JP2009226582A (ja) 半導体装置の製造方法
JP2004140179A (ja) 半導体装置及びその製造方法
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP6598702B2 (ja) ウェーハの加工方法
JP2009208136A (ja) 半導体チップの製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
US7179720B2 (en) Pre-fabrication scribing
JP4553878B2 (ja) 半導体装置の製造方法
JP2019050296A (ja) 半導体装置の製造方法
CN111146083B (zh) 晶片封装体的制造方法及晶片封装体
JP2008034875A (ja) 半導体装置及びその製造方法
JP2007207871A (ja) 複数の半導体装置を備えた半導体ウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120621