CN103021962B - 半导体晶片及其处理方法 - Google Patents

半导体晶片及其处理方法 Download PDF

Info

Publication number
CN103021962B
CN103021962B CN201110278871.6A CN201110278871A CN103021962B CN 103021962 B CN103021962 B CN 103021962B CN 201110278871 A CN201110278871 A CN 201110278871A CN 103021962 B CN103021962 B CN 103021962B
Authority
CN
China
Prior art keywords
passivation layer
groove structure
semiconductor wafer
passivating film
scribe line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110278871.6A
Other languages
English (en)
Other versions
CN103021962A (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110278871.6A priority Critical patent/CN103021962B/zh
Priority to US13/326,303 priority patent/US8692357B2/en
Publication of CN103021962A publication Critical patent/CN103021962A/zh
Application granted granted Critical
Publication of CN103021962B publication Critical patent/CN103021962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及半导体晶片及其处理方法。所述半导体晶片包括：在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及在所述多个芯片和所述划片线区域上形成的钝化层，其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。根据本发明的半导体晶片及其处理方法能够减少切片过程中所产生的碎屑或裂纹。

Description

半导体晶片及其处理方法
技术领域
本发明涉及半导体晶片及其处理方法，尤其涉及在钝化层中具有沟槽结构的半导体晶片及其处理方法。
背景技术
在半导体器件的制造过程中，在诸如沉积、光刻和蚀刻的许多步骤之后，在半导体晶片上形成通过划片线(scribe lane)区域相互隔开的多个芯片(die)。
图1是常规的半导体晶片的示意性俯视图。如图1所示，半导体晶片100包括其上沿行方向和列方向形成的多个芯片110，并且所述多个芯片110通过划片线区域120相互隔开。虽然作为示例图1中示出四个芯片110，但是芯片110的数量并不限于此。
在沿划片线区域120进行切割以将所述多个芯片110相互分开之前，通常先在所述多个芯片110和划片线区域120上形成钝化层(passivation layer)，以保护芯片110等。
图2A和图2B是常规的半导体晶片的示意性截面图。如图2A和图2B所示，半导体晶片例如可在芯片区域中具有N阱205、P阱210、P+区域215、N+区域220、金属间电介质层225和235、金属层230和240、顶部金属层250等。另外，在经平坦化的顶部金属层250之上形成有钝化层260。并且，在钝化层260中通常进一步形成有焊垫(pad)窗口，以便在其中形成焊垫265或268。图2A和图2B的区别在于：在图2A中，钝化层260仅包含一个钝化膜；而在图2B中，钝化层260包含两个钝化膜261和262，并且，在钝化膜261和262中的每一个中都形成有焊垫窗口。
之后，例如通过使用旋转的刀片沿划片线区域120进行切割，以将所述多个芯片110相互分开(参见图1)。
本发明的发明人对以上的切片(die sawing)技术进行了深入研究，发现存在以下的问题。
由于在刀片与半导体晶片之间存在机械应力，因此在切片过程中易于在芯片边缘处剥落掉碎屑(chipping)而导致裂纹。此现象在划片线区域的相交之处尤为明显。并且，在粗糙的芯片边缘处的裂纹又易于扩展至芯片内部，从而导致芯片劣化或失效。
发明内容
鉴于以上问题中的至少一个方面提出本发明。
本发明的一个方面的目的是提供一种半导体晶片及其处理方法，其能够减少切片过程中所产生的碎屑或裂纹。
根据本发明的第一方面，提供一种半导体晶片，包括：在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及在所述多个芯片和所述划片线区域上形成的钝化层，其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。
可选地，在所述钝化层包含n个钝化膜的情况下，在从所述钝化层的顶部起的m个钝化膜中形成有所述沟槽结构，这里m和n是自然数，n≥2，1≤m≤n。
可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。
可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。
可选地，被去除的所述钝化层的角部具有等腰直角三角形形状。
可选地，所述钝化层的角部在被去除之前位于所述划片线区域之内。
可选地，所述钝化层的角部在被去除之前覆盖相应芯片的角部。
可选地，所述沟槽形成在所述划片线区域的中间。
可选地，所述沟槽的宽度在10μm至50μm的范围内。
可选地，所述沟槽的宽度在25μm至40μm的范围内。
可选地，在所述划片线区域中不具有伪(dummy)金属材料。
可选地，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。
根据本发明的第二方面，提供一种半导体晶片的处理方法，包括：在所述半导体晶片上沿行方向和列方向形成多个芯片，所述多个芯片通过划片线区域相互隔开；在所述多个芯片和所述划片线区域上形成钝化层；以及在所述钝化层中形成沟槽结构，其中，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。
可选地，当在所述钝化层中形成焊垫窗口的同时，在所述钝化层中形成所述沟槽结构。
可选地，在所述钝化层包含n个钝化膜的情况下，在所述钝化层中形成沟槽结构包括在从所述钝化层的顶部起的m个钝化膜中形成所述沟槽结构，这里m和n是自然数，n2，1≤m≤n。
可选地，当在从所述钝化层的顶部起的m个钝化膜中的每一钝化膜中形成焊垫窗口的同时，在所述每一钝化膜中形成所述沟槽结构。
可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。
可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。
可选地，在形成所述沟槽结构之后，沿所述沟槽进行切割，以将所述多个芯片相互分开。
可选地，被去除的所述钝化层的角部具有等腰直角三角形形状。
可选地，所述钝化层的角部在被去除之前位于所述划片线区域之内。
可选地，所述钝化层的角部在被去除之前覆盖相应芯片的角部。
可选地，所述沟槽形成在所述划片线区域的中间。
可选地，所述沟槽的宽度在10μm至50μm的范围内。
可选地，所述沟槽的宽度在25μm至40μm的范围内。
可选地，在所述划片线区域中不具有伪金属材料。
可选地，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。
本发明的优点之一是能够减少切片过程中所产生的碎屑或裂纹。
附图说明
被包含于说明书中并构成其一部分的附图示出本发明的实施例，并与描述一起用于解释本发明的原理。
要注意的是，在附图中，为了便于描述，各个部分的尺寸可能并不是按照实际的比例关系绘制的。并且，相同或相似的附图标记在附图中表示相同或相似的部件。
图1是常规的半导体晶片的示意性俯视图；
图2A和图2B是常规的半导体晶片的示意性截面图；
图3是示意性地示出根据本发明的半导体晶片的处理方法的流程图；
图4A和图4B是根据本发明的沟槽结构的示意性俯视图。
从参照附图对示例性实施例的以下详细描述，本发明的目的、特征和优点将变得明显。
具体实施方式
下面参照附图详细描述本发明的示例性实施例。应注意，以下的描述在本质上仅是解释性和示例性的，决不作为对本发明及其应用或使用的任何限制。除非另外特别说明，否则，在实施例中阐述的部件和步骤的相对布置、数字表达式和数值并不限制本发明的范围。另外，本领域技术人员已知的技术、方法和装置可能不被详细讨论，但在适当的情况下意在成为说明书的一部分。
根据本发明，在钝化层中形成有沟槽结构，所述沟槽结构包括沿划片线区域形成的沟槽，并且在沟槽的交点处的钝化层的角部被去除。由于沿划片线区域形成有沟槽，因此在切片过程中刀片与半导体晶片之间的机械应力变小，这使得能够得到较光滑的芯片边缘并减少切片过程中所产生的碎屑或裂纹。此外，在沿划片线区域形成有沟槽的情况下，因为在沟槽的交点处的钝化层的角部将是尖锐的，所以其也易于导致碎屑或裂纹的产生。在本发明中，由于在沟槽的交点处的钝化层的角部被去除，因此能够进一步减少切片过程中所产生的碎屑或裂纹。
图3是示意性地示出根据本发明的半导体晶片的处理方法的流程图(由以下的描述将理解，图3中的步骤310和320与现有技术中的那些步骤相似，因此以下还将参照图1、图2A和图2B进行描述)。图4A和图4B是根据本发明的沟槽结构的示意性俯视图。下面参照附图详细描述本发明的示例性实施例。
首先，在图3的步骤310中，在半导体晶片100上沿行方向和列方向形成多个芯片110，所述多个芯片110通过划片线区域120相互隔开(参见图1)。
半导体晶片100的类型不受特别限制，其可以是诸如硅晶片、锗晶片和砷化镓晶片的任何晶片。芯片110的类型也不受特别限制，其可以是诸如存储芯片的任何芯片。另外，虽然作为示例图1中示出四个芯片110，但是芯片110的数量并不限于此。如图1所示，所述多个芯片110沿行方向和列方向而形成，并通过其间的划片线区域120相互隔开，以便后来沿划片线区域120被分割为单个的芯片110。
接着，在图3的步骤320中，在所述多个芯片110和划片线区域120上形成钝化层260(参见图2A和图2B)。
钝化层260被用来保护半导体晶片100中形成的芯片110等。在图2A中，钝化层260仅包含一个钝化膜；而在图2B中，钝化层260包含两个钝化膜261和262。顺便提及的是，钝化层260所包含的钝化膜的个数并不限于此，而是还可以为两个以上。顺便提及的是，各钝化膜的材料不受特别限制，其例如可以由硅氮化物、硅氧化物等形成；各钝化膜的厚度也不受特别限制；并且，各钝化膜本身可以是单层结构或叠层结构。
最后，在图3的步骤330中，在钝化层260中形成沟槽结构，其中，沟槽结构包括沿划片线区域120形成的沟槽，并且在沟槽的交点处的钝化层的角部被去除。
图4A和图4B示意性地示出了根据本发明的沟槽结构。为了方便，图4A和图4B中仅示出了图1中的点划线所包围的区域A中的结构。如图4A和图4B所示，本发明的沟槽结构包括沿划片线区域120形成的沟槽。所述沟槽能够减小切片过程中刀片与半导体晶片之间的机械应力，从而能够减少切片过程中所产生的碎屑或裂纹。另外，如果沟槽结构仅仅包括沿划片线区域120形成的沟槽，那么在沟槽的交点处将存在尖锐的钝化层的角部(参见图4A中点划线所示的区域B和图4B中点划线所示的区域B’)。所述尖锐的钝化层的角部在切片过程中也易于导致碎屑或裂纹的产生。因此，在本发明的沟槽结构中，在沟槽的交点处的钝化层的角部也被去除，使得钝化层在该位置附近的尖锐度降低，从而能够进一步减少切片过程中所产生的碎屑或裂纹。
通常地，沿划片线区域120形成的沟槽位于划片线区域120之内，并且，沿划片线区域120形成的沟槽的宽度(参见图4A中的W1和图4B中的W1’)小于或等于划片线区域120的宽度(参见图4A中的W2和图4B中的W2’)且大于或等于切割刀片的厚度。划片线区域120的宽度一般约在60μm至80μm的范围内。在本发明的一些实施例中，沿划片线区域120形成的沟槽的宽度约在10μm至50μm的范围内。在本发明的另一些实施例中，沿划片线区域120形成的沟槽的宽度约在25μm至40μm的范围内。可选地，所述沟槽形成在划片线区域120的中间。
另外，被去除的所述钝化层的角部的形状不受特别限制。可选地，被去除的所述钝化层的角部具有等腰直角三角形形状(参见图4A中的区域B和图4B中的区域B’)。
另外，被去除的所述钝化层的角部的大小不受特别限制。在本发明的一些实施例中，所述钝化层的角部在被去除之前可以位于划片线区域120之内，例如，其不覆盖相应芯片110的角部(参见图4A)。在这种情况下，在所述钝化层的角部被去除之后，芯片110仍被钝化层260完全覆盖和保护。作为替代方案，在本发明的另一些实施例中，所述钝化层的角部在被去除之前可以覆盖相应芯片110的角部(参见图4B)。在这种情况下，在所述钝化层的角部被去除之后，芯片110的角部被露出，但芯片110的其它部分仍被钝化层260覆盖和保护。由于通常不在芯片110的角部处形成半导体器件，因此这对芯片110的性能几乎不会造成任何不利影响。
另外，如先前参照图2A和图2B所述，钝化层260可以包含多个钝化膜。在本发明的一些实施例中，在钝化层包含n个钝化膜的情况下，可以在从钝化层的顶部起的m个钝化膜中形成上述沟槽结构，这里m和n是自然数，n≥2，1≤m≤n。即，在钝化层包含多个钝化膜的情况下，可以仅在顶部的钝化膜中形成上述沟槽结构，或者可以在从钝化层的顶部起的数个钝化膜中形成上述沟槽结构，或者可以在全部的钝化膜中形成上述沟槽结构。这是因为，不管所形成的上述沟槽结构的深度如何，只要在钝化层260中形成有上述沟槽结构，就能够减少切片过程中所产生的碎屑或裂纹。
在本发明的一些实施例中，在多个钝化膜中形成有上述沟槽结构的情况下，各钝化膜中的沟槽结构的大小可以相同。在本发明的另一些实施例中，在多个钝化膜中形成有上述沟槽结构的情况下，各钝化膜中的沟槽结构的大小可以从钝化层的顶部向下逐渐变小。
另外，在现有技术中，在划片线区域120上，有时可形成诸如测量图案、对准标记和测试元件的监控图案。为了使得本发明的沟槽结构不影响所述监控图案，在本发明的一些实施例中，在划片线区域120上的要设置监控图案的位置处可以不形成所述沟槽结构。
如前所述，半导体晶片可具有诸如金属层230和240、顶部金属层250的多个金属层(参见图2A和图2B)。所述多个金属层一般形成在芯片区域中。但是，为了提高后续工艺期间的层厚度、层反射等的均匀性，有时还可将所述多个金属层中的一些或全部形成在划片线区域中(即，所谓的伪金属材料)。在划片线区域中形成有伪金属材料的情况下，当进行切片处理时，伪金属材料易于粘在刀片上。因此，在本发明的一些实施例中，在划片线区域中可以不具有伪金属材料。这有利于进一步提高芯片的切割质量。
另外，如图2A和图2B所示，出于后续封装过程中的电连接的目的，通常在钝化层260中形成焊垫窗口(所述焊垫窗口通常位于芯片之上，但也可以位于划片线区域之上，以用作监控工艺稳定性等的上述监控图案，而不用于接合)，以便在其中形成焊垫。
举例而言，为了形成图2A所示的结构，在经平坦化的顶部金属层250之上例如通过沉积等而形成钝化层260。接着，对钝化层260进行例如包括光刻、蚀刻和清洗的图案化处理，以对于顶部金属层250形成焊垫窗口。然后，例如通过诸如Al的金属的沉积和图案化，在焊垫窗口中形成焊垫265。
举例而言，为了形成图2B所示的结构，在经平坦化的顶部金属层250之上例如通过沉积等而形成底部的钝化膜261。接着，对底部的钝化膜261进行图案化处理，以对于顶部金属层250形成焊垫窗口。然后，例如通过诸如Al的金属的沉积和图案化，在焊垫窗口中形成焊垫。最后，沉积顶部的钝化膜262并对其图案化，以形成焊垫窗口从而露出焊垫268。
顺便提及的是，在如图2A所示的仅包含一个钝化膜的钝化层260的情况下，在芯片的封装过程中，焊垫265易于脱落。相比之下，在如图2B所示的包含两个钝化膜的钝化层260的情况下，由于焊垫268被顶部的钝化膜262保持住，因此在芯片的封装过程中其不易于脱落。在钝化层260包含更多个钝化膜的情况下，也可以获得类似效果。
如上所述，出于后续封装过程中的电连接的目的，通常在钝化层中形成焊垫窗口。因此，在本发明的一些实施例中，可以当在钝化层中形成焊垫窗口的同时，在钝化层中形成上述沟槽结构(虽然本发明并不限于此)。这例如可以通过在用于钝化层的图案化处理的掩模中在对应于焊垫窗口和沟槽结构的位置处形成开口来实现。类似地，在本发明的一些实施例中，在钝化层包含n个钝化膜的情况下，可以当在从钝化层的顶部起的m个钝化膜中的每一钝化膜中形成焊垫窗口的同时，在所述每一钝化膜中形成上述沟槽结构，这里m和n是自然数，n≥2，1≤m≤n。以此方式，本发明的沟槽结构的形成并不需要任何额外的掩模和处理步骤，从而不会对芯片的产率造成任何不利的影响。相比之下，如果通过激光开槽来形成本发明的沟槽结构，那么将会增加芯片的制造成本和时间。
顺便提及的是，举例而言，在如图2B所示的那样形成包括两个钝化膜261和262的钝化层260、并且在顶部的钝化膜262中同时形成焊垫窗口和上述沟槽结构的情况下，由于在顶部的钝化膜262的蚀刻过程中焊垫268对顶部的钝化膜262的蚀刻选择性通常高于底部的钝化膜261对顶部的钝化膜262的蚀刻选择性，因此所形成的沟槽结构的深度通常大于顶部的钝化膜262的厚度，即，所形成的沟槽结构通常可延伸至底部的钝化膜261中。在钝化层包含更多个钝化膜的情况下，同样也如此。但是，如前所述，不管所形成的上述沟槽结构的深度如何，只要在钝化层中形成有上述沟槽结构，就能够减少切片过程中所产生的碎屑或裂纹。
另外，在形成上述沟槽结构之后，可以沿沟槽进行切割，以将所述多个芯片110相互分开。
根据如上所述的本发明的半导体晶片的处理方法，可以形成一种半导体晶片，包括：在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及在所述多个芯片和所述划片线区域上形成的钝化层，其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。
根据以上的教导，本领域技术人员很容易明白本发明的半导体晶片及其处理方法能够减少切片过程中所产生的碎屑或裂纹。
至此，已经详细描述了根据本发明的半导体晶片及其处理方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。对于本领域技术人员显然的是，可以在不背离本发明的范围和精神的条件下修改以上的示例性实施例。所附的权利要求的范围应被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (25)

1.一种半导体晶片，包括：
在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及
在所述多个芯片和所述划片线区域上形成的钝化层，
其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除；以及
其中，被去除的所述钝化层的角部具有等腰直角三角形形状。
2.根据权利要求1所述的半导体晶片，其中，在所述钝化层包含n个钝化膜的情况下，在从所述钝化层的顶部起的m个钝化膜中形成有所述沟槽结构，这里m和n是自然数，n≥2，1≤m≤n。
3.根据权利要求2所述的半导体晶片，其中，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。
4.根据权利要求2所述的半导体晶片，其中，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。
5.根据权利要求1至4中任一项所述的半导体晶片，其中，所述钝化层的角部在被去除之前位于所述划片线区域之内。
6.根据权利要求1至4中任一项所述的半导体晶片，其中，所述钝化层的角部在被去除之前覆盖相应芯片的角部。
7.根据权利要求1至4中任一项所述的半导体晶片，其中，所述沟槽形成在所述划片线区域的中间。
8.根据权利要求1至4中任一项所述的半导体晶片，其中，所述沟槽的宽度在10μm至50μm的范围内。
9.根据权利要求8所述的半导体晶片，其中，所述沟槽的宽度在25μm至40μm的范围内。
10.根据权利要求1至4中任一项所述的半导体晶片，其中，在所述划片线区域中不具有伪金属材料。
11.根据权利要求1至4中任一项所述的半导体晶片，其中，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。
12.一种半导体晶片的处理方法，包括：
在所述半导体晶片上沿行方向和列方向形成多个芯片，所述多个芯片通过划片线区域相互隔开；
在所述多个芯片和所述划片线区域上形成钝化层；以及
在所述钝化层中形成沟槽结构，其中，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除，
其中，当在所述钝化层中形成焊垫窗口的同时，在所述钝化层中形成所述沟槽结构。
13.根据权利要求12所述的半导体晶片的处理方法，其中，在所述钝化层包含n个钝化膜的情况下，在所述钝化层中形成沟槽结构包括在从所述钝化层的顶部起的m个钝化膜中形成所述沟槽结构，这里m和n是自然数，n≥2，1≤m≤n。
14.根据权利要求13所述的半导体晶片的处理方法，其中，当在从所述钝化层的顶部起的m个钝化膜中的每一钝化膜中形成焊垫窗口的同时，在所述每一钝化膜中形成所述沟槽结构。
15.根据权利要求13所述的半导体晶片的处理方法，其中，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。
16.根据权利要求13所述的半导体晶片的处理方法，其中，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。
17.根据权利要求12所述的半导体晶片的处理方法，其中，在形成所述沟槽结构之后，沿所述沟槽进行切割，以将所述多个芯片相互分开。
18.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，被去除的所述钝化层的角部具有等腰直角三角形形状。
19.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，所述钝化层的角部在被去除之前位于所述划片线区域之内。
20.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，所述钝化层的角部在被去除之前覆盖相应芯片的角部。
21.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，所述沟槽形成在所述划片线区域的中间。
22.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，所述沟槽的宽度在10μm至50μm的范围内。
23.根据权利要求22所述的半导体晶片的处理方法，其中，所述沟槽的宽度在25μm至40μm的范围内。
24.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，在所述划片线区域中不具有伪金属材料。
25.根据权利要求12至17中任一项所述的半导体晶片的处理方法，其中，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。
CN201110278871.6A 2011-09-20 2011-09-20 半导体晶片及其处理方法 Active CN103021962B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110278871.6A CN103021962B (zh) 2011-09-20 2011-09-20 半导体晶片及其处理方法
US13/326,303 US8692357B2 (en) 2011-09-20 2011-12-14 Semiconductor wafer and processing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110278871.6A CN103021962B (zh) 2011-09-20 2011-09-20 半导体晶片及其处理方法

Publications (2)

Publication Number Publication Date
CN103021962A CN103021962A (zh) 2013-04-03
CN103021962B true CN103021962B (zh) 2015-07-22

Family

ID=47879887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110278871.6A Active CN103021962B (zh) 2011-09-20 2011-09-20 半导体晶片及其处理方法

Country Status (2)

Country Link
US (1) US8692357B2 (zh)
CN (1) CN103021962B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US8796824B1 (en) * 2013-08-02 2014-08-05 Chipbond Technology Corporation Semiconductor structure
TWI467757B (zh) * 2013-08-02 2015-01-01 Chipbond Technology Corp 半導體結構
US9356092B2 (en) * 2013-09-12 2016-05-31 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9589880B2 (en) 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
US9514925B1 (en) * 2015-09-10 2016-12-06 Amazon Technologies, Inc. Protective coating for silicon substrate
KR102611982B1 (ko) 2016-05-25 2023-12-08 삼성전자주식회사 반도체 장치
JP2018046094A (ja) * 2016-09-13 2018-03-22 エイブリック株式会社 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法
CN108206161B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含角部凹陷的半导体装置
KR102438682B1 (ko) 2018-07-12 2022-08-31 삼성전자주식회사 커버 보호층을 가지는 반도체 칩
KR102506869B1 (ko) 2018-08-30 2023-03-06 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615598A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 用于防止管芯切割引起的应力的保护密封环

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699517B2 (ja) * 1988-02-24 1998-01-19 モトローラ・インコーポレーテッド 丸形またはテーパ状エッジおよびコーナーを有する半導体デバイス
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US7214568B2 (en) * 2004-02-06 2007-05-08 Agere Systems Inc. Semiconductor device configured for reducing post-fabrication damage
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
JP4923874B2 (ja) * 2005-11-16 2012-04-25 株式会社デンソー 半導体ウェハ
US8293581B2 (en) * 2009-02-18 2012-10-23 Globalfoundries Inc. Semiconductor chip with protective scribe structure
US8278737B2 (en) * 2009-04-02 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for improving die saw quality
US8242582B2 (en) * 2009-08-10 2012-08-14 Hynix Semiconductor Inc. Semiconductor package and stacked semiconductor package having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615598A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 用于防止管芯切割引起的应力的保护密封环

Also Published As

Publication number Publication date
CN103021962A (zh) 2013-04-03
US20130069205A1 (en) 2013-03-21
US8692357B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
CN103021962B (zh) 半导体晶片及其处理方法
US7759223B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US7439178B2 (en) Technique for stable processing of thin/fragile substrates
US7622365B2 (en) Wafer processing including dicing
KR960005047B1 (ko) 화합물 반도체 웨이퍼의 다이싱방법
US20080179710A1 (en) Semiconductor wafer with improved crack protection
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
TWI601242B (zh) 半導體晶片分割方法
US8030180B2 (en) Method of manufacturing a semiconductor device
JP2004055852A (ja) 半導体装置及びその製造方法
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US20110114950A1 (en) Integrated Circuit Wafer and Integrated Circuit Die
CN113937065A (zh) 半导体结构及其制备方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
JPS6226839A (ja) 半導体基板
CN110993569B (zh) 半导体装置及其制作方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
US10818550B2 (en) Methods for singulation and packaging
JPS6387743A (ja) 半導体装置の製造方法
US20200126949A1 (en) Semiconductor package and method for manufacturing the same
JPH08279479A (ja) 発光ダイオードアレイのダイシング方法
KR20010003597A (ko) 반도체 웨이퍼 가공방법
KR20030013885A (ko) 원활한 다이싱을 위한 반도체 웨이퍼 제조방법
JPH03106609A (ja) 半導体ウエーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant