JP2001230165A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001230165A JP2001230165A JP2000075849A JP2000075849A JP2001230165A JP 2001230165 A JP2001230165 A JP 2001230165A JP 2000075849 A JP2000075849 A JP 2000075849A JP 2000075849 A JP2000075849 A JP 2000075849A JP 2001230165 A JP2001230165 A JP 2001230165A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- semiconductor substrate
- semiconductor device
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体基板にハードマークを形成した場合、
半導体基板の平坦性を劣化させることなく、かつ、パー
ティクルの発生を防止することが可能な半導体装置及び
その製造方法を提供する。 【解決手段】 半導体基板３の表面に英数字などの識別
記号がドット１で表示される半導体装置において、レー
ザビーム加工により上記ドット１を形成する。このドッ
ト１形成時に基板材料の溶融によって生じた隆起部を除
去するために上記ドット１開口部周縁に皿もみ部５（面
取り部）を形成する。
半導体基板の平坦性を劣化させることなく、かつ、パー
ティクルの発生を防止することが可能な半導体装置及び
その製造方法を提供する。 【解決手段】 半導体基板３の表面に英数字などの識別
記号がドット１で表示される半導体装置において、レー
ザビーム加工により上記ドット１を形成する。このドッ
ト１形成時に基板材料の溶融によって生じた隆起部を除
去するために上記ドット１開口部周縁に皿もみ部５（面
取り部）を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ドットにより半導
体基板に識別表示を形成している半導体装置及びその製
造方法に関する。
体基板に識別表示を形成している半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】一般に、半導体基板には、半導体基板の
分類のために、ナンバリングと言われる識別記号が表示
されている。
分類のために、ナンバリングと言われる識別記号が表示
されている。
【０００３】図９（ａ）は、ノッチ付きの半導体基板
（例えばシリコン基板）３を示す。図９（ａ）に示すよ
うに、半導体基板３のノッチ近傍には、数字と文字の組
み合わせからなるナンバリング部１０が形成されてい
る。
（例えばシリコン基板）３を示す。図９（ａ）に示すよ
うに、半導体基板３のノッチ近傍には、数字と文字の組
み合わせからなるナンバリング部１０が形成されてい
る。
【０００４】図９（ｂ）は、図９（ａ）のナンバリング
部１０の一部の拡大図を示す。図９（ｂ）に示すよう
に、ナンバリング部１０の数字や文字は、複数のドット
１で形成されている。図９（ｂ）は、例えば、ナンバリ
ング部１０の先頭数字の“１”が複数のドット１でパタ
ーン化されたものが表示されている。
部１０の一部の拡大図を示す。図９（ｂ）に示すよう
に、ナンバリング部１０の数字や文字は、複数のドット
１で形成されている。図９（ｂ）は、例えば、ナンバリ
ング部１０の先頭数字の“１”が複数のドット１でパタ
ーン化されたものが表示されている。
【０００５】ナンバリング部１０を構成する複数のドッ
ト１は、半導体基板３の表面又は裏面などにレーザが照
射され、半導体基板３の表面が溶融されて形成される。
ナンバリング部１０は、これらのドット１が数字や文字
などにパターン配置されることにより形成される。
ト１は、半導体基板３の表面又は裏面などにレーザが照
射され、半導体基板３の表面が溶融されて形成される。
ナンバリング部１０は、これらのドット１が数字や文字
などにパターン配置されることにより形成される。
【０００６】図１０は、図９（ｂ）の１０−１０線に沿
った断面図を示す。図１０に示すように、深さが数μｍ
程度のすり鉢状の凹部により、ドット１が形成されてい
る。このように深さの浅い凹部により形成されるドット
１をソフトマークという。
った断面図を示す。図１０に示すように、深さが数μｍ
程度のすり鉢状の凹部により、ドット１が形成されてい
る。このように深さの浅い凹部により形成されるドット
１をソフトマークという。
【０００７】このようなソフトマークによりナンバリン
グ部１０が形成される場合、半導体基板３の表面の形状
はほとんど変化がないため、基板面の平坦性を維持でき
る。また、図１１に示すように、ナンバリング部１０を
形成した後、半導体装置の製造工程が進んでゆくと、半
導体基板３の表面は３−１、３−２の状態のように順次
除去されてドット１の深さが浅くなっていく。しかし、
ドット１が消えるまでの状態（３−３）には至っていな
かった。
グ部１０が形成される場合、半導体基板３の表面の形状
はほとんど変化がないため、基板面の平坦性を維持でき
る。また、図１１に示すように、ナンバリング部１０を
形成した後、半導体装置の製造工程が進んでゆくと、半
導体基板３の表面は３−１、３−２の状態のように順次
除去されてドット１の深さが浅くなっていく。しかし、
ドット１が消えるまでの状態（３−３）には至っていな
かった。
【０００８】しかしながら、近年、半導体装置において
配線などの多層化が進み、製造時の全工程数、全処理時
間が大幅に増加してきている。この場合、図１１に示す
ように、半導体基板３の表面は３−３の状態にまで至
り、ドット１が消えるという問題が生じてきた。
配線などの多層化が進み、製造時の全工程数、全処理時
間が大幅に増加してきている。この場合、図１１に示す
ように、半導体基板３の表面は３−３の状態にまで至
り、ドット１が消えるという問題が生じてきた。
【０００９】そこで、このような問題を改善するため
に、図１２に示すように、ナンバリングとして、ドット
１の深さが数μｍ程度のソフトマークよりも、さらにド
ット１が深く彫り込まれたハードマーク（ドット深さが
数１０μｍ程度）が用いられるようになってきている。
に、図１２に示すように、ナンバリングとして、ドット
１の深さが数μｍ程度のソフトマークよりも、さらにド
ット１が深く彫り込まれたハードマーク（ドット深さが
数１０μｍ程度）が用いられるようになってきている。
【００１０】ところが、図１２に示すように、ドット１
を深くした場合には、レーザ照射時に半導体基板３の溶
融量が多くなり、溶融した基板材料が盛り上がる。この
ため、ドット１の開口部周縁に溶融物が堆積して隆起部
２が生じてしまう。この隆起部２の高さは半導体基板３
の表面よりも約０.２〜１.５μｍも高く盛り上がる。従
って、半導体基板３の平坦性（約０.４μｍ以下）が大
きく劣化する問題が生じる。
を深くした場合には、レーザ照射時に半導体基板３の溶
融量が多くなり、溶融した基板材料が盛り上がる。この
ため、ドット１の開口部周縁に溶融物が堆積して隆起部
２が生じてしまう。この隆起部２の高さは半導体基板３
の表面よりも約０.２〜１.５μｍも高く盛り上がる。従
って、半導体基板３の平坦性（約０.４μｍ以下）が大
きく劣化する問題が生じる。
【００１１】ここで、一般に半導体基板は、結晶成長工
程、スライス工程（基板状に切断する）、ラップ工程
（機械加工で平坦性を整える）、エッチング工程（加工
歪みを除去する）、ポリッシュ工程（鏡面に研磨する）
の順に製造されている。その後、用途によっては、エピ
タキシャル成長工程やアニール工程等を追加し、半導体
基板の特性や欠陥の適正化が行われている。
程、スライス工程（基板状に切断する）、ラップ工程
（機械加工で平坦性を整える）、エッチング工程（加工
歪みを除去する）、ポリッシュ工程（鏡面に研磨する）
の順に製造されている。その後、用途によっては、エピ
タキシャル成長工程やアニール工程等を追加し、半導体
基板の特性や欠陥の適正化が行われている。
【００１２】上述したソフトマークは、一般的に、ポリ
ッシュ工程後から半導体装置の製造工程に投入された直
後（洗浄や成膜などの半導体装置の製造工程開始直前）
の間に形成される。
ッシュ工程後から半導体装置の製造工程に投入された直
後（洗浄や成膜などの半導体装置の製造工程開始直前）
の間に形成される。
【００１３】一方、ハードマークは、上述した平坦性の
劣化の問題を回避するために、スライス工程後、又はラ
ップ工程後に形成される。つまり、ハードマークの形成
後、半導体基板の製造工程内のエッチング工程、ポリッ
シュ工程、洗浄工程などを経ることによって、ハードマ
ークの形成時に生じた隆起部２を減少させている。
劣化の問題を回避するために、スライス工程後、又はラ
ップ工程後に形成される。つまり、ハードマークの形成
後、半導体基板の製造工程内のエッチング工程、ポリッ
シュ工程、洗浄工程などを経ることによって、ハードマ
ークの形成時に生じた隆起部２を減少させている。
【００１４】このように、近年、多層配線構造の半導体
装置の増加により、基板の平坦性劣化も改善できるとさ
れ、ソフトマークからハードマークによるナンバリング
に変更されるようになった。
装置の増加により、基板の平坦性劣化も改善できるとさ
れ、ソフトマークからハードマークによるナンバリング
に変更されるようになった。
【００１５】しかしながら、ソフトマークからハードマ
ークに代えることにより、以下に述べる問題が生じた。
ークに代えることにより、以下に述べる問題が生じた。
【００１６】第１の問題は、実際には隆起部２が完全に
は除去されていなかったことである。その結果、ドット
１開口部に隆起部２が存在する状態のままで後工程に進
んだ場合、この隆起部２が基板表面の段差となって露光
工程における焦点ずれやＣＭＰ（Chemical Mechanical
Polishing；化学的機械研磨）工程における研磨むらが
発生した。従って、ハードマークを用いることにより、
半導体装置に不良が生じた。
は除去されていなかったことである。その結果、ドット
１開口部に隆起部２が存在する状態のままで後工程に進
んだ場合、この隆起部２が基板表面の段差となって露光
工程における焦点ずれやＣＭＰ（Chemical Mechanical
Polishing；化学的機械研磨）工程における研磨むらが
発生した。従って、ハードマークを用いることにより、
半導体装置に不良が生じた。
【００１７】第２の問題は、ドット１の形成時にピット
が生じることである。つまり、図１２に示すように、ド
ット１はレーザ照射により形成されることが多いため、
ドット１の底部は略半球状に形成される。この半球状の
底面は、単結晶からなる半導体基板３の場合、連続的に
方位の異なる結晶面となっている。従って、ドット形成
後のエッチング工程、ポリッシュ工程、洗浄工程などに
よるエッチング処理が行われる場合、方位の異なる結晶
面はエッチング速度が異なるため、図１３に示すよう
に、ドット１の底部にピット４が形成される。
が生じることである。つまり、図１２に示すように、ド
ット１はレーザ照射により形成されることが多いため、
ドット１の底部は略半球状に形成される。この半球状の
底面は、単結晶からなる半導体基板３の場合、連続的に
方位の異なる結晶面となっている。従って、ドット形成
後のエッチング工程、ポリッシュ工程、洗浄工程などに
よるエッチング処理が行われる場合、方位の異なる結晶
面はエッチング速度が異なるため、図１３に示すよう
に、ドット１の底部にピット４が形成される。
【００１８】図１４（ａ）乃至図１４（ｃ）は、図１３
に示すピット４の断面図である。図１４（ａ）に示すよ
うに、ピット４とは、ドット１の底面において形成され
た穴のことである。
に示すピット４の断面図である。図１４（ａ）に示すよ
うに、ピット４とは、ドット１の底面において形成され
た穴のことである。
【００１９】図１４（ｂ）に示すように、半導体装置の
製造工程において、基板上に酸化膜や窒化膜のような絶
縁膜１１が形成された場合、ドット１内にも絶縁膜１１
が形成され、この絶縁膜１１によりピット４が埋め込ま
れる。その後、図１４（ｃ）に示すように、エッチング
工程などにおいて、ドット１内の絶縁膜１１が除去され
る際、ピット４内の絶縁膜１１は除去されずに残存す
る。
製造工程において、基板上に酸化膜や窒化膜のような絶
縁膜１１が形成された場合、ドット１内にも絶縁膜１１
が形成され、この絶縁膜１１によりピット４が埋め込ま
れる。その後、図１４（ｃ）に示すように、エッチング
工程などにおいて、ドット１内の絶縁膜１１が除去され
る際、ピット４内の絶縁膜１１は除去されずに残存す
る。
【００２０】従って、後の半導体装置の製造工程におい
て、ピット４内の絶縁膜１１が剥離し、パーティクルが
発生する。その結果、半導体装置の歩留まりなどを低下
させる問題が生じる。
て、ピット４内の絶縁膜１１が剥離し、パーティクルが
発生する。その結果、半導体装置の歩留まりなどを低下
させる問題が生じる。
【００２１】
【発明が解決しようとする課題】前述したように、従来
から、半導体基板のナンバリングには、識別マークとし
てソフトマーク（例えば、ドット深さ：約２〜１０μ
ｍ、ドット直径：約５０〜１００μｍ）が多用されてい
る。
から、半導体基板のナンバリングには、識別マークとし
てソフトマーク（例えば、ドット深さ：約２〜１０μ
ｍ、ドット直径：約５０〜１００μｍ）が多用されてい
る。
【００２２】しかしながら、多層化の著しい半導体装置
においては、半導体基板の工程数や処理時間が長くな
り、半導体基板の基板面の除去量が増加して、ナンバリ
ングが消えてしまうという問題が生じている。
においては、半導体基板の工程数や処理時間が長くな
り、半導体基板の基板面の除去量が増加して、ナンバリ
ングが消えてしまうという問題が生じている。
【００２３】そこで、多層化の著しい半導体装置におい
ては、ソフトマークよりも深く彫り込んだハードマーク
（例えば、ドット深さ：約５０〜１００μｍ、ドット直
径：約８０〜１２０μｍ）の利用が検討されている。
ては、ソフトマークよりも深く彫り込んだハードマーク
（例えば、ドット深さ：約５０〜１００μｍ、ドット直
径：約８０〜１２０μｍ）の利用が検討されている。
【００２４】ところが、半導体基板にハードマークを形
成した場合、レーザ照射時に生じる溶融物が盛り上がっ
てドット開口部の周囲に堆積し、約０.２〜１.５μｍの
隆起部が生じてしまう。この隆起部は半導体基板の平坦
度は０．４μｍ以下、好ましくは０．２〜０．０５μｍ
以下に対して無視できない大きさであるため、隆起部の
存在する状態のままで後工程に進むと露光工程における
焦点ずれやＣＭＰ工程における研磨むらの原因になる。
また、レーザ照射によりドットの底面にピットが生じて
しまう。このピットはパーティクルが発生する原因とな
り、半導体装置の歩留まりなどを低下させる。
成した場合、レーザ照射時に生じる溶融物が盛り上がっ
てドット開口部の周囲に堆積し、約０.２〜１.５μｍの
隆起部が生じてしまう。この隆起部は半導体基板の平坦
度は０．４μｍ以下、好ましくは０．２〜０．０５μｍ
以下に対して無視できない大きさであるため、隆起部の
存在する状態のままで後工程に進むと露光工程における
焦点ずれやＣＭＰ工程における研磨むらの原因になる。
また、レーザ照射によりドットの底面にピットが生じて
しまう。このピットはパーティクルが発生する原因とな
り、半導体装置の歩留まりなどを低下させる。
【００２５】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、半導体基板
にハードマークを形成した場合、半導体基板の平坦性を
劣化させることなく、かつ、パーティクルの発生を防止
することが可能な半導体装置及びその製造方法を提供す
ることにある。
れたものであり、その目的とするところは、半導体基板
にハードマークを形成した場合、半導体基板の平坦性を
劣化させることなく、かつ、パーティクルの発生を防止
することが可能な半導体装置及びその製造方法を提供す
ることにある。
【００２６】
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
成するために以下に示す手段を用いている。
【００２７】本発明の第１の半導体装置は、半導体基板
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの開口部周縁に形成
され、前記ドットよりも大きな径寸法を有する面取り部
を具備している。
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの開口部周縁に形成
され、前記ドットよりも大きな径寸法を有する面取り部
を具備している。
【００２８】上記本発明の第１の半導体装置において、
前記面取り部は、皿もみ又は座ぐり形状となっている。
前記面取り部は、皿もみ又は座ぐり形状となっている。
【００２９】本発明の第２の半導体装置は、半導体基板
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの開口部周縁に形成
され、前記ドットよりも大きな径寸法を有する面取り部
と、前記面取り部内の前記ドットの開口部周縁に、前記
半導体基板の表面から突出していない高さを有する隆起
部とを具備している。
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの開口部周縁に形成
され、前記ドットよりも大きな径寸法を有する面取り部
と、前記面取り部内の前記ドットの開口部周縁に、前記
半導体基板の表面から突出していない高さを有する隆起
部とを具備している。
【００３０】本発明の第３の半導体装置は、半導体基板
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの底面に形成され、
前記ドットよりも小さな径寸法を有する凹部を具備して
いる。
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの底面に形成され、
前記ドットよりも小さな径寸法を有する凹部を具備して
いる。
【００３１】本発明の第４の半導体装置は、半導体基板
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの底面に形成され、
前記ドットよりも大きな径寸法を有する凹部を具備して
いる。
の表面に英数字などの識別記号がドットにより表示され
る半導体装置において、前記ドットの底面に形成され、
前記ドットよりも大きな径寸法を有する凹部を具備して
いる。
【００３２】本発明の第１の半導体装置の製造方法は、
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
開口部周縁に、前記ドットよりも大きな径寸法を有する
面取り部を形成する工程とを含んでいる。
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
開口部周縁に、前記ドットよりも大きな径寸法を有する
面取り部を形成する工程とを含んでいる。
【００３３】本発明の第２の半導体装置の製造方法は、
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
開口部周縁に、前記ドットよりも大きな径寸法を有する
第１の面取り部を形成する工程と、前記第１の面取り部
の開口部周縁に、前記第１の面取り部よりも大きな径寸
法を有する第２の面取り部を形成する工程とを含んでい
る。
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
開口部周縁に、前記ドットよりも大きな径寸法を有する
第１の面取り部を形成する工程と、前記第１の面取り部
の開口部周縁に、前記第１の面取り部よりも大きな径寸
法を有する第２の面取り部を形成する工程とを含んでい
る。
【００３４】本発明の第３の半導体装置の製造方法は、
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記ドッ
トを形成する前の半導体基板内に、前記ドットよりも大
きな径寸法を有する窪み部を形成する工程と、前記窪み
部の範囲内に前記ドットを形成する工程とを含んでい
る。
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記ドッ
トを形成する前の半導体基板内に、前記ドットよりも大
きな径寸法を有する窪み部を形成する工程と、前記窪み
部の範囲内に前記ドットを形成する工程とを含んでい
る。
【００３５】本発明の第４の半導体装置の製造方法は、
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
底面に、前記ドットよりも小さな径寸法を有する凹部を
形成する工程とを含んでいる。
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
底面に、前記ドットよりも小さな径寸法を有する凹部を
形成する工程とを含んでいる。
【００３６】本発明の第５の半導体装置の製造方法は、
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
底面に、前記ドットよりも大きな径寸法を有する凹部を
形成する工程とを含んでいる。
半導体基板の表面に英数字などの識別記号がドットによ
り表示される半導体装置の製造方法において、前記半導
体基板内に前記ドットを形成する工程と、前記ドットの
底面に、前記ドットよりも大きな径寸法を有する凹部を
形成する工程とを含んでいる。
【００３７】上記本発明の第１乃至第５の半導体装置の
製造方法において、前記ドット、前記面取り部、前記窪
み部及び前記凹部は、レーザビーム照射により形成する
ことが望ましい。
製造方法において、前記ドット、前記面取り部、前記窪
み部及び前記凹部は、レーザビーム照射により形成する
ことが望ましい。
【００３８】上記本発明の第１の半導体装置の製造方法
において、前記ドットはレーザビーム照射により形成
し、前記面取り部はエッチングにより形成してもよい。
において、前記ドットはレーザビーム照射により形成
し、前記面取り部はエッチングにより形成してもよい。
【００３９】上記本発明の第３の半導体装置の製造方法
において、前記窪み部及び前記ドットはレーザビーム照
射により形成し、このレーザビーム照射は前記ドット形
成時に基板材料の溶融によって生じる隆起部の高さを前
記半導体基板の表面から突出しないように制御してい
る。
において、前記窪み部及び前記ドットはレーザビーム照
射により形成し、このレーザビーム照射は前記ドット形
成時に基板材料の溶融によって生じる隆起部の高さを前
記半導体基板の表面から突出しないように制御してい
る。
【００４０】上記本発明の第５の半導体装置の製造方法
において、前記凹部は、前記半導体基板面に対して斜め
にレーザビームを照射することにより形成している。
において、前記凹部は、前記半導体基板面に対して斜め
にレーザビームを照射することにより形成している。
【００４１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００４２】［第１の実施例］第１の実施例は、ドット
の開口部に皿もみ部を形成することにより、ドットの形
成時に生じる隆起部及びピットを除去している。
の開口部に皿もみ部を形成することにより、ドットの形
成時に生じる隆起部及びピットを除去している。
【００４３】図１（ａ）、図１（ｂ）は、第１の実施例
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
【００４４】まず、図１（ａ）に示すように、例えば６
インチ以上の直径を有する半導体ウエハ（以下、半導体
基板と称す）３を用意する。この半導体基板３（例えば
シリコン基板）の表面又は裏面に、例えばＹＡＧ高出力
レーザを用いて、パルス出力が例えば２０００μＪ、繰
り返し周波数が例えば１ｋＨｚの条件で、レーザビーム
が照射される。これにより、半導体基板３内に、深さが
約５０〜１００μｍ、直径が約８０〜１２０μｍのドッ
ト１が形成される。この際、半導体基板３の表面が溶融
され、溶融した基板材料が盛り上がるため、ドット１の
開口部周縁に溶融物が堆積して隆起部２が生じる。その
後、エッチング工程、ポリッシュ工程、洗浄工程などを
経て半導体基板３の製造が行われる。この際、エッチン
グ工程、ポリッシュ工程、洗浄工程などのエッチング処
理により、ドット１の底面にピット４が生じる。
インチ以上の直径を有する半導体ウエハ（以下、半導体
基板と称す）３を用意する。この半導体基板３（例えば
シリコン基板）の表面又は裏面に、例えばＹＡＧ高出力
レーザを用いて、パルス出力が例えば２０００μＪ、繰
り返し周波数が例えば１ｋＨｚの条件で、レーザビーム
が照射される。これにより、半導体基板３内に、深さが
約５０〜１００μｍ、直径が約８０〜１２０μｍのドッ
ト１が形成される。この際、半導体基板３の表面が溶融
され、溶融した基板材料が盛り上がるため、ドット１の
開口部周縁に溶融物が堆積して隆起部２が生じる。その
後、エッチング工程、ポリッシュ工程、洗浄工程などを
経て半導体基板３の製造が行われる。この際、エッチン
グ工程、ポリッシュ工程、洗浄工程などのエッチング処
理により、ドット１の底面にピット４が生じる。
【００４５】次に、隆起部２が包含される範囲（直径約
１２０〜１８０μｍ）に、パルス出力が例えば８００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３の表面
が溶融され、ドット１の開口部周縁の隆起部が除去さ
れ、図１（ｂ）に示すように、ドット１の開口部周縁
に、深さが約３〜１０μｍ、直径が約１２０〜１８０μ
ｍの皿もみ部（面取り部）５が形成される。この際、皿
もみ部５を形成するためのレーザ照射により、ドット１
の底面のピット４が除去される。
１２０〜１８０μｍ）に、パルス出力が例えば８００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３の表面
が溶融され、ドット１の開口部周縁の隆起部が除去さ
れ、図１（ｂ）に示すように、ドット１の開口部周縁
に、深さが約３〜１０μｍ、直径が約１２０〜１８０μ
ｍの皿もみ部（面取り部）５が形成される。この際、皿
もみ部５を形成するためのレーザ照射により、ドット１
の底面のピット４が除去される。
【００４６】尚、皿もみ部５を形成する際のレーザビー
ムの出力は、ドット１形成時のレーザビームの出力より
低くなるように制御する。また、レーザビームを隆起部
が含まれる範囲に照射し、かつドット１底部のピット４
が含まれる範囲に照射するように制御する。
ムの出力は、ドット１形成時のレーザビームの出力より
低くなるように制御する。また、レーザビームを隆起部
が含まれる範囲に照射し、かつドット１底部のピット４
が含まれる範囲に照射するように制御する。
【００４７】このように、レーザビーム加工により半導
体基板３の表面に複数のドット１が形成され、パターン
化される。その結果、例えば、図９（ａ）に示すよう
に、英数字の識別記号から構成されたナンバリング部１
０が形成される。このナンバリング部１０は、半導体基
板３のノッチ近傍に表示される。
体基板３の表面に複数のドット１が形成され、パターン
化される。その結果、例えば、図９（ａ）に示すよう
に、英数字の識別記号から構成されたナンバリング部１
０が形成される。このナンバリング部１０は、半導体基
板３のノッチ近傍に表示される。
【００４８】上記第１の実施例によれば、ドット１の形
成時に隆起部２及びピット４が生じた後、皿もみ部５を
形成している。このため、皿もみ部５の形成におけるレ
ーザ照射により、隆起部２及びピット４が除去される。
成時に隆起部２及びピット４が生じた後、皿もみ部５を
形成している。このため、皿もみ部５の形成におけるレ
ーザ照射により、隆起部２及びピット４が除去される。
【００４９】従って、隆起部２が除去できるため、基板
表面の平坦性を基準値（約０.４μｍ）以下に抑えるこ
とが可能になる。このため、露光工程における焦点ずれ
を防止でき、さらに、ＣＭＰ処理における研磨むらが発
生しなくなり、良好な研磨特性が得られる。
表面の平坦性を基準値（約０.４μｍ）以下に抑えるこ
とが可能になる。このため、露光工程における焦点ずれ
を防止でき、さらに、ＣＭＰ処理における研磨むらが発
生しなくなり、良好な研磨特性が得られる。
【００５０】また、ピット４が除去できるため、パーテ
ィクルの発生を防止できる。従って、半導体装置の歩留
まりの低下が抑止できる。
ィクルの発生を防止できる。従って、半導体装置の歩留
まりの低下が抑止できる。
【００５１】さらに、半導体基板３に形成されたナンバ
リング部１０は、従来から多用されていたソフトマーク
よりも彫りの深いハードマークで形成されている。この
ため、配線などの多層化が要求された場合、半導体装置
の製造における全工程数及び全処理時間が大幅に増加し
ても、ナンバリング部１０が消えるという問題は発生し
なくなる。
リング部１０は、従来から多用されていたソフトマーク
よりも彫りの深いハードマークで形成されている。この
ため、配線などの多層化が要求された場合、半導体装置
の製造における全工程数及び全処理時間が大幅に増加し
ても、ナンバリング部１０が消えるという問題は発生し
なくなる。
【００５２】［第２の実施例］第２の実施例は、第１の
実施例よりもさらに深いドットが要求された場合を示
す。この場合、ドットが深く形成される分、基板材料の
溶融量が増してドット開口部に堆積する第１の隆起部も
大きくなる。この第１の隆起部が大きくなった分、第１
の実施例に比べて皿もみ部を形成する際のレーザビーム
の出力を上げるため、皿もみ部の開口部周縁に第２の隆
起部が生じてしまう。そこで、この第２の隆起部が包含
される範囲に皿もみ部をさらに形成して第２の隆起部を
除去するものである。
実施例よりもさらに深いドットが要求された場合を示
す。この場合、ドットが深く形成される分、基板材料の
溶融量が増してドット開口部に堆積する第１の隆起部も
大きくなる。この第１の隆起部が大きくなった分、第１
の実施例に比べて皿もみ部を形成する際のレーザビーム
の出力を上げるため、皿もみ部の開口部周縁に第２の隆
起部が生じてしまう。そこで、この第２の隆起部が包含
される範囲に皿もみ部をさらに形成して第２の隆起部を
除去するものである。
【００５３】図２（ａ）、図２（ｂ）、図２（ｃ）は、
第２の実施例に係るハードマークの形成工程を示してい
る。以下、ハードマークの形成について説明する。
第２の実施例に係るハードマークの形成工程を示してい
る。以下、ハードマークの形成について説明する。
【００５４】まず、図２（ａ）に示すように、半導体基
板３の表面又は裏面に、パルス出力が例えば２３００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
深さが約１００〜１５０μｍ、直径が約８０〜１２０μ
ｍのドット１が形成される。この際、半導体基板３の表
面が溶融され、溶融した基板材料が盛り上がるため、ド
ット１の開口部周縁に溶融物が堆積して第１の隆起部２
が生じる。その後、エッチング工程、ポリッシュ工程、
洗浄工程などを経て半導体基板３の製造が行われる。こ
の際、エッチング工程、ポリッシュ工程、洗浄工程など
のエッチング処理により、ドット１の底面にピット４が
生じる。
板３の表面又は裏面に、パルス出力が例えば２３００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
深さが約１００〜１５０μｍ、直径が約８０〜１２０μ
ｍのドット１が形成される。この際、半導体基板３の表
面が溶融され、溶融した基板材料が盛り上がるため、ド
ット１の開口部周縁に溶融物が堆積して第１の隆起部２
が生じる。その後、エッチング工程、ポリッシュ工程、
洗浄工程などを経て半導体基板３の製造が行われる。こ
の際、エッチング工程、ポリッシュ工程、洗浄工程など
のエッチング処理により、ドット１の底面にピット４が
生じる。
【００５５】次に、第１の隆起部２が包含される範囲
（直径約１２０〜１８０μｍ）に、パルス出力が例えば
１２００μＪ、繰り返し周波数が例えば１ｋＨｚの条件
で、レーザビームが照射される。これにより、半導体基
板３の表面が溶融され、ドット１の開口部周縁の第１の
隆起部２が除去され、図２（ｂ）に示すように、ドット
１の開口部周縁に、深さが約１０〜３０μｍ、直径が約
１２０〜１８０μｍの第１の皿もみ部（面取り部）５ａ
が形成される。この際、第１の皿もみ部５ａを形成する
ためのレーザ照射により、ドット１の底面のピット４が
除去される。
（直径約１２０〜１８０μｍ）に、パルス出力が例えば
１２００μＪ、繰り返し周波数が例えば１ｋＨｚの条件
で、レーザビームが照射される。これにより、半導体基
板３の表面が溶融され、ドット１の開口部周縁の第１の
隆起部２が除去され、図２（ｂ）に示すように、ドット
１の開口部周縁に、深さが約１０〜３０μｍ、直径が約
１２０〜１８０μｍの第１の皿もみ部（面取り部）５ａ
が形成される。この際、第１の皿もみ部５ａを形成する
ためのレーザ照射により、ドット１の底面のピット４が
除去される。
【００５６】ここで、第２の実施例では、第１の実施例
に比べてドット１の深さが大きく形成されている分、ド
ット１の開口部周縁に生じる第１の隆起部２も大きくな
る。その関係上、第１の皿もみ部５ａを形成する際のレ
ーザビームの出力も第１の実施例に比べて大きくなるよ
うに制御されている。その結果、溶融した基板材料が第
１の皿もみ部５ａの周縁に堆積して第２の隆起部２’が
形成されてしまう。
に比べてドット１の深さが大きく形成されている分、ド
ット１の開口部周縁に生じる第１の隆起部２も大きくな
る。その関係上、第１の皿もみ部５ａを形成する際のレ
ーザビームの出力も第１の実施例に比べて大きくなるよ
うに制御されている。その結果、溶融した基板材料が第
１の皿もみ部５ａの周縁に堆積して第２の隆起部２’が
形成されてしまう。
【００５７】続いて、第１の皿もみ部５ａとその第２の
隆起部２’が包含される範囲にレーザビームが照射され
る。その結果、半導体基板３の表面が溶融され、第１の
皿もみ部５ａの周縁の第２の隆起部２’が除去され、図
２（ｃ）に示すように、深さが約２〜１０μｍの第２の
皿もみ部５ｂが形成される。ここで、第２の皿もみ部５
ｂ形成時のレーザビームの出力は、第１の皿もみ部５ａ
形成時のレーザビームの出力より低くなるように制御さ
れており、第２の皿もみ部５ｂの周縁には隆起は生じな
い。このため、第２の皿もみ部５ｂの形成により半導体
基板３の平坦度を劣化させることはない。
隆起部２’が包含される範囲にレーザビームが照射され
る。その結果、半導体基板３の表面が溶融され、第１の
皿もみ部５ａの周縁の第２の隆起部２’が除去され、図
２（ｃ）に示すように、深さが約２〜１０μｍの第２の
皿もみ部５ｂが形成される。ここで、第２の皿もみ部５
ｂ形成時のレーザビームの出力は、第１の皿もみ部５ａ
形成時のレーザビームの出力より低くなるように制御さ
れており、第２の皿もみ部５ｂの周縁には隆起は生じな
い。このため、第２の皿もみ部５ｂの形成により半導体
基板３の平坦度を劣化させることはない。
【００５８】尚、第２の実施例では、第１及び第２の皿
もみ部５ａ、５ｂを順次形成しているが、さらに第３の
皿もみ部を追加してもよい。この場合、第３の皿もみ部
形成時のレーザビームの出力は、第２の皿もみ部５ｂ形
成時のレーザビームの出力より低くなるように制御すれ
ばよい。
もみ部５ａ、５ｂを順次形成しているが、さらに第３の
皿もみ部を追加してもよい。この場合、第３の皿もみ部
形成時のレーザビームの出力は、第２の皿もみ部５ｂ形
成時のレーザビームの出力より低くなるように制御すれ
ばよい。
【００５９】上記第２の実施例によれば、第１の実施例
と同様の効果を得ることができる。さらに、第２の実施
例は、第１の皿もみ部５ａを形成するためのレーザ照射
によりドット１の底面のピット４が除去しきれていなか
った場合、第２の皿もみ部５ｂを形成するためのレーザ
照射により、残存したピット４を確実に除去できる。
と同様の効果を得ることができる。さらに、第２の実施
例は、第１の皿もみ部５ａを形成するためのレーザ照射
によりドット１の底面のピット４が除去しきれていなか
った場合、第２の皿もみ部５ｂを形成するためのレーザ
照射により、残存したピット４を確実に除去できる。
【００６０】［第３の実施例］第３の実施例は、ドット
を形成する前に予め皿もみ部に相当するすり鉢状の窪み
部を形成することにより、基板の平坦性を維持してい
る。
を形成する前に予め皿もみ部に相当するすり鉢状の窪み
部を形成することにより、基板の平坦性を維持してい
る。
【００６１】図３（ａ）、図３（ｂ）は、第３の実施例
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
【００６２】まず、図３（ａ）に示すように、半導体基
板３の表面に、パルス出力が例えば８００μＪ、繰り返
し周波数が例えば１ｋＨｚの条件で、レーザビームが照
射される。これにより、半導体基板３の表面が溶融さ
れ、深さが約２〜１０μｍ、直径が約１４０〜１８０μ
ｍの窪み部（面取り部）６が形成される。
板３の表面に、パルス出力が例えば８００μＪ、繰り返
し周波数が例えば１ｋＨｚの条件で、レーザビームが照
射される。これにより、半導体基板３の表面が溶融さ
れ、深さが約２〜１０μｍ、直径が約１４０〜１８０μ
ｍの窪み部（面取り部）６が形成される。
【００６３】続いて、図３（ｂ）示すように、半導体基
板３の表面又は裏面に、パルス出力が例えば２０００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
窪み部６の中心に対して深さが約５０〜１００μｍ、直
径が約８０〜１２０μｍのドット１が形成される。この
際、半導体基板３の表面が溶融され、溶融した基板材料
が盛り上がるため、ドット１の開口部周縁に溶融物が堆
積して隆起部２が生じる。しかしながら、隆起部２は窪
み部６の表面に形成されているため、隆起部２は半導体
基板３の表面から突出しない。
板３の表面又は裏面に、パルス出力が例えば２０００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
窪み部６の中心に対して深さが約５０〜１００μｍ、直
径が約８０〜１２０μｍのドット１が形成される。この
際、半導体基板３の表面が溶融され、溶融した基板材料
が盛り上がるため、ドット１の開口部周縁に溶融物が堆
積して隆起部２が生じる。しかしながら、隆起部２は窪
み部６の表面に形成されているため、隆起部２は半導体
基板３の表面から突出しない。
【００６４】尚、隆起部２が半導体基板３の表面から突
出しないように、隆起部２が生じる位置の窪み部６の深
さを隆起部２の高さよりも深く形成しておく必要があ
る。ただし、窪み部６の深さは、半導体装置の製造工程
において膜残りや汚染留まりなどの生じない程度の深さ
にする必要がある。
出しないように、隆起部２が生じる位置の窪み部６の深
さを隆起部２の高さよりも深く形成しておく必要があ
る。ただし、窪み部６の深さは、半導体装置の製造工程
において膜残りや汚染留まりなどの生じない程度の深さ
にする必要がある。
【００６５】上記第３の実施例によれば、窪み部６が形
成された後にドット１が形成される。このため、ドット
１形成時に生じる隆起部２は窪み部６の表面に形成され
る。しかしながら、隆起部２は半導体基板３の表面から
突出しないため、基板面の平坦性を維持できる。
成された後にドット１が形成される。このため、ドット
１形成時に生じる隆起部２は窪み部６の表面に形成され
る。しかしながら、隆起部２は半導体基板３の表面から
突出しないため、基板面の平坦性を維持できる。
【００６６】従って、露光工程における焦点ずれを防止
でき、さらに、ＣＭＰ処理おける研磨むらが発生しなく
なり、良好な研磨特性が得られる。
でき、さらに、ＣＭＰ処理おける研磨むらが発生しなく
なり、良好な研磨特性が得られる。
【００６７】さらに、半導体基板３に形成されたナンバ
リング部１０は、従来から多用されていたソフトマーク
よりも彫りの深いハードマークで形成されている。この
ため、配線などの多層化が要求された場合、半導体装置
の製造における全工程数及び全処理時間が大幅に増加し
ても、ナンバリング部１０が消えるという問題は発生し
なくなる。
リング部１０は、従来から多用されていたソフトマーク
よりも彫りの深いハードマークで形成されている。この
ため、配線などの多層化が要求された場合、半導体装置
の製造における全工程数及び全処理時間が大幅に増加し
ても、ナンバリング部１０が消えるという問題は発生し
なくなる。
【００６８】［第４の実施例］第４の実施例は、ドット
の開口部にＲ状の面取り部を形成することにより、ドッ
トの形成時に生じる隆起部を除去している。
の開口部にＲ状の面取り部を形成することにより、ドッ
トの形成時に生じる隆起部を除去している。
【００６９】図４（ａ）、図４（ｂ）は、第４の実施例
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
【００７０】まず、図４（ａ）に示すように、半導体基
板３の表面又は裏面に、パルス出力が例えば２０００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
深さが約５０〜１００μｍ、直径が約８０〜１２０μｍ
のドット１が形成される。この際、半導体基板３の表面
が溶融され、溶融した基板材料が盛り上がるため、ドッ
ト１の開口部周縁に溶融物が堆積して隆起部２が生じ
る。その後、エッチング工程、ポリッシュ工程、洗浄工
程などを経て半導体基板３の製造が終了する。
板３の表面又は裏面に、パルス出力が例えば２０００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
深さが約５０〜１００μｍ、直径が約８０〜１２０μｍ
のドット１が形成される。この際、半導体基板３の表面
が溶融され、溶融した基板材料が盛り上がるため、ドッ
ト１の開口部周縁に溶融物が堆積して隆起部２が生じ
る。その後、エッチング工程、ポリッシュ工程、洗浄工
程などを経て半導体基板３の製造が終了する。
【００７１】次に、図４（ｂ）示すように、例えばＣＦ
4ガス又はＮＨ3ガス等を用いたＣＤＥ（Chemical Dry E
tching）により、ドット１開口部の周縁にＲ状の面取り
部７が形成される。この際、ドット１開口部の周縁の隆
起部２が除去される。
4ガス又はＮＨ3ガス等を用いたＣＤＥ（Chemical Dry E
tching）により、ドット１開口部の周縁にＲ状の面取り
部７が形成される。この際、ドット１開口部の周縁の隆
起部２が除去される。
【００７２】上記第４の実施例によれば、ドット１が形
成された後に、Ｒ状の面取り部７が形成される。これに
より、ドット１形成時に生じた隆起部２が除去できるた
め、基板面の平坦性を維持できる。従って、上記第３の
実施例と同様の効果を得ることができる。
成された後に、Ｒ状の面取り部７が形成される。これに
より、ドット１形成時に生じた隆起部２が除去できるた
め、基板面の平坦性を維持できる。従って、上記第３の
実施例と同様の効果を得ることができる。
【００７３】［第５の実施例］第５の実施例は、ドット
の開口部にＣ状の面取り部を形成することにより、ドッ
トの形成時に生じる隆起部を除去している。
の開口部にＣ状の面取り部を形成することにより、ドッ
トの形成時に生じる隆起部を除去している。
【００７４】図５（ａ）、図５（ｂ）は、第５の実施例
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
に係るハードマークの形成工程を示している。以下、ハ
ードマークの形成について説明する。
【００７５】まず、図５（ａ）に示すように、半導体基
板３の表面又は裏面に、パルス出力が例えば２０００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
深さが約５０〜１００μｍ、直径が約８０〜１２０μｍ
のドット１が形成される。この際、半導体基板３の表面
が溶融され、溶融した基板材料が盛り上がるため、ドッ
ト１の開口部周縁に溶融物が堆積して隆起部２が生じ
る。その後、エッチング工程、ポリッシュ工程、洗浄工
程などを経て半導体基板３の製造が終了する。
板３の表面又は裏面に、パルス出力が例えば２０００μ
Ｊ、繰り返し周波数が例えば１ｋＨｚの条件で、レーザ
ビームが照射される。これにより、半導体基板３内に、
深さが約５０〜１００μｍ、直径が約８０〜１２０μｍ
のドット１が形成される。この際、半導体基板３の表面
が溶融され、溶融した基板材料が盛り上がるため、ドッ
ト１の開口部周縁に溶融物が堆積して隆起部２が生じ
る。その後、エッチング工程、ポリッシュ工程、洗浄工
程などを経て半導体基板３の製造が終了する。
【００７６】次に、図５（ｂ）に示すように、機械的な
リーマ加工により、ドット１開口部の周縁にＣ状の面取
り部８が形成される。この際、ドット１開口部の周縁の
隆起部２が除去される。
リーマ加工により、ドット１開口部の周縁にＣ状の面取
り部８が形成される。この際、ドット１開口部の周縁の
隆起部２が除去される。
【００７７】上記第５の実施例によれば、ドット１が形
成された後に、Ｃ状の面取り部８が形成される。これに
より、ドット１形成時に生じた隆起部２が除去できるた
め、基板面の平坦性を維持できる。従って、上記第３の
実施例と同様の効果を得ることができる。
成された後に、Ｃ状の面取り部８が形成される。これに
より、ドット１形成時に生じた隆起部２が除去できるた
め、基板面の平坦性を維持できる。従って、上記第３の
実施例と同様の効果を得ることができる。
【００７８】［第６の実施例］第６の実施例は、ドット
の底面に凹部を形成することにより、ドットの形成時に
生じるピットを除去している。
の底面に凹部を形成することにより、ドットの形成時に
生じるピットを除去している。
【００７９】図６は、第６の実施例に係るハードマーク
の形成工程を示している。以下、ハードマークの形成に
ついて説明する。
の形成工程を示している。以下、ハードマークの形成に
ついて説明する。
【００８０】まず、図６に示すように、半導体基板３の
表面又は裏面に、パルス出力が例えば２０００μＪ、繰
り返し周波数が例えば１ｋＨｚの条件で、レーザビーム
が照射される。これにより、半導体基板３内に、深さが
約５０〜１００μｍ、直径が約８０〜１２０μｍのドッ
ト１が形成される。その後、エッチング工程、ポリッシ
ュ工程、洗浄工程などを経て半導体基板３の製造が行わ
れる。この際、エッチング工程、ポリッシュ工程、洗浄
工程などのエッチング処理により、ドット１の底面にピ
ット（図示せず）が生じる。
表面又は裏面に、パルス出力が例えば２０００μＪ、繰
り返し周波数が例えば１ｋＨｚの条件で、レーザビーム
が照射される。これにより、半導体基板３内に、深さが
約５０〜１００μｍ、直径が約８０〜１２０μｍのドッ
ト１が形成される。その後、エッチング工程、ポリッシ
ュ工程、洗浄工程などを経て半導体基板３の製造が行わ
れる。この際、エッチング工程、ポリッシュ工程、洗浄
工程などのエッチング処理により、ドット１の底面にピ
ット（図示せず）が生じる。
【００８１】次に、ドット１の底面に、パルス出力が例
えば８００μＪ、繰り返し周波数が例えば１ｋＨｚの条
件で、半導体基板３面に対して垂直にレーザビームが照
射される。これにより、図６に示すように、ドット１の
底面からの深さが約３〜１０μｍ、直径が約６０〜８０
μｍの凹部９ａが形成され、ドット１の底面のピットが
除去される。ここで、凹部９ａ形成時のレーザビームの
直径は、ドット１形成時のレーザビームの直径より小さ
くする。
えば８００μＪ、繰り返し周波数が例えば１ｋＨｚの条
件で、半導体基板３面に対して垂直にレーザビームが照
射される。これにより、図６に示すように、ドット１の
底面からの深さが約３〜１０μｍ、直径が約６０〜８０
μｍの凹部９ａが形成され、ドット１の底面のピットが
除去される。ここで、凹部９ａ形成時のレーザビームの
直径は、ドット１形成時のレーザビームの直径より小さ
くする。
【００８２】ここで、ピットを除去するために凹部９ａ
を形成する工程は、半導体基板３の製造工程の最終工程
から半導体装置の製造工程に投入するまでの間に実施す
ることが好ましい。しかしながら、半導体基板３の製造
工程内で使用するエッチング液や洗浄液等の組成によっ
ては、ドット１底面に生じるピットの深さを浅くできる
ため、エッチング工程や最終洗浄工程の前に実施するこ
ともできる。
を形成する工程は、半導体基板３の製造工程の最終工程
から半導体装置の製造工程に投入するまでの間に実施す
ることが好ましい。しかしながら、半導体基板３の製造
工程内で使用するエッチング液や洗浄液等の組成によっ
ては、ドット１底面に生じるピットの深さを浅くできる
ため、エッチング工程や最終洗浄工程の前に実施するこ
ともできる。
【００８３】上記第６の実施例によれば、ドットの形成
においてピット４が生じた後、レーザ照射により、ピッ
ト４が除去される。従って、パーティクルの発生を防止
できるため、半導体装置の歩留まりの低下が抑止でき
る。
においてピット４が生じた後、レーザ照射により、ピッ
ト４が除去される。従って、パーティクルの発生を防止
できるため、半導体装置の歩留まりの低下が抑止でき
る。
【００８４】さらに、半導体基板３に形成されたナンバ
リング部１０は、従来から多用されていたソフトマーク
よりも彫りの深いハードマークで形成されている。この
ため、配線などの多層化が要求された場合、半導体装置
の製造における全工程数及び全処理時間が大幅に増加し
ても、ナンバリング部１０が消えるという問題は発生し
なくなる。
リング部１０は、従来から多用されていたソフトマーク
よりも彫りの深いハードマークで形成されている。この
ため、配線などの多層化が要求された場合、半導体装置
の製造における全工程数及び全処理時間が大幅に増加し
ても、ナンバリング部１０が消えるという問題は発生し
なくなる。
【００８５】尚、ドット１の形成時にドット１開口部の
周縁に隆起部が生じた場合は、凹部９ａを形成した後、
第１、第２、第４、第５の実施例のいずれかの実施例の
ように面取り部などを形成すれば、隆起部が除去でき
る。
周縁に隆起部が生じた場合は、凹部９ａを形成した後、
第１、第２、第４、第５の実施例のいずれかの実施例の
ように面取り部などを形成すれば、隆起部が除去でき
る。
【００８６】［第７の実施例］第７の実施例は、第６の
実施例と同様、ドットの底面に凹部を形成することによ
り、ドットの形成時に生じるピットを除去している。
尚、第７の実施例は、凹部形成において斜めにレーザを
照射している。
実施例と同様、ドットの底面に凹部を形成することによ
り、ドットの形成時に生じるピットを除去している。
尚、第７の実施例は、凹部形成において斜めにレーザを
照射している。
【００８７】図７は、第７の実施例に係るハードマーク
の形成工程を示している。尚、第７の実施例において、
第６の実施例と同様の工程については説明を省略し、異
なる工程のみ説明する。
の形成工程を示している。尚、第７の実施例において、
第６の実施例と同様の工程については説明を省略し、異
なる工程のみ説明する。
【００８８】図７に示すように、第６の実施例と同様
に、半導体基板３内に、深さが約５０〜１００μｍ、直
径が約８０〜１２０μｍのドット１が形成される。その
後、エッチング工程、ポリッシュ工程、洗浄工程などを
経て半導体基板の製造が行われる。この際、エッチング
工程、ポリッシュ工程、洗浄工程などのエッチング処理
により、ドット１の底面にピット（図示せず）が生じ
る。
に、半導体基板３内に、深さが約５０〜１００μｍ、直
径が約８０〜１２０μｍのドット１が形成される。その
後、エッチング工程、ポリッシュ工程、洗浄工程などを
経て半導体基板の製造が行われる。この際、エッチング
工程、ポリッシュ工程、洗浄工程などのエッチング処理
により、ドット１の底面にピット（図示せず）が生じ
る。
【００８９】次に、ドットの底面に、パルス出力が例え
ば８００μＪ、繰り返し周波数が例えば１ｋＨｚの条件
で、半導体基板３面に対して斜めにレーザビームが照射
される。これにより、図７に示すように、深さが約３〜
１０μｍ、直径が約６０〜８０μｍの凹部９ｂが形成さ
れ、ドット１の底面のピットが除去される。
ば８００μＪ、繰り返し周波数が例えば１ｋＨｚの条件
で、半導体基板３面に対して斜めにレーザビームが照射
される。これにより、図７に示すように、深さが約３〜
１０μｍ、直径が約６０〜８０μｍの凹部９ｂが形成さ
れ、ドット１の底面のピットが除去される。
【００９０】上記第７の実施例によれば、第６の実施例
と同様の効果を得ることができる。さらに、レーザ照射
を斜めに行うことにより、広範囲のピットの除去が可能
となる。
と同様の効果を得ることができる。さらに、レーザ照射
を斜めに行うことにより、広範囲のピットの除去が可能
となる。
【００９１】尚、上記第１乃至第５の実施例において形
成される面取り部は、例えば、図８に示す座ぐり部８ａ
のような形状でもよく、隆起部２が除去できる形状であ
ればよい。
成される面取り部は、例えば、図８に示す座ぐり部８ａ
のような形状でもよく、隆起部２が除去できる形状であ
ればよい。
【００９２】尚、上記の各実施例では、ドット１形成時
に発生する隆起部２の高さは半導体基板３面よりも突出
しないように面取り部を形成しているが、半導体基板３
の平坦性の目安である平坦度０．４μｍ以下、好ましく
は、０．２〜０．０５μｍ以下の範囲内であれば、基板
表面から僅かに突出する寸法関係であっても実施が可能
である。
に発生する隆起部２の高さは半導体基板３面よりも突出
しないように面取り部を形成しているが、半導体基板３
の平坦性の目安である平坦度０．４μｍ以下、好ましく
は、０．２〜０．０５μｍ以下の範囲内であれば、基板
表面から僅かに突出する寸法関係であっても実施が可能
である。
【００９３】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
範囲で、種々変形して実施することが可能である。
【００９４】
【発明の効果】前述したように本発明は、半導体基板に
ハードマークを形成した場合、半導体基板の平坦性を劣
化させることなく、かつ、パーティクルの発生を防止す
ることが可能な半導体装置及びその製造方法を提供する
ことができる。
ハードマークを形成した場合、半導体基板の平坦性を劣
化させることなく、かつ、パーティクルの発生を防止す
ることが可能な半導体装置及びその製造方法を提供する
ことができる。
【図１】本発明の半導体装置及びその製造方法に係る第
１の実施例を示す断面図。
１の実施例を示す断面図。
【図２】本発明の半導体装置及びその製造方法に係る第
２の実施例を示す断面図。
２の実施例を示す断面図。
【図３】本発明の半導体装置及びその製造方法に係る第
３の実施例を示す断面図。
３の実施例を示す断面図。
【図４】本発明の半導体装置及びその製造方法に係る第
４の実施例を示す断面図。
４の実施例を示す断面図。
【図５】本発明の半導体装置及びその製造方法に係る第
５の実施例を示す断面図。
５の実施例を示す断面図。
【図６】本発明の半導体装置及びその製造方法に係る第
６の実施例を示す断面図。
６の実施例を示す断面図。
【図７】本発明の半導体装置及びその製造方法に係る第
７の実施例を示す断面図。
７の実施例を示す断面図。
【図８】本発明の半導体装置及びその製造方法に係る変
形例を示す断面図。
形例を示す断面図。
【図９】半導体装置の製造に際してレーザビーム加工に
よりナンバリング部が形成された半導体基板を示す平面
図及びナンバリング部の一部を拡大した平面図。
よりナンバリング部が形成された半導体基板を示す平面
図及びナンバリング部の一部を拡大した平面図。
【図１０】一般に多用されているソフトマークによるド
ットの断面図。
ットの断面図。
【図１１】半導体装置の配線の多層化に係り、工程の進
み具合における半導体基板面の変化を示す説明図。
み具合における半導体基板面の変化を示す説明図。
【図１２】ソフトマークよりも彫りの深いハードマーク
によるドットの断面図。
によるドットの断面図。
【図１３】ピットが生じたドットの断面図。
【図１４】ピット内に絶縁膜が残存する様子を示したピ
ットの断面図。
ットの断面図。
１…ドット、 ２…隆起部、 ３…半導体基板、 ４…ピット、 ５…皿もみ部（面取り部）、 ５ａ…第１の皿もみ部（面取り部）、 ５ｂ…第２の皿もみ部（面取り部）、 ６…窪み部、 ７…Ｒ状の面取り部、 ８…Ｃ状の面取り部、 ８ａ…座ぐり部、 ９ａ、９ｂ…凹部、 １０…ナンバリング部。
Claims (14)
- 【請求項１】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置において、 前記ドットの開口部周縁に形成され、前記ドットよりも
大きな径寸法を有する面取り部を具備することを特徴と
する半導体装置。 - 【請求項２】 前記面取り部は、皿もみ又は座ぐり形状
であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置において、 前記ドットの開口部周縁に形成され、前記ドットよりも
大きな径寸法を有する面取り部と、 前記面取り部内の前記ドットの開口部周縁に、前記半導
体基板の表面から突出していない高さを有する隆起部と
を具備することを特徴とする半導体装置。 - 【請求項４】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置において、 前記ドットの底面に形成され、前記ドットよりも小さな
径寸法を有する凹部を具備することを特徴とする半導体
装置。 - 【請求項５】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置において、 前記ドットの底面に形成され、前記ドットよりも大きな
径寸法を有する凹部を具備することを特徴とする半導体
装置。 - 【請求項６】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置の製造方法にお
いて、 前記半導体基板内に前記ドットを形成する工程と、 前記ドットの開口部周縁に、前記ドットよりも大きな径
寸法を有する面取り部を形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項７】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置の製造方法にお
いて、 前記半導体基板内に前記ドットを形成する工程と、 前記ドットの開口部周縁に、前記ドットよりも大きな径
寸法を有する第１の面取り部を形成する工程と、 前記第１の面取り部の開口部周縁に、前記第１の面取り
部よりも大きな径寸法を有する第２の面取り部を形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項８】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置の製造方法にお
いて、 前記ドットを形成する前の半導体基板内に、前記ドット
よりも大きな径寸法を有する窪み部を形成する工程と、 前記窪み部の範囲内に前記ドットを形成する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項９】 半導体基板の表面に英数字などの識別記
号がドットにより表示される半導体装置の製造方法にお
いて、 前記半導体基板内に前記ドットを形成する工程と、 前記ドットの底面に、前記ドットよりも小さな径寸法を
有する凹部を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項１０】 半導体基板の表面に英数字などの識別
記号がドットにより表示される半導体装置の製造方法に
おいて、 前記半導体基板内に前記ドットを形成する工程と、 前記ドットの底面に、前記ドットよりも大きな径寸法を
有する凹部を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項１１】 前記ドット、前記面取り部、前記窪み
部及び前記凹部は、レーザビーム照射により形成するこ
とを特徴とする請求項６乃至１０記載の半導体装置の製
造方法。 - 【請求項１２】 前記ドットはレーザビーム照射により
形成し、前記面取り部はエッチングにより形成すること
を特徴とする請求項６記載の半導体装置の製造方法。 - 【請求項１３】 前記窪み部及び前記ドットはレーザビ
ーム照射により形成し、このレーザビーム照射は前記ド
ット形成時に基板材料の溶融によって生じる隆起部の高
さを前記半導体基板の表面から突出しないように制御す
ることを特徴とする請求項８記載の半導体装置の製造方
法。 - 【請求項１４】 前記凹部は、前記半導体基板面に対し
て斜めにレーザビームを照射することにより形成するこ
とを特徴とする請求項１０記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075849A JP2001230165A (ja) | 1999-12-08 | 2000-03-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-348317 | 1999-12-08 | ||
| JP34831799 | 1999-12-08 | ||
| JP2000075849A JP2001230165A (ja) | 1999-12-08 | 2000-03-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230165A true JP2001230165A (ja) | 2001-08-24 |
Family
ID=26578720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075849A Pending JP2001230165A (ja) | 1999-12-08 | 2000-03-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230165A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039279A (ja) | 2003-07-17 | 2005-02-10 | Applied Materials Inc | 表面テクスチャ化方法 |
| JP2012174997A (ja) * | 2011-02-23 | 2012-09-10 | Mitsubishi Materials Corp | プラズマ処理装置用部品及び識別表示の刻印方法 |
| JP2014031306A (ja) * | 2012-07-10 | 2014-02-20 | Hitachi Metals Ltd | 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板 |
| US8722507B2 (en) | 2011-01-06 | 2014-05-13 | Hitachi Metals, Ltd. | Method for forming identification marks on silicon carbide single crystal substrate, and silicon carbide single crystal substrate |
| JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
| CN109148260A (zh) * | 2017-06-19 | 2019-01-04 | 胜高股份有限公司 | 激光标记的刻印方法、带激光标记的硅晶片及其制造方法 |
| WO2020084931A1 (ja) * | 2018-10-22 | 2020-04-30 | 株式会社Sumco | レーザマーク付きシリコンウェーハの製造方法およびレーザマーク付きシリコンウェーハ |
-
2000
- 2000-03-17 JP JP2000075849A patent/JP2001230165A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039279A (ja) | 2003-07-17 | 2005-02-10 | Applied Materials Inc | 表面テクスチャ化方法 |
| US8722507B2 (en) | 2011-01-06 | 2014-05-13 | Hitachi Metals, Ltd. | Method for forming identification marks on silicon carbide single crystal substrate, and silicon carbide single crystal substrate |
| JP5534038B2 (ja) * | 2011-01-06 | 2014-06-25 | 日立金属株式会社 | 炭化珪素単結晶基板への識別マークの形成方法、及び炭化珪素単結晶基板 |
| JP2012174997A (ja) * | 2011-02-23 | 2012-09-10 | Mitsubishi Materials Corp | プラズマ処理装置用部品及び識別表示の刻印方法 |
| JP2014031306A (ja) * | 2012-07-10 | 2014-02-20 | Hitachi Metals Ltd | 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板 |
| JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
| CN109148260A (zh) * | 2017-06-19 | 2019-01-04 | 胜高股份有限公司 | 激光标记的刻印方法、带激光标记的硅晶片及其制造方法 |
| JP2019000888A (ja) * | 2017-06-19 | 2019-01-10 | 株式会社Sumco | レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法およびレーザマーク付きシリコンウェーハ |
| CN109148260B (zh) * | 2017-06-19 | 2023-04-25 | 胜高股份有限公司 | 激光标记的刻印方法、带激光标记的硅晶片及其制造方法 |
| WO2020084931A1 (ja) * | 2018-10-22 | 2020-04-30 | 株式会社Sumco | レーザマーク付きシリコンウェーハの製造方法およびレーザマーク付きシリコンウェーハ |
| JP2020068231A (ja) * | 2018-10-22 | 2020-04-30 | 株式会社Sumco | レーザマーク付きシリコンウェーハの製造方法 |
| US11515263B2 (en) | 2018-10-22 | 2022-11-29 | Sumco Corporation | Method of producing laser-marked silicon wafer and laser-marked silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW587332B (en) | Semiconductor substrate and process for its production | |
| KR100741864B1 (ko) | 반도체장치의 제조방법 | |
| USRE43605E1 (en) | Laser segmented cutting, multi-step cutting, or both | |
| US6063695A (en) | Simplified process for the fabrication of deep clear laser marks using a photoresist mask | |
| US11551974B2 (en) | Manufacturing process of element chip using laser grooving and plasma-etching | |
| JP2005142398A (ja) | 半導体ウエーハの分割方法 | |
| US5877064A (en) | Method for marking a wafer | |
| US10410924B2 (en) | Manufacturing process of element chip | |
| US4249960A (en) | Laser rounding a sharp semiconductor projection | |
| US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
| JP2001230165A (ja) | 半導体装置及びその製造方法 | |
| US6743694B2 (en) | Method of wafer marking for multi-layer metal processes | |
| JP2008166445A (ja) | 半導体基板の切断方法 | |
| EP0448471A2 (en) | Method of planarizing metal layer | |
| JPH11274559A (ja) | 窒化ガリウム系半導体ウエハ及びその製造方法 | |
| JP2007036279A (ja) | 半導体基板の作製方法 | |
| US8525136B2 (en) | Work piece with concealed surface defects | |
| US20080135981A1 (en) | Substrate Laser Marking | |
| JP2000195767A (ja) | 半導体基板のマーキング方法 | |
| JP2002164264A (ja) | ソフトレーザーマーク印字方法及び装置 | |
| JPS60206130A (ja) | 半導体基板のマ−キング方法 | |
| JP7361357B2 (ja) | 半導体基板の分断方法及び分断装置 | |
| JPS6045011A (ja) | 半導体ウエ−ハ及びその製造方法 | |
| JP4771783B2 (ja) | 半導体装置の製造方法 | |
| JP2003290940A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |