KR101259005B1 - 웨이퍼 및 그 가공방법 - Google Patents

웨이퍼 및 그 가공방법 Download PDF

Info

Publication number
KR101259005B1
KR101259005B1 KR1020110090032A KR20110090032A KR101259005B1 KR 101259005 B1 KR101259005 B1 KR 101259005B1 KR 1020110090032 A KR1020110090032 A KR 1020110090032A KR 20110090032 A KR20110090032 A KR 20110090032A KR 101259005 B1 KR101259005 B1 KR 101259005B1
Authority
KR
South Korea
Prior art keywords
wafer
region
etched
laser
grooves
Prior art date
Application number
KR1020110090032A
Other languages
English (en)
Other versions
KR20130026708A (ko
Inventor
진영일
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020110090032A priority Critical patent/KR101259005B1/ko
Publication of KR20130026708A publication Critical patent/KR20130026708A/ko
Application granted granted Critical
Publication of KR101259005B1 publication Critical patent/KR101259005B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

실시예는 웨이퍼의 가장 자리 영역을 식각하여 단차 구조를 갖는 복수 개의 홈을 형성하는 단계; 및 상기 웨이퍼의 양면을 연마하는 단계를 포함하고, 상기 복수 개의 홈이 ID를 이루는 웨이퍼의 가공 방법을 제공한다.

Description

웨이퍼 및 그 가공방법{Wafer and method for processing the same}
본 발명은 반도체 소자의 재료로 사용되는 웨이퍼에 관한 것으로, 웨이퍼의 ID 마킹에 관한 것이다.
반도체 소자 제조의 재료로서 사용되는 웨이퍼는, 단결정 실리콘 잉곳을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정(slicing), 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑 공정(lapping), 웨이퍼의 손상(damage) 제거를 위한 에칭 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 연마 공정(polishing), 웨이퍼 표면의 오염 물질을 제거하기 위한 세정 공정(cleaning) 등의 단계를 거쳐 웨이퍼로 생산된다.
웨이퍼는 가공 전에 각각의 웨이퍼를 식별하기 위하여 웨이퍼의 가장 자리의 상부 및/또는 하부에 웨이퍼의 식별 ID를 마킹할 수 있다.
도 1은 웨이퍼의 단면을 나타낸 도면이고, 도 2는 도 1의 'A' 영역의 ID 마킹을 나타낸 도면이다.
웨이퍼(100)의 가장 자리'A' 영역(110)에 복수 개의 식각 홈(120)이 마킹되어 있다. 상기 식각 홈(120)은 웨이퍼의 일부가 식각된 것이며, 복수 개의 식각 홈이 특정 문자나 숫자로 인식되어 ID로 인식될 수 있다.
그러나, 종래의 웨이퍼에 마킹된 ID는 다음와 같은 문제점이 있다.
도 3은 도 2의 '120'에서 웨이퍼의 단면을 나타낸 도면이고, 도 4는 종래의 웨이퍼의 ID 마킹의 문제점을 나타낸 도면이다.
도 3에서 ID를 이루는 홈 부근의 웨이퍼의 단면이 도시되어 있다. 도시된 바와 같이 일부 영역에서 웨이퍼가 식각되어 식각 홈이 형성된다. 이때, 웨이퍼(100)의 'b' 영역에서는 범프(bump)가 형성될 수 있다. 범프는, 웨이퍼(100)의 식각 홈 주변에 형성되어 웨이퍼의 평탄(flatness)의 저하를 유발할 수 있는데, 그 형성원인은 아래와 같다.
도 4에 도시된 바와 같이 ID를 이루는 홈이 식각되어 형성된 웨이퍼를 양면 연마(Double Side Polishing)할 때, 웨이퍼에 가해지는 패드의 압력이 균일하지 않다. 도 4에서 웨이퍼의 각 영역에 전달되는 압력을 화살표로 도시하고 있다. 즉, 웨이퍼에 홈이 형성되지 않아서 웨이퍼와 패드(Pad)가 밀착된 영역에서는 양면 연마 장치로부터 패드에 가해지는 압력이 그대로 웨이퍼에 전달되나, 홈이 형성된 영역에서는 웨이퍼와 패드가 접촉하지 않으므로 상대적으로 작은 압력이 웨이퍼에 전달되고 있다.
즉, 웨이퍼에 ID 마킹을 위한 홈을 형성한 후에 양면 연마 공정을 실시할 때, 홈에 가해지는 패드의 압력이 약하므로 홈의 주변에서 웨이퍼가 충분히 식각되지 못하여 범프가 형성되므로 웨이퍼가 평탄하지 않을 수 있다.
실시예는 ID 마킹 영역 부근에서 웨이퍼의 양면 연마 공정 후에 발생할 수 있는 범프를 제거하고자 한다.
실시예는 웨이퍼의 가장 자리 영역을 식각하여 단차 구조를 갖는 복수 개의 홈을 형성하는 단계; 및 상기 웨이퍼의 양면을 연마하는 단계를 포함하고, 상기 복수 개의 홈이 ID를 이루는 웨이퍼의 가공 방법을 제공한다.
단차 구조는 중앙의 제1 영역과 가장 자리의 제2 영역을 포함하고, 상기 제1 영역은 상기 제2 영역보다 깊게 식각될 수 있다.
제1 영역과 제2 영역은 서로 다른 마스크를 사용하여 식각될 수 있다.
제1 영역과 상기 제2 영역의 경계는 라운드되어 식각될 수 있다.
제2 영역은 4 내지 6 마이크로 미터의 깊이로 식각될 수 있다.
제1 영역은 40 내지 60 마이크로 미터의 깊이로 식각될 수 있다.
제1 영역과 제2 영역을 레이저로 식각하고, 상기 제1 영역과 제2 영역에 조사되는 레이저의 파워 및/또는 조사 횟수가 상이할 수 있다.
제2 영역은 2500 내지 3000 uJ의 파워의 레이저로 1 내지 2회 식각될 수 있다.
제1 영역은 1500 내지 2000 uJ의 파워의 레이저로 8 내지 9회 더 식각될 수 있다.
양면 연마 단계에서 적어도 상기 제2 영역의 두께의 웨이퍼가 연마될 수 있다.
다른 실시예는 중앙의 유효 영역; 및 ID를 이루는 복수 개의 홈이 형성된 가장 자리 영역을 포함하고, 상기 홈은 중앙의 제1 영역과 가장 자리의 제2 영역을 포함하고, 상기 제1 영역은 상기 제2 영역보다 깊게 식각되어 단차를 갖는 웨이퍼를 제공한다.
제1 영역과 상기 제2 영역의 경계는 라운드되어 식각될 수 있다.
제2 영역은 4 내지 6 마이크로 미터의 깊이로 식각될 수 있다.
제1 영역은 40 내지 60 마이크로 미터의 깊이로 식각될 수 있다.
상술한 웨이퍼는 ID 마킹을 위한 홈의 형성 과정에서 각각의 홈이 단차 구조를 가질 수 있고, 홈의 가장 자리 영역이 양면 연마 공정에서 패드에 가해지는 압력에 의하여 제거될 수 있으므로, 웨이퍼의 홈의 가장 자리 부근에 범프가 형성되지 않아서 웨이퍼의 프로파일이 개선된다.
도 1은 웨이퍼의 단면을 나타낸 도면이고,
도 2는 도 1의 'A' 영역의 ID 마킹을 나타낸 도면이고,
도 3은 도 2의 '120'에서 웨이퍼의 단면을 나타낸 도면이고,
도 4는 종래의 웨이퍼의 ID 마킹의 문제점을 나타낸 도면이고,
도 5는 ID가 마킹된 본 발명의 일실시예에 따른 웨이퍼의 일부분의 단면도이고,
도 6a 및 도 6b는 도 5의 ID 마킹 공정의 일실시예를 나타낸 도면이고,
도 7a 및 도 7b는 도 5의 ID 마킹 공정의 다른 실시예를 나타낸 도면이고,
도 8은 ID가 마킹된 본 발명의 다른 실시예에 따른 웨이퍼의 일부분의 단면도이고,
도 9a는 웨이퍼의 연마 공정에서 ID 마킹 영역에 가해지는 압력을 나타낸 도면이고,
도 9b는 도 9a에서 패드의 식각 작용을 나타낸 도면이다.
이하 실시예들을 첨부한 도면을 참조하여 설명한다.
본 실시예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.
또한 "상(위) 또는 하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 5는 ID가 마킹된 본 발명의 일실시예에 따른 웨이퍼의 일부분의 단면도이다.
실시예에 따른 웨이퍼(100)는 중앙의 유효 영역과 가장 자리 영역(110)을 포함하여 이루어진다. 가장 자리 영역(110)은 웨이퍼의 에지 부근에서 ID가 마킹될 비유효(non-active) 영역을 가리키며, 도 5에서는 가장 자리 영역(110) 만을 도시하고 있다.
웨이퍼(100)의 가장 자리 영역(110)에는 홈(121, 122)이 형성되며, 복수 개의 홈(121, 122)의 형상에 따라 ID를 이룬다. 홈은(121, 122)은 중앙의 제1 영역과 가장 자리의 제2 영역으로 나뉘는데, 제1 영역은 상기 제2 영역보다 깊게 식각되어 각각의 홈(121, 122)이 단차 구조를 가진다.
도 5에서 하나의 홈(121)은 제1 바닥면(121a)과, 제2 바닥면(121c)과, 제1 바닥면(121a)과 제2 바닥면 사이의 제1 경사면(121b) 및 제2 바닥면(121c)과 웨이퍼의 표면(surface)를 연결하는 제2 경사면(121d)를 포함하여 이루어진다. 즉, 홈(121)은 표면으로부터 d2의 깊이를 가지는 제1 영역과 표면으로부터 d1의 깊이를 가지는 제2 영역으로 나뉘어진다.
즉, 홈(121)은 표면으로부터 소정 깊이 d1만큼 식각된 가장 자리의 제2 영역과, d1보다 깊게 d2 만큼 식각된 중앙의 제1 영역을 포함하여 이루어진다. 제1 영역과 제2 영역은 반드시 대칭일 필요는 없으며, 제1 바닥면(121a)과 제2 바닥면(121c)는 반드시 평탄하지 않을 수도 있다.
상술한 2개의 바닥면을 가지는 단차 구조는 웨이퍼(100)의 가장 자리(110)의 소정 영역을 2회 식각하여 형성될 수 있다. 도 5에서 2개의 홈(121, 122)이 도시되어 있는데, ID를 식별하기 위하여 더 많은 개수의 홈이 식각되어 형성될 수 있으며, 각각의 홈은 형상을 서로 달리할 수 있다.
도 5에서 각각의 홈(121, 122) 내의 제1,2 바닥면(121a, 121c)과 경사면(121b, 121d)의 경계는 특정 각도를 이루도록 도시되어 있으나, 홈(121, 122)의 식각 후에 양면 연마 공정을 거쳐서 라운드 가공될 수 있다. 제1,2 경사면(121b, 121d)은 바닥면(121a)과 약 30 내지 60도의 각도로 경사질 수 있다.
도 5에서 홈(121)을 이루는 가장 자리의 제2 영역은 4 내지 6 마이크로 미터의 깊이로 식각될 수 있는데, 제2 바닥면(121c)의 깊이가 4 내지 6 마이크로 미터일 수 있다. 그리고, 홈(121)을 이루는 중앙 영역은 40 내지 60 마이크로 미터의 깊이로 식각될 수 있는데, 제1 바닥면(121a)의 깊이가 40 내지 60 마이크로 미터로 제2 바닥면(121c)의 깊이의 10배 정도일 수 있다.
도 6a 및 도 6b는 도 5의 ID 마킹 공정을 나타낸 도면이다.
먼저, 도 6a에 도시된 바와 같이 웨이퍼(100)의 가장 자리(110)를 1차로 식각한다. 1차 식각 공정은 웨이퍼(100)의 상부에 제1 마스크(200)를 선택적으로 배치하고 레이저(Laser 1)을 조사하여, 제2 바닥면(121c)과 제2 경사면(121d)를 형성한다. 이때, 레이저의 파워는 2500 내지 3000 uJ일 수 있고, 상기 레이저는 1 내지 2회 단속적으로 조사될 수 있다.
즉, 레이저가 조사되어 웨이퍼(100)가 4 내지 6 마이크로 미터의 깊이로 식각되는데, 식각되는 최저점이 제2 바닥면(121c)를 이룬다. 이때, 상기 제2 바닥면(121c)은 후술할 웨이퍼의 양면 연마 공정에서 제거될 웨이퍼의 두께보다 낮게 형성될 수 있다.그리고, 제2 바닥면(121c)의 측면은 제1 마스크(200)의 경계면에 대응하는 영역이며 식각이 충분히 이루어지지 않고 제2 경사면(121d)을 이룬다.
이때, 각각의 제1 마스크(200)는 식각된 영역으로 형성하고자 하는 ID에 따라 다르게 배치될 수 있다.
이어서, 도 6b에 도시된 바와 같이 웨이퍼(100)가 식각된 영역의 일부를 추가로 식각한다. 도 6b에서, 추가로 식각되는 영역을 제1 영역이라 하여, 도 6a에서 이미 식각된 가장 자리의 제2 영역과 구분할 수 있다.
제1 영역을 추가로 식각하기 위하여 제2 마스크(300)을 배치하는데, 제2 마스크(300)의 개구부는 웨이퍼(100)의 제1 영역과 대응하여 배치되고, 제2 마스크(300)가 웨이퍼(100)의 제2 영역과 대응하여 배치될 수 있다.
제2 마스크(300) 사이의 오픈 영역으로 레이저(Laser 2)가 조사되면, 웨이퍼(100)의 제2 바닥면(121c)의 일부가 추가로 식각될 수 있다. 추가로 식각된 영역은 제1 바닥면(121a)과 제1 경사면(121b)을 이룰 수 있다. 이때, 레이저의 파워는 1500 내지 2000 uJ일 수 있고, 상기 레이저는 8 내지 9회 단속적으로 조사될 수 있다. 여기서, 도 6a와 도 6b에서 웨이퍼(100)의 상부에 마스크가 배치될 수 있으므로, 웨이퍼(100)에 동일한 파워의 레이저가 조사되더라도 단차 구조의 홈이 형성될 수 있다.
제1 경사면(121b)은 웨이퍼(100)의 표면과 대응하는 높이로부터 40 내지 60 마이크로 미터의 깊이로 식각되는데, 식각되는 최저점이 제1 바닥면(121a)를 이룬다. 이때, 상기 제1 바닥면(121a)의 측면은 제2 마스크(300)의 경계면에 대응하는 영역이며 식각이 충분히 이루어지지 않고 제1 경사면(121b)을 이룰 수 있다.
도 7a 및 도 7b는 도 5의 ID 마킹 공정의 다른 실시예를 나타낸 도면이다.
도 6a 및 도 6b에 도시된 실시예에서는 서로 다른 마스크를 사용하여 웨이퍼가 단차 구조를 가지게 식각하였으나, 본 실시예는 마스크를 사용하지 않고 레이저가 조사되는 영역을 조절하거나 및/또는 조사되는 레이저의 파워나 조사횟수를 조절하여 단차 구조의 홈을 형성할 수 있다.
먼저, 도 7a에 도시된 바와 같이 웨이퍼(100)의 가장 자리(110)를 1차로 식각한다. 1차 식각 공정은 웨이퍼(100)의 상부에 레이저(Laser 1)을 조사하여, 제2 바닥면(121c)과 제2 경사면(121d)를 형성한다. 이때, 레이저의 파워는 2500 내지 3000 uJ일 수 있고, 상기 레이저는 1 내지 2회 단속적으로 조사될 수 있다.
즉, 레이저가 조사되어 웨이퍼(100)가 4 내지 6 마이크로 미터의 깊이로 식각되며, 제2 바닥면(121c)이나 제2 경사면(121d)의 형성 등은 도 6a와 동일할 수 있다.
그리고, 도 7b에 도시된 바와 같이 웨이퍼(100)가 식각된 영역의 일부를 추가로 식각한다. 도 7b에서, 추가로 식각되는 영역을 제1 영역이라 하여, 도 7a에서 이미 식각된 가장 자리의 제2 영역과 구분할 수 있다.
즉, 레이저(Laser 2)가 제1 영역에만 조사되면, 추가로 식각된 영역은 제1 바닥면(121a)과 제1 경사면(121b)을 이룰 수 있다. 이때, 레이저의 파워는 1500 내지 2000 uJ일 수 있고, 상기 레이저는 8 내지 9회 단속적으로 조사될 수 있다.
제1 경사면(121b)은 웨이퍼(100)의 표면과 대응하는 높이로부터 40 내지 60 마이크로 미터의 깊이로 식각되고, 제1 바닥면(121a)과 제2 경사면(121b)의 형성은 도 6b에서 설명한 바와 동일하다.
도 8은 ID가 마킹된 본 발명의 다른 실시예에 따른 웨이퍼의 일부분의 단면도이다.
본 실시예에 따른 웨이퍼는 도 5에 도시된 실시예와 유사하나, 각각의 홈(121, 122) 내의 제1,2 바닥면(121a, 121c)과 경사면(121b, 121d)의 경계가 라운드 가공되어 있다. 즉, 도 6a와 도 6b의 식각 공정에서 제1,2 마스크(200, 300)의 가장 자리에 대응하는 영역에서 웨이퍼(100)에 조사되는 레이저의 양이 불연속적이 아니고 연속적으로 변할 수 있으므로, 각각의 경사면과 바닥면의 경계가 라운드 타입으로 식각될 수 있다.
도 9a는 웨이퍼의 연마 공정에서 ID 마킹 영역에 가해지는 압력을 나타낸 도면이다.
ID 마킹 영역에 복수 개의 홀이 형성된 웨이퍼를 양면 연마할 때, 패드(400)에 가해지는 압력을 화살표로 표시하고 있으며 각 화살표의 점선의 길이가 상기 웨이퍼의 가해지는 압력의 크기를 나타낸다.
도 9a에서 웨이퍼(100)가 깊게 식각된 영역에 가해지는 압력이 더 작다. 즉, 웨이퍼(100)에 홈이 형성되지 않아서 웨이퍼(100)와 패드(400)가 밀착될 영역에서는 양면 연마 장치로부터 패드(400)에 가해지는 압력이 그대로 웨이퍼에 전달되나, 홈이 형성된 영역에서는 웨이퍼(100)와 패드(400)가 접촉하지 않으므로 상대적으로 작은 압력이 웨이퍼에 전달되고 있다. 또한, 홈이 형성된 영역이라도 홈이 깊게 형성된 영역에서 패드(400)가 웨이퍼(100)에 가하는 압력이 더 적다.
따라서, 웨이퍼(100)에서 식각되지 않은 영역에 가해지는 압력이 더 크므로, 웨이퍼의 표면이 충분히 식각될 수 있다.
도 9b는 도 9a에서 패드의 식각 작용을 나타낸 도면이다.
도 9b에서 점선으로 도시된 영역은 도 9a에서 연마된 영역이다. 즉, 제2 바닥면(121c)보다 높은 영역의 웨이퍼(100)의 표면은 웨이퍼의 양면 연마 공정에서 제거될 수 있고, 양면 연마 공정 후에 웨이퍼(100)의 표면에 형성된 홈(121, 122)의 단차 구조는 사라지고 각각 하나의 식각 구조만이 남을 수 있다. 즉, 웨이퍼(100)의 양면 연마 공정에서 적어도 제2 영역에 해당하는 제2 경사면(121d, 122d)에 해당하는 부분이 제거될 수 있다.
상술한 공정에 의하여 ID 마킹 및 양면 연마 공정이 종료된 웨이퍼는 양면 연마 공정에서 홈의 가장 자리 영역에 웨이퍼의 표면보다 큰 압력이 전달되어 해당 부분이 충분히 연마될 수 있으며, 따라서 웨이퍼의 홈의 가장 자리 부근에 범프가 형성되지 않아서 웨이퍼의 프로파일을 개선할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 웨이퍼 110 : 가장 자리
120, 121, 122 : 홈 121a, 122a : 제1 바닥면
121b, 122b : 제1 경사면 121c, 122c : 제2 바닥면
121d, 122d : 제2 경사면
200, 300 : 제1,2 마스크 400 : 패드

Claims (14)

  1. 웨이퍼의 가장 자리 영역에 단차 구조를 갖는 복수 개의 홈을 형성하는 단계; 및
    상기 웨이퍼의 양면을 연마하는 단계를 포함하고,
    상기 복수 개의 홈이 ID를 이루고, 상기 단차 구조는 중앙의 제1 영역과 가장 자리의 제2 영역을 포함하고, 상기 제1 영역이 상기 제2 영역보다 더 깊게 상기 단차 구조가 형성되고, 상기 연마하는 단계에서 상기 제2 영역의 웨이퍼가 제거되는 웨이퍼의 가공방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 영역과 제2 영역의 상기 단차 구조는 서로 다른 마스크를 사용하여 형성되는 웨이퍼의 가공방법.
  4. 제 1 항에 있어서,
    상기 제1 영역과 상기 제2 영역의 경계는 라운드되어 형성되는 웨이퍼의 가공방법.
  5. 제 1 항에 있어서,
    상기 제2 영역은 4 내지 6 마이크로 미터의 깊이로 형성되는 웨이퍼의 가공 방법.
  6. 제 1 항에 있어서,
    상기 제1 영역은 40 내지 60 마이크로 미터의 깊이로 형성되는 웨이퍼의 가공방법.
  7. 제 1 항에 있어서,
    상기 제1 영역과 제2 영역에 레이저를 조사하여 상기 단차 구조를 형성하고, 상기 제1 영역과 제2 영역에 조사되는 레이저의 파워 및 조사 횟수 중 적어도 하나가 상이한 웨이퍼의 가공방법.
  8. 제 7 항에 있어서,
    상기 제2 영역은 2500 내지 3000 uJ의 파워의 레이저로 1 내지 2회 식각되는 웨이퍼의 가공방법.
  9. 제 7 항에 있어서,
    상기 제1 영역은 1500 내지 2000 uJ의 파워의 레이저로 8 내지 9회 더 식각되는 웨이퍼의 가공방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020110090032A 2011-09-06 2011-09-06 웨이퍼 및 그 가공방법 KR101259005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110090032A KR101259005B1 (ko) 2011-09-06 2011-09-06 웨이퍼 및 그 가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110090032A KR101259005B1 (ko) 2011-09-06 2011-09-06 웨이퍼 및 그 가공방법

Publications (2)

Publication Number Publication Date
KR20130026708A KR20130026708A (ko) 2013-03-14
KR101259005B1 true KR101259005B1 (ko) 2013-04-29

Family

ID=48177878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110090032A KR101259005B1 (ko) 2011-09-06 2011-09-06 웨이퍼 및 그 가공방법

Country Status (1)

Country Link
KR (1) KR101259005B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273727A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp アライメントマーク及びその形成方法、半導体装置及びその製造方法
KR20080051346A (ko) * 2006-12-05 2008-06-11 주식회사 하이닉스반도체 반도체 소자의 정렬 키 및 이를 형성하기 위한 반도체소자의 형성 방법
KR20080054995A (ko) * 2006-12-14 2008-06-19 동부일렉트로닉스 주식회사 반도체 웨이퍼의 마킹 방법
KR20100074826A (ko) * 2008-12-24 2010-07-02 주식회사 동부하이텍 웨이퍼의 레이저 마크 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273727A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp アライメントマーク及びその形成方法、半導体装置及びその製造方法
KR20080051346A (ko) * 2006-12-05 2008-06-11 주식회사 하이닉스반도체 반도체 소자의 정렬 키 및 이를 형성하기 위한 반도체소자의 형성 방법
KR20080054995A (ko) * 2006-12-14 2008-06-19 동부일렉트로닉스 주식회사 반도체 웨이퍼의 마킹 방법
KR20100074826A (ko) * 2008-12-24 2010-07-02 주식회사 동부하이텍 웨이퍼의 레이저 마크 형성 방법

Also Published As

Publication number Publication date
KR20130026708A (ko) 2013-03-14

Similar Documents

Publication Publication Date Title
US9735056B2 (en) Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage
US9673351B2 (en) Method of manufacturing semiconductor chips
US9673080B2 (en) Semiconductor piece manufacturing method
JP6663160B2 (ja) ウェハー
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
KR101259005B1 (ko) 웨이퍼 및 그 가공방법
JP2011187706A (ja) シリコンウェーハの製造方法
JP2016167573A (ja) 半導体装置の製造方法
JP6957281B2 (ja) テンプレートの作製方法、および半導体装置の製造方法
JP4564393B2 (ja) 半導体固片の仕上げ加工方法
JP3443089B2 (ja) 半導体素子の製造方法
EP3905312A3 (en) Method of manufacturing semiconductor device
JP2007134447A (ja) 半導体装置および半導体装置の製造方法
CN211992444U (zh) 一种带有凸起结构的化学机械抛光垫
KR20100074826A (ko) 웨이퍼의 레이저 마크 형성 방법
JP2008277610A (ja) ウエハのダイシング方法
KR101042189B1 (ko) 질화물계 발광소자의 제조방법
KR100899387B1 (ko) 반도체 소자의 오버레이 마크 및 그 제조 방법
JP2021100022A (ja) ウェハの加工方法および基板の製造方法
US9245855B2 (en) Methods and apparatus to reduce semiconductor wafer warpage in the presence of deep cavities
KR100857939B1 (ko) 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를위한 웨이퍼 구조
KR100743760B1 (ko) 반도체 소자의 정렬키 형성방법
CN111618439A (zh) 半导体衬底的切割方法及装置和覆膜除去方法及装置
KR20040006420A (ko) 반도체 소자의 제조 방법
CN108109911A (zh) 一种形成倾斜的坡面结构的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7