KR20080054995A - 반도체 웨이퍼의 마킹 방법 - Google Patents

반도체 웨이퍼의 마킹 방법 Download PDF

Info

Publication number
KR20080054995A
KR20080054995A KR1020060127794A KR20060127794A KR20080054995A KR 20080054995 A KR20080054995 A KR 20080054995A KR 1020060127794 A KR1020060127794 A KR 1020060127794A KR 20060127794 A KR20060127794 A KR 20060127794A KR 20080054995 A KR20080054995 A KR 20080054995A
Authority
KR
South Korea
Prior art keywords
marking
semiconductor wafer
identification number
protective film
area
Prior art date
Application number
KR1020060127794A
Other languages
English (en)
Inventor
문상태
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060127794A priority Critical patent/KR20080054995A/ko
Publication of KR20080054995A publication Critical patent/KR20080054995A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

본 발명은 반도체 웨이퍼의 마킹 방법에 관한 것으로, 식별번호를 마킹하고자 하는 반도체 웨이퍼 상에 보호막을 형성하는 단계와, 식별번호의 마킹을 수행할 영역에 대해 그 상부에 형성된 보호막을 선택적으로 제거하여 패터닝하는 단계와, 패터닝한 보호막을 식각 마스크로 삼아서 오픈된 반도체 웨이퍼를 식각하여 일정 깊이와 폭을 가진 피트를 만드는 단계와, 식각 마스크로 사용하였던 보호막을 제거하여 레이저 마킹 프로파일을 생성하는 단계를 포함하며, 반도체 웨이퍼에 레이저를 직접 조사하지 않고 웨이퍼 상의 보호막을 패터닝한 후에 패터닝된 보호막을 식각 마스크로 삼는 식각 공정을 통해 웨이퍼에 식별번호를 마킹함으로써, 레이저빔을 반도체 웨이퍼에 직접 조사함에 따라 발생하였던 에지 비드에 의한 스크래치의 유발 가능성이 배제되는 이점이 있다.
식별번호, 마킹, 에지 비드

Description

반도체 웨이퍼의 마킹 방법{MARKING METHOD FOR SEMICONDUCTOR WAFER}
도 1은 종래 기술에 따른 반도체 웨이퍼 마킹 장치의 구성도,
도 2는 종래 기술에 따른 반도체 웨이퍼 마킹 방법을 설명하기 위한 공정 단면도,
도 3a 내지 도 3d는 본 발명에 따른 반도체 웨이퍼 마킹 방법을 설명하기 위한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
102 : 반도체 웨이퍼 104 : 보호막
106 : 레이저빔 108 : 피트
본 발명은 반도체 웨이퍼의 마킹 방법에 관한 것으로, 더욱 상세하게는 반도체 소자 가공 전에 웨이퍼 식별을 위한 식별번호를 반도체 웨이퍼에 마킹하는 방법에 관한 것이다.
주지하는 바와 같이, 반도체 제조 공정에 있어서 각각의 반도체 웨이퍼에는 각각 다른 공정 단계가 적용될 수 있으며, 이처럼 다른 공정 단계의 진행 여부를 각 웨이퍼별로 확인하고 최종 제품 검사 결과를 후속 공정에 피드백(feedback) 하기 위해, 각각의 반도체 웨이퍼에는 식별번호를 각인한다. 이러한 식별번호의 각인을 위해, 일반적인 반도체 장치의 제조 과정은 레이저(laser)를 사용하여 반도체 웨이퍼에 문양을 각인하는 레이저 마킹을 수행하고 있다.
도 1은 종래 기술에 따라 레이저빔(Laser beam)을 이용한 반도체 웨이퍼 마킹 장치의 구성도이다.
도 1을 참조하면, 웨이퍼 로딩부(16)에 의해 마킹 수행을 위한 웨이퍼(10)가 로딩되는 경우 프리얼라인부(Pre-align)(18)는 로딩된 웨이퍼를 식별번호의 마킹을 위해 정렬시킨다. 그러면 레이저빔 발생부(12)는 제어부(14)에 제어에 따라 웨이퍼 식별번호 마킹을 위해 정렬된 웨이퍼 하단에 레이저빔을 주사하여 웨이퍼(10)에 식별번호를 형성시킨다.
도 2는 종래 기술에 따른 반도체 웨이퍼 마킹 방법을 설명하기 위한 공정 단면도이다.
도 2를 참조하여 식별번호의 마킹 공정을 상세히 살펴보면, 에너지(energy)를 가진 레이저빔을 웨이퍼(20) 표면에 조사하여 일정 깊이와 폭을 가진 피트(pit)(22)를 만든다. 이때 피트 바깥쪽, 즉 피트 에지에는 Si 적층물인 에지 비드(24)가 생성된다.
그러므로, 후속 CMP 공정을 통해 피트 바깥쪽에 형성되는 에지 비드(24)를 제거하여 레이저 마킹 프로파일(profile)을 생성하게 된다.
그러나, 전술한 바와 같은 종래의 레이저 마킹 방법에서는 웨이퍼 표면으로 조사되는 레이저의 에너지가 너무 작아서 피트의 깊이와 폭이 매우 작게 형성되는 경우에는 후속 공정 시 피트 안으로 증착(deposition)되는 나이트라이드(nitride), 옥사이드(oxide), 폴리(poly) 등으로 인하여 ID를 구분할 수 없게 되고, 웨이퍼 표면으로 조사되는 레이저의 에너지가 너무 클 경우에는 피트 바깥쪽으로 에지 비드가 높게 형성되어 후속 CMP 공정 시 탈락되는 에지 비드에 의해 스크래치(scratch)가 유발되어 웨이퍼의 품질을 저하시키는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 반도체 웨이퍼에 레이저를 직접 조사하지 않고 웨이퍼 상의 보호막을 패터닝한 후에 패터닝된 보호막을 식각 마스크로 삼는 식각 공정을 통해 웨이퍼에 식별번호를 마킹함으로써, 레이저빔을 반도체 웨이퍼에 직접 조사함에 따라 발생하였던 에지 비드에 의한 스크래치의 유발 가능성을 배제하는데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명에 따른 반도체 웨이퍼의 마킹 방법은, 식별번호를 마킹하고자 하는 반도체 웨이퍼 상에 보호막을 형성하는 단계와, 식별번호의 마킹을 수행할 영역에 대해 그 상부에 형성된 보호막을 선택적으로 제거하여 패터닝하는 단계와, 패터닝한 보호막을 식각 마스크로 삼아서 오픈된 반도체 웨이퍼를 식각하여 일정 깊이와 폭을 가진 피트를 만드는 단계와, 식각 마스크로 사용하였던 보호막을 제거하여 레이저 마킹 프로파일을 생성하는 단계를 포함한다.
바람직하기로, 보호막을 감광성 수지로 형성하는 경우, 감광성 수지로 형성한 보호막을 펀칭(punching)시킬 정도의 에너지를 가지는 레이저빔을 식별번호의 마킹을 수행할 영역에 조사하여 식별번호 마킹 영역의 감광성 수지만을 제거한다.
바람직하기로, 보호막을 광경화성 수지로 형성하는 경우, 레이저빔을 식별번호의 마킹을 수행할 영역에 조사하여 식별번호 마킹 영역의 광경화성 수지만을 경화시킨 후에 감광액에 침지시켜서 식별번호 마킹 영역의 광경화성 수지만을 제거한다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 3a 내지 도 3d는 본 발명에 따른 반도체 웨이퍼 마킹 방법을 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 식별번호를 마킹하고자 하는 반도체 웨이퍼(102) 상에 보호막(104)을 형성한다.
여기서, 보호막(104)은 감광성 수지인 포토레지스트(photoresist)를 도포하여 형성하거나 광경화성 수지인 포토폴리머(photopolymer)를 도포하여 형성한다.
먼저, 보호막(104)을 포토레지스트로 형성한 경우에, 도 3b를 참조하면, 식별번호의 마킹을 수행할 영역에 대해 그 상부에 형성된 보호막(104)인 포토레지스트를 선택적으로 제거하여 패터닝한다.
여기서, 포토레지스트를 펀칭시킬 정도의 에너지를 가지는 레이저빔(106)을 식별번호의 마킹을 수행할 영역에 조사하여 식별번호 마킹 영역의 포토레지스트만을 제거한다.
도 3c를 참조하면, 패터닝된 보호막(104)을 식각 마스크로 삼아서 오픈된 반도체 웨이퍼(102)를 식각하여 일정 깊이와 폭을 가진 피트(108)를 만든다. 이때 피트 바깥쪽, 즉 피트 에지에는 종래 기술에 따라 레이저빔을 반도체 웨이퍼에 직접 조사할 때에 생성되었던 에지 비드가 생성되지 않는다.
도 3d를 참조하면, 식각 마스크로 사용하였던 보호막(104)인 포토레지스트를 제거하여 레이저 마킹 프로파일을 생성한다. 여기서 에싱(ashing) 공정을 통해 포토레지스트를 제거할 수 있다.
다음으로, 보호막(104)을 광경화성 수지로 형성한 경우, 도 3b를 참조하면, 식별번호의 마킹을 수행할 영역에 대해 그 상부에 형성된 보호막(104)인 광경화성 수지를 선택적으로 제거하여 패터닝한다.
여기서, 레이저빔(106)을 식별번호의 마킹을 수행할 영역에 조사하여 식별번호 마킹 영역의 포토폴리머만을 경화시킨 후에 감광액에 침지시켜서 식별번호 마킹 영역의 포토폴리머만을 제거한다.
도 3c를 참조하면, 패터닝된 보호막(104)을 식각 마스크로 삼아서 오픈된 반도체 웨이퍼(102)를 식각하여 일정 깊이와 폭을 가진 피트(108)를 만든다. 이때 피트 바깥쪽, 즉 피트 에지에는 종래 기술에 따라 레이저빔을 반도체 웨이퍼에 직접 조사할 때에 생성되었던 에지 비드가 생성되지 않는다.
도 3d를 참조하면, 식각 마스크로 사용하였던 보호막(104)인 포토폴리머를 제거하여 레이저 마킹 프로파일을 생성한다. 여기서 에싱 공정을 통해 포토폴리머를 제거할 수 있다.
지금까지 본 발명의 일 실시 예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
전술한 바와 같이 본 발명은 반도체 웨이퍼에 레이저를 직접 조사하지 않고 웨이퍼 상의 보호막을 패터닝한 후에 패터닝된 보호막을 식각 마스크로 삼는 식각 공정을 통해 웨이퍼에 식별번호를 마킹함으로써, 레이저빔을 반도체 웨이퍼에 직접 조사함에 따라 발생하였던 에지 비드에 의한 스크래치의 유발 가능성이 배제되어 반도체 웨어퍼의 우수한 품질이 보장되는 효과가 있다.

Claims (5)

  1. (a) 식별번호를 마킹하고자 하는 반도체 웨이퍼 상에 보호막을 형성하는 단계와,
    (b) 상기 식별번호의 마킹을 수행할 영역에 대해 그 상부에 형성된 상기 보호막을 선택적으로 제거하여 패터닝하는 단계와,
    (c) 패터닝한 상기 보호막을 식각 마스크로 삼아서 오픈된 상기 반도체 웨이퍼를 식각하여 일정 깊이와 폭을 가진 피트를 만드는 단계와,
    (d) 상기 식각 마스크로 사용하였던 상기 보호막을 제거하여 레이저 마킹 프로파일을 생성하는 단계
    를 포함하는 반도체 웨이퍼의 마킹 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계에서 상기 보호막을 감광성 수지로 형성하는
    반도체 웨이퍼의 마킹 방법.
  3. 제 2 항에 있어서,
    상기 (b) 단계에서 상기 감광성 수지로 형성한 보호막을 펀칭(punching)시킬 정도의 에너지를 가지는 레이저빔을 상기 식별번호의 마킹을 수행할 영역에 조사하여 식별번호 마킹 영역의 상기 감광성 수지만을 제거하는
    반도체 웨이퍼의 마킹 방법.
  4. 제 1 항에 있어서,
    상기 (a) 단계에서 상기 보호막을 광경화성 수지로 형성하는
    반도체 웨이퍼의 마킹 방법.
  5. 제 4 항에 있어서,
    상기 (b) 단계에서 레이저빔을 상기 식별번호의 마킹을 수행할 영역에 조사하여 식별번호 마킹 영역의 상기 광경화성 수지만을 경화시킨 후에 감광액에 침지시켜서 식별번호 마킹 영역의 상기 광경화성 수지만을 제거하는
    반도체 웨이퍼의 마킹 방법.
KR1020060127794A 2006-12-14 2006-12-14 반도체 웨이퍼의 마킹 방법 KR20080054995A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060127794A KR20080054995A (ko) 2006-12-14 2006-12-14 반도체 웨이퍼의 마킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127794A KR20080054995A (ko) 2006-12-14 2006-12-14 반도체 웨이퍼의 마킹 방법

Publications (1)

Publication Number Publication Date
KR20080054995A true KR20080054995A (ko) 2008-06-19

Family

ID=39801870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127794A KR20080054995A (ko) 2006-12-14 2006-12-14 반도체 웨이퍼의 마킹 방법

Country Status (1)

Country Link
KR (1) KR20080054995A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897755B1 (ko) * 2007-10-31 2009-05-15 주식회사 동부하이텍 웨이퍼 마킹 방법
KR101259005B1 (ko) * 2011-09-06 2013-04-29 주식회사 엘지실트론 웨이퍼 및 그 가공방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897755B1 (ko) * 2007-10-31 2009-05-15 주식회사 동부하이텍 웨이퍼 마킹 방법
KR101259005B1 (ko) * 2011-09-06 2013-04-29 주식회사 엘지실트론 웨이퍼 및 그 가공방법

Similar Documents

Publication Publication Date Title
JP5395757B2 (ja) パターン形成方法
TWI625602B (zh) 使用極紫外光微影技術之基板圖案化方法
Seino et al. Contact hole shrink process using directed self-assembly
US8709955B2 (en) Pattern transfer apparatus and method for fabricating semiconductor device
JP5537400B2 (ja) パターン形成方法及び装置
US20180024443A1 (en) Device manufacturing method and patterning devices for use in device manufacturing method
US10283457B2 (en) Method for lithographically forming wafer identification marks and alignment marks
US20150253660A1 (en) Pattern forming method and pattern forming system
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
Liu et al. Directed self-assembly process implementation in a 300mm pilot line environment
JP4761934B2 (ja) アライメントマーク付き半導体基板及びアライメントマークの製造方法
CN101154047B (zh) 返工处理方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100897755B1 (ko) 웨이퍼 마킹 방법
US20210096461A1 (en) Defect repairing method and template manufacturing method
KR100850134B1 (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
KR100607758B1 (ko) 반도체 웨이퍼상 레이저 마킹 방법
CN111710617A (zh) 半导体结构的检测方法及半导体结构
JP2016092360A (ja) 欠陥修正方法および微細構造体の製造方法
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
US20060263701A1 (en) Levenson phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same
KR100965216B1 (ko) 웨이퍼에서의 레이저 마킹 방법
KR20020066373A (ko) 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR20100133699A (ko) 웨이퍼 레벨 패키지 이면 사진 식각 마킹방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
E902 Notification of reason for refusal
S601 Decision to reject again after remand of revocation